CN104935305B - 用于调整振荡器的振荡频率的电路及方法 - Google Patents

用于调整振荡器的振荡频率的电路及方法 Download PDF

Info

Publication number
CN104935305B
CN104935305B CN201410109934.9A CN201410109934A CN104935305B CN 104935305 B CN104935305 B CN 104935305B CN 201410109934 A CN201410109934 A CN 201410109934A CN 104935305 B CN104935305 B CN 104935305B
Authority
CN
China
Prior art keywords
capacitance
oscillator
frequency
fet
capacitor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410109934.9A
Other languages
English (en)
Other versions
CN104935305A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beken Corp
Original Assignee
Broadcom Integrated Circuit Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=54122306&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN104935305(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Broadcom Integrated Circuit Shanghai Co Ltd filed Critical Broadcom Integrated Circuit Shanghai Co Ltd
Priority to CN201410109934.9A priority Critical patent/CN104935305B/zh
Priority to US14/270,377 priority patent/US9197228B2/en
Publication of CN104935305A publication Critical patent/CN104935305A/zh
Application granted granted Critical
Publication of CN104935305B publication Critical patent/CN104935305B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明涉及电子器件，公开了一种调整振荡器的振荡频率的电路和方法。上述电路包括振荡器、分频器和比较器。该振荡器产生振荡信号。该分频器与该振荡器通信连接、将该振荡信号的频率除以分母并产生分频信号。该比较器与该振荡器和该分频器通信连接，并配置成获取在一预定时间内该分频信号的第一计数和在该预定时间内基准信号的第二计数；比较该第一计数与该第二计数，并根据该第一计数和该第二计数产生比较结果。该振荡器进一步配置成根据该比较结果对该振荡信号的频率进行调整。因此通过上述电路可实现在数字域对振荡器的频率进行调整。

Description

用于调整振荡器的振荡频率的电路及方法
技术领域
本申请涉及振荡器，特别涉及但不限于用于调整振荡器的振荡频率的电路和方法。
背景技术
通常，在模拟域对振荡器的振荡频率进行校准。需要一种用于在数字域调整振荡器的振荡频率的电路和方法。
发明内容
根据本发明一实施方式，一种电路包括振荡器、分频器和比较器。该振荡器产生振荡信号（Fvco）。该分频器与该振荡器通信连接并将该振荡信号的频率除以分母（N1）以产生分频信号（Fvco/N1）。该比较器与该振荡器和该分频器通信连接。该比较器获取在预定时间内该分频信号的第一计数和在该预定时间内基准信号的第二计数、比较该第一计数和该第二计数，并根据该第一计数和该第二计数来产生比较结果。该振荡器还根据该比较结果对该振荡信号的频率进行调整。
在另一实施方式中，一种方法包括通过振荡器产生振荡信号（FVCO）；通过将该振荡信号的频率除以分母来产生分频信号；获取在预定时间内该分频信号（Fvco/N1）的第一计数和在该预定时间内基准信号的第二计数；根据该第一计数和该第二计数的比较来产生比较结果；以及根据该比较结果对该振荡信号的频率进行调整。
通过上述电路和方法可实现在数字域对振荡器的振荡频率进行调整。
附图说明
本发明的非限制性和非详尽的各实施例将参照下列附图进行说明，其中类似附图标记除详细说明外在各种视图中指示类似部件。
图1是示出了根据本发明一实施例的电路的结构框图。
图2是示出了与实际信号相关的第一计数和与基准信号相关的第二计数之间的比较的时序图。
图3是示出了根据本发明一实施例的确定振荡器的参数的过程的示意图。
图4是示出了根据本发明一实施例的振荡器的结构的电路图。
图5是示出了根据本发明一实施例的图4中所示的电容阵列的拓扑结构的电路图。
图6是示出了根据本发明另一实施例的振荡器的结构的电路图。
图7是示出了根据本发明另一实施例的电路的结构的电路图。
图8是示出了根据本发明一实施例的图7中所示的电流源阵列的拓扑结构的电路图。
图9是示出了根据本发明一实施例的操作电路的方法的流程图。
图10是示出了根据本发明一实施例的振荡频率的调整步骤的图表。
具体实施方式
现将对本发明的各种方面和实例进行说明。以下的描述为了全面理解和说明这些实例而提供了特定细节。但是，本领域的技术人员可以理解，即使没有许多这些细节，也可以实施本发明。此外，一些公知结构或功能可能没有被示出或详细描述，以避免不必要地模糊相关说明。
图1是示出了根据本发明一实施例的电路的结构框图。如图1所示，电路10包括振荡器100、分频器110和比较器120。该振荡器100产生振荡信号（Fvco）。该分频器110与该振荡器100通信连接,并通过将该振荡信号的频率除以分母（N1）来产生分频信号（Fvco/N1）。N1为分母，也可以称为定标器或预定标器。该比较器120与该振荡器100和该分频器110通信连接。该比较器120获取在一预定时间内该分频信号的第一计数和在该预定时间内基准信号的第二计数、比较该第一计数与该第二计数，并根据该第一计数和该第二计数产生比较结果。该振荡器100还根据该比较结果对该振荡信号的频率进行调整。
图2是示出了与实际信号相关的第一计数和与基准信号相关的第二计数之间的比较的时序图。
在图2中，Fref表示基准时钟的频率。Fosc表示振荡器的频率。N1是用来将该振荡器的频率Fosc分频的分母。在一方面，为了减少校准时间，应将N1设置得尽可能小。另一方面，N1的值还应受到电路元件的工艺要求和振荡器的频率的值的限制。例如，如果振荡器的工作频率在2.2GHz与2.6GHz之间，而校准电路的最大工作频率是500MHz，则N1应大于2.6GHz/500MHz＝5.2。然后，N1应为整数并取值至少为6。Nosc是在预定时间内分频信号振荡器的振荡的计数，也称为第一计数。基于电路的精度要求来确定Nosc。例如，如果振荡器的工作频率在2.2GHz与2.6GHz之间，而校准电路的精度要求是1MHz，则可由表达式Nosc=2.6GHz/1MHz=2600。Nref是在该预定时间内基准信号的振荡的计数，也称为第二计数。可根据表达式：
未在方程式中出现的Tref表示Nref个基准时钟的时间。
未在方程式中出现的Tosc表示Nosc个频率为的分频信号的时间。本领域普通技术人员可以为上述预定时间选择适当的值。
如果在该预定时间内，第一计数Nosc大于第二计数Nref，则意味着振荡器的频率太高。否则，如果在该预定时间内，第一计数Nosc小于第二计数Nref，则意味着振荡器的频率太低。
也就是说，该电路计算目标数为Nosc个分频信号的振荡的持续时间Tosc，和Nref个基准时钟的持续时间Tref。如果Tref>Tosc，则意味着振荡器的频率太高。如果Tref<Tosc，则意味着振荡器的频率太低。如图2所示，Tref<Tosc并被标记为flag=1。在Tref>Tosc的情况下，其被标记为flag=0。如果flag=0，则电容阵列的校准码Tune<n:0>的相应位Tune<x>应设置为1。将在下面参照图5对该电容阵列进行进一步的详细描述。否则如果flag=1，则Tune<n:0>的相应位Tune<x>应设置为0，如图3所示。其中，初始时除最高有效位（MSB）外的所有位设置为1。在图3中，x表示已被确定的位。
图4是示出了根据本发明一实施例的振荡器的结构的电路图。如图4所示，振荡器40包括与第一电容阵列50通信连接的第一电感L1。如果该比较结果指示该第一计数大于等于该第二计数，该第一电容阵列50增加该第一电容阵列50的电容。或者，如果该比较结果指示该第一计数小于该第二计数，该第一电容阵列50减少与该第一电感相连的第一电容阵列50的电容。此外，振荡器40还包括第二电感L2、第二电容阵列55、第一NMOS场效应晶体管(Field Effect Transistor，简称FET)、第二NMOS FET。该第一电容阵列50与第二NMOS FET的栅极和第一NMOS FET的漏极连接。该第一电感连接于Vcc与该第一NMOS FET的漏极之间。该第一NMOS FET的源极连接于地(GND)。该第一NMOS FET的漏极输出该振荡信号。
该第二电容阵列55与第一NMOS FET的栅极和第二NMOS FET的漏极连接。该第二电感连接于Vcc与该第二NMOS FET的漏极之间。该第二NMOSFET的源极连接于地。
此外，第一NMOS FET和第二NMOS FET的源极都通过第三NMOS FET连接于地，其中该第一NMOS FET的源极与该第三NMOS FET的漏极连接，该第三NMOS FET的源极连接于地，以及该第三NMOS FET的栅极与偏置电压Vb连接。
图5是示出了根据本发明一实施例的图4中所示的第一电容阵列50的拓扑结构的电路图。
如图5所示，该第一电容阵列50包括多个单独开关电容器。在一实施例中，根据方程式Cn=2×Cn-1以二进制顺序来安排多个单独开关电容器的电容。也就是说，Cn=2n×C0。例如，C1=2×C0,C2=4×C0。对于0.18μm的工艺，最小电容器可以是3μm×3μm，具有9飞法（fF）的电容。为了满足目标校准精度，最低有效位（LSB）C0应为3fF，而Cn为第n个有效位的电容，n应为9.由串联连接的三个3μm×3μm电容器来实现3fF电容。3μm×3μm电容器的总数应为3069。需注意的是，如果振荡器的频率范围不从零开始，例如如果振荡器的工作频率的范围从2.2GHz到2.6GHz，该第一电容阵列50还可以包括恒定的电容器Cconstant，其电容可基于表达式来计算。
在另一实施例中，第一电容阵列50包括多个单独开关电容器，上述多个单独开关电容器的电容分别为Cn,Cn-1,…C1,C0，n为正整数，其中第j个有效位的电容Cj小于等于低于j的所有有效位的电容Cj-1,Cj-2,…C1,C0的总和，j为整数且2<=j<=n，这些低于j的有效位的电容Cj-1,Cj-2,…C1,C0小于第j个有效位的电容Cj。也就是说，Cj<=Cj-1+Cj-2+------+C1+C0,j为整数且2<=j<=n，例如n为9时，2<=j<=9，C9<=C8+C7+------+C1+C0，C8<=C7+C6+------+C1+C0……C2<=C1+C0。为了在上述实施例中满足目标校准精度，该最低有效位（LSB）C0应为3fF，可由串联连接的三个3μm×3μm电容器来实现。C1可由并联连接的两个C0来实现。因此C1的电容为6fF。C2是3μm×3μm电容。C3可由并联连接的两个C1来实现。C4可由并联连接的四个C1来实现。Cn可由2n-2个C2来实现，n>2。例如，C9=29-2C2=128个C2。因此该电容阵列包括264个3μm×3μm电容器。本领域普通技术人员可以理解，上述第一电容阵列50的电容值的两个实施例也可应用于第二电容阵列55。
图6是示出了根据本发明另一实施例的振荡器的结构的电路图。
如图6所示，可选地，该振荡器60包括与第一电容阵列50通信连接的第一电感L1、第二电感L2、第二电容阵列55、第一PMOS FET、第二PMOS FET。第一电容阵列50与第二PMOSFET的栅极和第一PMOS FET的漏极连接。第一电感L1连接于地与第一PMOS FET的漏极之间。第一PMOS FET的源极与Vcc连接。第一PMOS FET的漏极输出该振荡信号。
第二电容阵列55与第一PMOS FET的栅极和第二PMOS FET的漏极连接。第二电感L2连接于地与第二PMOS FET的漏极之间。第二PMOS FET的源极与Vcc连接。
可选地，第一PMOS FET和第二PMOS FET的源极都通过第三PMOS FET连接于电源Vcc，其中第一PMOS FET的源极与第三PMOS FET的漏极连接，第三PMOS FET的源极连接于电源Vcc，以及第三PMOS FET的栅极与偏置电压Vb连接。
图7是示出了根据本发明另一实施例的电路的结构的电路图。
返阅图1，该振荡器100可由图7中所示的振荡器70来实施。该振荡器70包括多个反相器700、702、704和电流源阵列706。该电流源阵列706包括多个图8中所示的单独电流源。该电流源阵列706从比较器120获取比较结果，并根据该比较结果对供给多个反相器700、702和704的电流源阵列706的电流进行调整。
图8是示出了根据本发明一实施例的图7中所示的电流源阵列706的拓扑结构的电路图。
在一实施例中，该电流源阵列706包括多个电流源，并且根据方程式in=2×in-1以二进制顺序来安排多个电流源的电流。也就是说，in=2n×i0。例如，i1=2×i0,i2=4×i0。
可选地，该电流源阵列706包括多个单独电流源。上述多个单独电流源的电流分别为in,in-1,…i1,i0，n为正整数，其中第j个有效位的电流ij小于等于低于j的所有有效位的电流ij-1,ij-2,…i1,i0的总和，j为整数且2<=j<=n，这些低于j的有效位的电流ij-1,ij-2,…i1,i0小于第j个有效位的电流ij。也就是说，ij<＝ij-1+ij-2+------+i1+i0，j为整数且2<=j<=n，例如n为9时，2<=j<=9，i9<＝i8+i7+------+i1+i0，i8<＝i7+i6+------+i1+i0……i2<＝i1+i0。需注意的是，如果振荡器的频率范围不从零开始，例如如果振荡器的工作频率的范围从2.2GHz到2.6GHz，该电流源阵列706还可以包括恒定的电流源iconstant。存在3个反相器时，振荡频率可以表达为此处τ表示时间常数并可由该电流源阵列706调整。
图9是示出了根据本发明一实施例的操作电路的方法90的流程图。方法90包括通过振荡器产生振荡信号（FVCO）（900），通过将该振荡信号的频率除以分母来产生分频信号（Fvco/N1）（910）；获取在预定时间内该分频信号的第一计数和在该预定时间内基准信号的第二计数（920）；根据该第一计数与该第二计数的比较来产生比较结果（930）；以及根据该比较结果对该振荡信号的频率进行调整（940）。
可选地，该振荡器包括与第一电容阵列50通信连接的第一电感。该方法90还包括获取该比较结果；以及根据该比较结果对该第一电容阵列50的电容进行调整（未示于图9中）。
可选地，该方法90还包括如果该比较结果指示该第一计数大于等于该第二计数，增加该第一电容阵列50的电容；以及如果该比较结果指示该第一计数小于该第二计数，减少与该第一电感相连的第一电容阵列50的电容。
可选地，该第一电容阵列50包括多个单独开关电容器，上述多个单独开关电容器的电容分别为Cn,Cn-1,…C1,C0，n为正整数，其中第j个有效位的电容Cj小于等于低于j的所有有效位的电容Cj-1,Cj-2,…C1,C0的总和，j为整数且2<=j<=n，这些低于j的有效位的电容Cj-1,Cj-2,…C1,C0小于第j个有效位的电容Cj。
可选地，该第一电容阵列50包括多个单独开关电容器，其中根据方程式Cn=2×Cn-1以二进制顺序来安排多个单独开关电容器的电容。
可选地，该振荡器包括多个反相器和电流源阵列706，该电流源阵列706包括多个电流源。该方法还包括获取该比较结果；根据该比较结果对供给多个反相器的电流源阵列706的电流进行调整（未示于图9中）。
可选地，该电流源阵列706包括多个单独电流源，并且上述多个单独电流源的电流分别为in,in-1,…i1,i0，n为正整数，其中第j个有效位的电流ij小于等于低于j的所有有效位的电流ij-1,ij-2,…i1,i0的总和，j为整数且2<=j<=n，这些低于j的有效位的电流ij-1,ij-2,…i1,i0小于第j个有效位的电流ij。
可选地，该电流源阵列706包括多个电流源，并且根据方程式in=2×in-1以二进制顺序来安排多个电流源的电流。
图10是示出了根据本发明一实施例的振荡频率的调整步骤的图表。在图10中，OSC频率表示振荡器的振荡频率。ft表示振荡器的目标频率。需注意的是，目标频率ft可以与图2中所示的基准时钟的频率Fref相同。f0表示当所有电容器接通时的频率。也就是说，Tune<n:0>=2n+1-1。然后在第一步骤中，MSB Cn被关闭，所有其他位为接通，而相应频率表示为f1。f1小于目标频率ft。然后在第二步骤中，该MSB（或第n位）Cn保持关闭，第n-1位Cn-1被关闭，所有其他位为接通，而相应频率表示为f2。反复这样做，直到LSB电容器C0被确定。符号df表示校准频率与目标频率之间的偏差频率。
对于本领域技术人员，应当理解，可以将不同实施例中的元件进行组合以产生另一个技术方案。该书面说明书使用实例来公开本发明，包括最佳实施方式，并且也使本领域任何技术人员能实施本发明，包括制造和使用任何装置或系统和执行任何所结合的方法。本发明的专利范围由本权利要求书限定，并可包括本领域技术人员想到的其他实例。这些其他实例如果具有与本权利要求书的文字语言相同的结构元件，或包括与本权利要求书的文字语言没有本质区别的等同结构元件，则这些其他实例意欲在该权利要求书的范围之内。

Claims (7)

1.一种调整振荡器的振荡频率的电路，其特征在于，包括：
振荡器，配置成产生振荡信号；
分频器，与所述振荡器通信连接并配置成通过将所述振荡信号的频率除以分母来产生分频信号；
比较器，与所述振荡器和所述分频器通信连接，并配置成：
获取在预定时间内所述分频信号的第一计数和在所述预定时间内基准信号的第二计数；
比较所述第一计数和所述第二计数，以及
根据所述第一计数和所述第二计数来产生比较结果；
其中，所述振荡器还配置成根据所述比较结果对所述振荡信号的频率进行调整，所述振荡器包括与第一电容阵列通信连接的第一电感；
所述第一电容阵列配置成：
获取所述比较结果；
根据所述比较结果对所述第一电容阵列的电容进行调整；
所述第一电容阵列包括多个单独开关电容器，所述多个单独开关电容器的电容分别为Cn,Cn-1,…C1,C0，n为正整数；
其中，第j个有效位的电容Cj小于等于低于j的所有有效位的电容Cj-1,Cj-2,…C1,C0的总和，j为整数且2<＝j<＝n，所述低于j的所有有效位的电容Cj-1,Cj-2,…C1,C0小于第j个有效位的电容Cj；
最低有效位的电容C0由串联连接的多个最小电容器来实现，电容C1由并联连接的两个电容C0来实现，电容C2是单个最小电容器的电容。
2.根据权利要求1所述的电路，其特征在于，所述第一电容阵列还配置成：
如果所述比较结果指示所述第一计数大于等于所述第二计数，增加所述第一电容阵列的电容；以及
如果所述比较结果指示所述第一计数小于所述第二计数，减少与所述第一电感连接的所述第一电容阵列的电容。
3.根据权利要求1所述的电路，其特征在于，所述振荡器还包括第二电感，第二电容阵列，第一NMOS FET，第二NMOS FET；
其中，所述第一电容阵列与所述第二NMOS FET的栅极和所述第一NMOS FET的漏极连接，所述第一电感连接于电源与所述第一NMOS FET的漏极之间，所述第一NMOS FET的源极连接于地，
以及
所述第二电容阵列与所述第一NMOS FET的栅极和所述第二NMOS FET的漏极连接，所述第二电感连接于所述电源与所述第二NMOS FET的漏极之间，所述第二NMOS FET的源极连接于地。
4.根据权利要求3所述的电路，其特征在于，所述第一NMOS FET的源极和所述第二NMOSFET的源极通过第三NMOS FET连接于地；
其中，所述第一NMOS FET的源极与所述第三NMOS FET的漏极连接，所述第三NMOS FET的源极连接于地，所述第三NMOS FET的栅极与偏置电压连接。
5.根据权利要求1所述的电路，其特征在于，所述振荡器还包括第二电感，第二电容阵列，第一PMOS FET，第二PMOS FET；
其中，所述第一电容阵列与所述第二PMOS FET的栅极和所述第一PMOS FET的漏极连接，所述第一电感连接于地与所述第一PMOS FET的漏极之间，所述第一PMOS FET的源极与电源连接，
以及
所述第二电容阵列与所述第一PMOS FET的栅极和所述第二PMOS FET的漏极连接，所述第二电感连接于地与所述第二PMOS FET的漏极之间，所述第二PMOS FET的源极与电源连接。
6.一种调整振荡器的振荡频率的方法，其特征在于，包括以下步骤：
通过振荡器产生振荡信号；
通过将所述振荡信号的频率除以分母来产生分频信号；
获取在预定时间内所述分频信号的第一计数和在所述预定时间内基准信号的第二计数；
根据所述第一计数与所述第二计数的比较来产生比较结果；以及
根据所述比较结果对所述振荡信号的频率进行调整；
其中，所述振荡器包括与第一电容阵列通信连接的第一电感，所述方法还包括以下步骤：
获取所述比较结果；以及
根据所述比较结果对所述第一电容阵列的电容进行调整；
所述第一电容阵列包括多个单独开关电容器，所述多个单独开关电容器的电容分别为Cn,Cn-1,…C1,C0，n为正整数；
其中，第j个有效位的电容Cj小于等于低于j的所有有效位的电容Cj-1,Cj-2,…C1,C0的总和，j为整数且2<＝j<＝n，所述低于j的所有有效位的电容Cj-1,Cj-2,…C1,C0小于第j个有效位的电容Cj；
最低有效位的电容C0由串联连接的多个最小电容器来实现，电容C1由并联连接的两个电容C0来实现，电容C2是单个最小电容器的电容。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括以下步骤：
如果所述比较结果指示所述第一计数大于等于所述第二计数，增加所述第一电容阵列的电容；以及
如果所述比较结果指示所述第一计数小于所述第二计数，减少与所述第一电感连接的所述第一电容阵列的电容。
CN201410109934.9A 2014-03-21 2014-03-21 用于调整振荡器的振荡频率的电路及方法 Active CN104935305B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410109934.9A CN104935305B (zh) 2014-03-21 2014-03-21 用于调整振荡器的振荡频率的电路及方法
US14/270,377 US9197228B2 (en) 2014-03-21 2014-05-06 Circuit and method for adjusting oscillating frequency of an oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410109934.9A CN104935305B (zh) 2014-03-21 2014-03-21 用于调整振荡器的振荡频率的电路及方法

Publications (2)

Publication Number Publication Date
CN104935305A CN104935305A (zh) 2015-09-23
CN104935305B true CN104935305B (zh) 2018-06-15

Family

ID=54122306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410109934.9A Active CN104935305B (zh) 2014-03-21 2014-03-21 用于调整振荡器的振荡频率的电路及方法

Country Status (2)

Country Link
US (1) US9197228B2 (zh)
CN (1) CN104935305B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110798151A (zh) * 2019-10-31 2020-02-14 深圳市锦锐科技有限公司 一种宽范围单调线性可调频率时钟电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101371439A (zh) * 2006-01-12 2009-02-18 哉英电子股份有限公司 相位比较电路及使用该相位比较电路的pll频率合成器
US7969248B1 (en) * 2009-07-30 2011-06-28 Lattice Semiconductor Corporation Oscillator tuning for phase-locked loop circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006180194A (ja) * 2004-12-22 2006-07-06 Toshiba Corp 周波数シンセサイザ
JP4649362B2 (ja) * 2006-04-19 2011-03-09 株式会社東芝 発振器制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101371439A (zh) * 2006-01-12 2009-02-18 哉英电子股份有限公司 相位比较电路及使用该相位比较电路的pll频率合成器
US7969248B1 (en) * 2009-07-30 2011-06-28 Lattice Semiconductor Corporation Oscillator tuning for phase-locked loop circuit

Also Published As

Publication number Publication date
US20150270842A1 (en) 2015-09-24
US9197228B2 (en) 2015-11-24
CN104935305A (zh) 2015-09-23

Similar Documents

Publication Publication Date Title
US8212599B2 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
CN104796140B (zh) 数字锁相环dpll、控制dpll的方法和使用dpll的超低功率收发器
US7884655B2 (en) Control circuitry
EP4087137A1 (en) Differential phase adjustment of clock input signals
CN109565281A (zh) 用于锁相环压控振荡器的具有带阻电源抑制比的低压差稳压器
JP2003504910A (ja) 発振回路
TWI684327B (zh) 調整時脈訊號中之工作周期的裝置與方法
JP2017199947A5 (zh)
US10340923B2 (en) Systems and methods for frequency domain calibration and characterization
JP2006086740A (ja) 電圧制御発振器及び通信用半導体集積回路
EP2978133A1 (en) Calibration unit for calibrating an oscillator, oscillator arrangement and method for calibrating an oscillator
CN104935305B (zh) 用于调整振荡器的振荡频率的电路及方法
EP3075074A1 (en) Circuit for calibration measurements, method, computer program, and electronic device
Wu et al. A quantization error minimization method using DDS-DAC for wideband fractional-N frequency synthesizer
JP2015053628A (ja) 位相同期回路、位相同期モジュール、および位相同期方法
TWI533617B (zh) 數位頻率合成器及其數位頻率合成方法
TW201110556A (en) An integrated circuit frequency generator
JP6797527B2 (ja) 試験装置の校正係数生成方法
US20120092078A1 (en) Variable resistor circuit and oscillation circuit
KR100640598B1 (ko) 듀티 보정회로
Sotner et al. Quadrature oscillator based on modified double current controlled current feedback amplifier
JP2015032856A (ja) 位相同期ループ
CN211151921U (zh) 一种低相噪分频授时模块
KR20120023997A (ko) 3단계 코어스 튜닝 기법이 적용된 광대역 능동 인덕터를 사용하는 디지털 제어 발진 방법 및 장치
US9955255B2 (en) Audio clocking apparatus, system, and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 201203 Pudong New Area, Zhang Dong Road, No. 41, building 1387, Shanghai

Applicant after: Broadcom integrated circuit (Shanghai) Limited by Share Ltd

Address before: Shanghai city 201203 Keyuan Road, Pudong New Area Zhangjiang hi tech Park No. 1278 3A

Applicant before: Beken Corporation (Shanghai Headquarters)

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant