CN104934317B - 一种晶片生长装置及方法 - Google Patents

一种晶片生长装置及方法 Download PDF

Info

Publication number
CN104934317B
CN104934317B CN201410105926.7A CN201410105926A CN104934317B CN 104934317 B CN104934317 B CN 104934317B CN 201410105926 A CN201410105926 A CN 201410105926A CN 104934317 B CN104934317 B CN 104934317B
Authority
CN
China
Prior art keywords
chip
control wafer
chipset
wafer
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410105926.7A
Other languages
English (en)
Other versions
CN104934317A (zh
Inventor
范建国
沈建飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410105926.7A priority Critical patent/CN104934317B/zh
Publication of CN104934317A publication Critical patent/CN104934317A/zh
Application granted granted Critical
Publication of CN104934317B publication Critical patent/CN104934317B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种晶片生长装置及方法，所述装置包括：一炉管；一晶舟，置于所述炉管中；第一晶片组，其中的晶片的背面沉积氮化硅层；第二晶片组，靠近所述第一晶片组，其中的晶片的背面沉积氧化硅层；多个控片，分别置于所述晶舟的上部、中部和下部；多个挡片，包括侧挡片和附加挡片，所述侧挡片分别置于所述第一控片的上部和所述第三控片的下部，所述附加挡片将所述第一晶片组和所述第二晶片组隔开，并置于所述第三控片的上部。本发明在实现带有氮化硅的晶片和普通氧化硅晶片混合制程同时进行的同时提高了晶片可靠性测试的结果和晶片的良品率。

Description

一种晶片生长装置及方法
技术领域
本发明涉及半导体制造工艺，特别涉及一种晶片生长装置及方法。
背景技术
由于晶片（Wafer）表层对氧分子有较高的亲和力，所以将晶片表面曝露在含氧的气氛下，很容易形成一层氧化硅层。目前氧化硅层的制造方法普遍采用将晶片装入晶舟上，再将晶舟置于炉管中，升到适当温度，通入氧气或水蒸气等含氧气体，便可以在晶片上生长一层与硅材料附着性良好的二氧化硅。
如图1所示，为了在生产晶片的同时对晶片进行检测，人们通常采用控片（MonitorWafer）120、121和122，在将晶片装入晶舟150时，分别摆放在晶舟150的上中下部位。为了保持工艺的稳定性和统一性，在晶片的制造过程中还会采用挡片（Dummy Wafer）140和141，分别置于晶舟150的上部和下部，用于稳定气流和平衡炉管160的温度。
当晶片正面和背面是氧化硅时，由于控片的正面和背面也均为氧化硅，与晶片的结构相同，在晶片的制程过程中受影响较小，但是当需要前站为氮化硅制程工艺时，上下面都是氮化硅薄膜的晶片制程与氧化硅晶片制程（两面均是氧化硅）混合进行时，由于带有氮化硅的晶片110背面的氮化硅薄膜和控片120背面的氧化硅薄膜对于氧分子的吸引排斥效应不同，使得背面为氮化硅薄膜的晶片110直接摆放于第一控片120下面时，其氧化速度会比其他位置上的晶片快一些，相对应的氧化硅层厚度也比其他晶片厚1.5～4A，即图中的第一控片120下方的晶片会比该晶片下方的晶片厚一些，而背面为氧化硅薄膜的晶片130由于受带有氮化硅的晶片110的影响，其上方的晶片薄于底部的晶片。同时，控片也受相同的影响，即第一控片120的厚度大于第二控片121的厚度。控片和晶片的厚度不均匀，直接影响到晶片可靠性测试的结果和晶片的良品率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶片生长装置及方法，用于解决的问题。
为实现上述目的及其他相关目的，本发明提供一种晶片生长装置及方法，所述晶片生长装置包括：
一炉管；
一晶舟，置于所述炉管中；
第一晶片组，其中的晶片的背面沉积氮化硅层；
第二晶片组，靠近所述第一晶片组，其中的晶片的背面沉积氧化硅层；
多个控片，包括第一控片、第二控片和第三控片，分别置于所述晶舟的上部、中部和下部；
多个挡片，包括侧挡片和附加挡片，所述侧挡片分别置于所述第一控片的上部和所述第三控片的下部，所述附加挡片将所述第一晶片组和所述第二晶片组隔开，并置于所述第三控片的上部。
优选地，所述第一控片和第三控片的背面分别与所述侧挡片相邻。
优选地，所述第一控片、第二控片、第三控片和侧挡片的正面为氧化硅层，背面为氮化硅层。
优选地，所述第一控片、第二控片、第三控片和侧挡片的背面依次沉积氧化硅层和氮化硅层。
优选地，所述附加挡片的正面和反面均为氧化硅层。
优选地，所述氧化硅层的厚度为50-1000A。
优选地，所述氮化硅层的厚度为50-1000A。
相应地，本发明还提供了一种晶片生长方法，所述晶片生长方法至少包括：
步骤1：在炉管内装入承载第一晶片组、第二晶片组、多个控片和多个挡片的晶舟，其中，所述第一晶片组中晶片的背面沉积氮化硅层；所述第二晶片组靠近所述第一晶片组，其中的晶片的背面沉积氧化硅层；多个控片，包括第一控片、第二控片和第三控片，分别置于所述晶舟的上部、中部和下部；多个挡片，包括侧挡片和附加挡片，所述侧挡片分别置于所述第一控片的上部和所述第三控片的下部，所述附加挡片将所述第一晶片组和所述第二晶片组隔开，并置于所述第三控片的上部。
步骤2：加热所述炉管，并通入氧气，使所述晶片表面生长预设厚度的氧化层。
优选地，还包括步骤3：关闭氧气，通入氮气，并退火、降温。
优选地，还包括步骤4：取出所述多个控片，测量所述多个控片的氧化层厚度。
优选地，所述第一控片、第二控片、第三控片和侧挡片的形成方法为：
在硅片的正面和背面分别沉积氧化硅层；
在所述氧化硅层上沉积氮化硅层；
刻蚀硅片正面的氮化硅层，曝露出氧化硅层。
优选地，所述氧化硅层的厚度为50-1000A。
优选地，所述氮化硅层的厚度为50-1000A。
优选地，所述附加挡片的形成方法为：在硅片的正面和背面分别沉积氧化硅层，形成附加挡片。
如上所述，本发明的晶片生长装置及方法，具有以下有益效果：
本发明通过在正面为氧化硅层、背面为氮化硅层的第一晶片组和正面、背面均为氧化硅层的第二晶片组之间放置一正面、背面均为氧化硅层的附加挡片，并且在整个晶舟上均匀地布置多个控片，在晶片生长过程中第一晶片组、第二晶片组以及测试这两个晶片组的控片分别处于均匀的氧气氛围中，使生长出的二氧化硅的厚度也比较均匀，从而实现了将带有氮化硅的晶片和普通氧化硅晶片混合制作，并且提高了晶片可靠性测试的结果和晶片的良品率。
附图说明
图1显示为现有技术中的晶片生长装置的示意图。
图2显示为本发明的晶片生长装置的示意图。
图3显示为本发明的晶片生长方法的流程图。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
需要说明的是，本发明所述的“层”仅用于说明氮化硅或氧化硅的沉积形态，所述的“层”可以为“薄膜”状态，也可以为厚度大于“薄膜”的形态，并非用于限制其厚度。
请参阅图2本发明的晶片生长装置的示意图。
如图2所示，该晶片生长装置，包括：
一炉管210；
一晶舟220，置于所述炉管210中；
第一晶片组230，其中的晶片的背面沉积氮化硅层；
第二晶片组240，靠近所述第一晶片组230，其中的晶片的背面沉积氧化硅层；
多个控片，包括第一控片251、第二控片252和第三控片253，分别置于所述晶舟的上部、中部和下部；
多个挡片，包括侧挡片261和附加挡片262、263，所述侧挡片261分别置于所述第一控片251的上部和所述第三控片253的下部，附加挡片262将所述第一晶片组230和所述第二晶片组240隔开，附加挡片263置于所述第三控片253的上部。
需要说明的是，在所述竖直放置的晶舟220中，晶片、控片、挡片的正面朝上，背面朝下。
需要说明的是，在晶片制造过程中，控片（Monitor Wafer）的主要作用是：监控机台的稳定性和重复性。机台从安装到正式投入生产后，需要不定期地对机台的稳定性和重复性进行监控，从而需要使用控片。控片的使用方法通常有两种，一种是在正式制造晶片产品之前，先用控片来做实验，实验后测试控片，根据测试结果来判断机台是否正常，这种测试叫做离线（off line）测试；另一种是随晶片一起进入机台，晶片制作工艺完成后测试控片来判断此次作业是否正常，这种测试叫做在线（on line）测试。本发明所述的控片用于后一种测试方法。
为了保持工艺的稳定性和统一性，在晶片的制造过程中还会采用挡片（DummyWafer），分别置于晶舟220的上部和下部，用于稳定气流和平衡炉管210温度。在本发明实施例中，所述侧挡片261（Side Dummy Wafer）至少为两片，分别置于所述第一控片251的上部和所述第三控片253的下部，即晶舟220的最上端和最下端，最上端侧挡片261的背面正对晶片的正面，最下端侧挡片261的背面正对晶舟220。所述附加挡片（Extra Dummy Wafer）至少为两片，优选地，所述附加挡片多于两片，附加挡片262置于第一晶片组230和第二晶片组240的中间，用于隔开第一晶片组230和第二晶片组240，其他附加挡片263置于第三控片253的上部，用于在第一晶片组230和第二晶片组240中的晶片、控片不足以装满晶舟220时作为补充。
在本发明实施例中，第一控片251置于晶舟220最上端侧挡片261的下面，第三控片253置于晶舟220最下端侧挡片261的上面，所述第一控片251和第三控片253的背面分别与所述侧挡片261相邻，第二控片252置于晶舟220的中间部位且位于上述单片附加挡片262的上面。
所述第一控片251、第二控片252、第三控片253和侧挡片261的正面为氧化硅层，背面为氮化硅层。优选地，所述第一控片251、第二控片252、第三控片253和侧挡片261的背面依次沉积氧化硅层和氮化硅层。
考虑到硅与氮化硅之间的应力系数差别较大，过厚的氮化硅层直接沉积在硅表面会造成硅片表面龟裂而报废，而氧化硅的应力系数在两者之间，因此，在第一控片251、第二控片252、第三控片253和侧挡片261的硅衬底的背面先沉积一层氧化硅，再沉积一层氮化硅，从而氧化硅可以有效地缓解硅和氮化硅之间的应力作用差异。
在本发明实施例中，第一控片251、第二控片252、第三控片253和侧挡片261的结构相同，正面均为氧化硅，背面均为氮化硅，而附加挡片262、263的结构与这四者不同，其正面和反面均为氧化硅层。第一控片251、第二控片252、第三控片253和侧挡片261的正面的氧化硅层以及附加挡片262、263的正面和反面的氧化硅层的厚度为50-1000A，第一控片251、第二控片252、第三控片253和侧挡片261的背面的氮化硅层的厚度为50-1000A。
综合上述晶片、控片和挡片的布置方式可知，晶舟220最上端的侧挡片261、第一晶片组230以及位于第一晶片组230上部和中下部的第一控片251和第二控片252的正面均为氧化硅层，背面均为氮化硅层，在晶片制程中，由于第一控片251、第二控片252以及第一晶片组230中的晶片的结构相同，因此第一控片251、第二控片252以及第一晶片组230中的晶片上二氧化硅的生长速度也相同，晶片制作完成后，第一控片251、第二控片252以及第一晶片组230中的晶片上生长的二氧化硅的厚度均匀。
另一方面，位于第一晶片组230下面的附加挡片262、第二晶片组240以及第二晶片组240下面的附加挡片263的正面和背面均为氧化硅层，位于晶舟220最下端的第三控片253和侧挡片261虽然背面为氮化硅层，但面向第二晶片组240和附加挡片262、263的一面为氧化硅层，这样，由于位于第一晶片组230下面的附加挡片262将第一晶片组230和第二晶片组240隔开，在晶片制程中，第二晶片组240和第三控片253周围的氧气氛围相同，其上的二氧化硅的生长速度相同，晶片制作完成后，第二晶片组240中的晶片和第三控片253上生长的二氧化硅的厚度均匀。从而实现了带有氮化硅的晶片与普通二氧化硅晶片同时进行制作，并且保证了控片测试的可靠性和晶片厚度的均匀性。
请参阅图3本发明的晶片生长方法的流程图。
所述晶片生长方法至少包括：
步骤1：在炉管210内装入承载第一晶片组230、第二晶片组240、多个控片和多个挡片的晶舟220，其中，所述第一晶片组230中晶片的背面沉积氮化硅层；所述第二晶片组240靠近所述第一晶片组230，其中的晶片的背面沉积氧化硅层；多个控片，包括第一控片251、第二控片252和第三控片253，分别置于所述晶舟220的上部、中部和下部；多个挡片，包括侧挡片261和附加挡片262、263，所述侧挡片261分别置于所述第一控片251的上部和所述第三控片253的下部，附加挡片262将所述第一晶片组230和所述第二晶片组240隔开，附加挡片263置于所述第三控片253的上部。
步骤2：加热所述炉管210，并通入氧气，使所述晶片表面生长预设厚度的氧化层。
在常温下，装载晶片的机台（未示出）通过电脑设定给控片和挡片在晶舟220中预留出相应的位置，然后先将需要沉积氧化层的第一晶片组230中的晶片和第二晶片组240中的晶片按从上到下的顺序装入晶舟220，最后装入控片和挡片。
在本发明其他实施例中，可以根据需要调节机台的具体参数，从而调整装入晶片、控片和挡片的顺序。
之后，加热所述炉管210，并通入氧气，达到工艺要求厚度后，关闭氧气，通入氮气，并退火、降温，降下晶舟220。之后，取出所述多个控片，测量所述多个控片的氧化层厚度，从而判断是否达到工艺标准。
在本发明实施例中，三个控片的位置在晶舟220上分布均匀，主要考虑到晶舟220在升入炉管210氧化的过程中，上下排列的晶片可能会由于气体分布不均而导致氧化层的厚度有所区别，在本发明其他实施例中，可以设置更多个控片排列在晶舟220上，氧化完成后，分别测量多个控片的氧化层厚度，以便更为精确地获取氧化层厚度的数据。
需要说明的是，所述第一控片251、第二控片252、第三控片253和侧挡片261的形成方法为：
在硅片的正面和背面分别沉积氧化硅层；
在所述氧化硅层上沉积氮化硅层；
刻蚀硅片正面的氮化硅层，曝露出氧化硅层。
优选地，所述附加挡片262、263的形成方法为：在硅片的正面和背面分别沉积氧化硅层，形成附加挡片。
第一控片251、第二控片252、第三控片253和侧挡片261的正面的氧化硅层以及附加挡片262、263的正面和反面的氧化硅层的厚度为50-1000A，第一控片251、第二控片252、第三控片253和侧挡片261的背面的氮化硅层的厚度为50-1000A。
需要说明的是，可以采用化学气相淀积（LPCVD）或常压化学气相淀积（APCVD）在硅片表面生长氧化硅层或氮化硅层。
需要说明的是，采用干法刻蚀去除硅片背面的氮化硅层，所述干法刻蚀可以采用等离子体刻蚀或采用单一或复合射频电场进行反应离子刻蚀（RIE）等方法，刻蚀气体可采用含氟气体，例如包含碳氟化物和惰性气体的含氟气体，所述碳氟化物典型地为CF4、CHF3、C2F6等，优选的惰性气体为氩气或氦气。碳氟化物为主要的刻蚀气体。碳氟化物的流速为50-500sccm，惰性气体的流速为500-1000sccm，流速较大的惰性气体可以起到稀释碳氟化物的作用。
具有根据如上所述实施例制造的晶片可用于制作多种半导体器件，以应用于多种集成电路（IC）中，例如存储器电路，如随机存储器（RAM）、动态随机存储器（DRAM）、同步动态随机存储器（SDRAM）、静态随机存储器（SRAM）、只读存储器（ROM）等。所述集成电路还可以是逻辑器件，例如可编程逻辑阵列（PLA）、专用集成电路（ASIC）、合并式DRAM逻辑集成电路（掩埋式DRAM）或任意其他电路器件。采用本发明的晶片的IC芯片可用于电子产品，例如个人计算机，便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等。
综上所述，本发明的晶片生长装置及方法具有以下优点：
本发明通过在正面为氧化硅层、背面为氮化硅层的第一晶片组和正面、背面均为氧化硅层的第二晶片组之间放置一正面、背面均为氧化硅层的附加挡片，并且在整个晶舟上均匀地布置多个控片，在晶片生长过程中第一晶片组、第二晶片组以及测试这两个晶片组的控片分别处于均匀的氧气氛围中，使生长出的二氧化硅的厚度也比较均匀，从而实现了将带有氮化硅的晶片和普通氧化硅晶片混合制作，并且提高了晶片可靠性测试的结果和晶片的良品率。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种晶片生长装置，其特征在于，所述晶片生长装置包括：
一炉管；
一晶舟，置于所述炉管中；
第一晶片组，其中的晶片的背面沉积氮化硅层；
第二晶片组，靠近所述第一晶片组，其中的晶片的背面沉积氧化硅层；
多个控片，包括第一控片、第二控片和第三控片，分别置于所述晶舟的上部、中部和下部；多个挡片，包括侧挡片和附加挡片，所述侧挡片分别置于所述第一控片的上部和所述第三控片的下部，所述附加挡片将所述第一晶片组和所述第二晶片组隔开，并置于所述第三控片的上部，其中，所述第一控片和第三控片分别与所述侧挡片相邻，第二控片置于晶舟的中间部位且位于上述单片附加挡片的上面，所述第一控片、第二控片、第三控片和侧挡片的正面为氧化硅层，背面为氮化硅层；所述附加挡片的正面和反面均为氧化硅层；所述第一晶片组中的晶片、所述第二晶片组中的晶片、所述控片、所述挡片的正面朝上背面朝下。
2.根据权利要求1所述的晶片生长装置，其特征在于：所述第一控片、第二控片、第三控片和侧挡片的背面依次沉积氧化硅层和氮化硅层。
3.根据权利要求1或2所述的晶片生长装置，其特征在于：所述氧化硅层的厚度为50-1000A。
4.根据权利要求1或2所述的晶片生长装置，其特征在于：所述氮化硅层的厚度为50-1000A。
5.一种晶片生长方法，其特征在于，所述晶片生长方法至少包括：
步骤1：在炉管内装入承载第一晶片组、第二晶片组、多个控片和多个挡片的晶舟，其中，所述第一晶片组中晶片的背面沉积氮化硅层；所述第二晶片组靠近所述第一晶片组，其中的晶片的背面沉积氧化硅层；多个控片，包括第一控片、第二控片和第三控片，分别置于所述晶舟的上部、中部和下部；多个挡片，包括侧挡片和附加挡片，所述侧挡片分别置于所述第一控片的上部和所述第三控片的下部，所述附加挡片将所述第一晶片组和所述第二晶片组隔开，并置于所述第三控片的上部，其中，所述第一控片和第三控片分别与所述侧挡片相邻，第二控片置于晶舟的中间部位且位于上述单片附加挡片的上面，所述第一控片、第二控片、第三控片和侧挡片的正面为氧化硅层，背面为氮化硅层；所述附加挡片的正面和反面均为氧化硅层；所述第一晶片组中的晶片、所述第二晶片组中的晶片、所述控片、所述挡片的正面朝上背面朝下；
步骤2：加热所述炉管，并通入氧气，使所述晶片表面生长预设厚度的氧化层。
6.根据权利要求5所述的晶片生长方法，其特征在于，还包括步骤3：关闭氧气，通入氮气，并退火、降温。
7.根据权利要求6所述的晶片生长方法，其特征在于，还包括步骤4：取出所述多个控片，测量所述多个控片的氧化层厚度。
8.根据权利要求5所述的晶片生长方法，其特征在于，所述第一控片、第二控片、第三控片和侧挡片的形成方法为：
在硅片的正面和背面分别沉积氧化硅层；
在所述氧化硅层上沉积氮化硅层；
刻蚀硅片正面的氮化硅层，曝露出氧化硅层。
9.根据权利要求8所述的晶片生长方法，其特征在于：所述氧化硅层的厚度为50-1000A。
10.根据权利要求8所述的晶片生长方法，其特征在于：所述氮化硅层的厚度为50-1000A。
11.根据权利要求5所述的晶片生长方法，其特征在于，所述附加挡片的形成方法为：在硅片的正面和背面分别沉积氧化硅层，形成附加挡片。
CN201410105926.7A 2014-03-20 2014-03-20 一种晶片生长装置及方法 Active CN104934317B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410105926.7A CN104934317B (zh) 2014-03-20 2014-03-20 一种晶片生长装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410105926.7A CN104934317B (zh) 2014-03-20 2014-03-20 一种晶片生长装置及方法

Publications (2)

Publication Number Publication Date
CN104934317A CN104934317A (zh) 2015-09-23
CN104934317B true CN104934317B (zh) 2019-04-23

Family

ID=54121427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410105926.7A Active CN104934317B (zh) 2014-03-20 2014-03-20 一种晶片生长装置及方法

Country Status (1)

Country Link
CN (1) CN104934317B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019064384A1 (ja) * 2017-09-27 2019-04-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
CN107881486B (zh) * 2017-11-07 2019-08-16 长鑫存储技术有限公司 一种改善薄膜沉积均匀度的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869892B1 (en) * 2004-01-30 2005-03-22 Tokyo Electron Limited Method of oxidizing work pieces and oxidation system
CN1959949A (zh) * 2005-11-03 2007-05-09 上海华虹Nec电子有限公司 一种特殊结构的硅片、其用途和制备方法
CN101308792A (zh) * 2007-05-15 2008-11-19 中芯国际集成电路制造(上海)有限公司 一种改善晶片氧化硅层生长的装置及方法
CN103646861A (zh) * 2013-11-28 2014-03-19 上海华力微电子有限公司 消除炉管负载效应的半导体制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869892B1 (en) * 2004-01-30 2005-03-22 Tokyo Electron Limited Method of oxidizing work pieces and oxidation system
CN1959949A (zh) * 2005-11-03 2007-05-09 上海华虹Nec电子有限公司 一种特殊结构的硅片、其用途和制备方法
CN101308792A (zh) * 2007-05-15 2008-11-19 中芯国际集成电路制造(上海)有限公司 一种改善晶片氧化硅层生长的装置及方法
CN103646861A (zh) * 2013-11-28 2014-03-19 上海华力微电子有限公司 消除炉管负载效应的半导体制造方法

Also Published As

Publication number Publication date
CN104934317A (zh) 2015-09-23

Similar Documents

Publication Publication Date Title
CN105870034B (zh) 多晶硅炉管沉积厚度监控装置及方法
CN104934317B (zh) 一种晶片生长装置及方法
TWI734966B (zh) 基板處理裝置以及基板處理方法
CN100349275C (zh) 监测氧化物层沉积的方法
CN104269370A (zh) 改善晶圆边缘缺陷的装置
US8785303B2 (en) Methods for depositing amorphous silicon
CN101308792A (zh) 一种改善晶片氧化硅层生长的装置及方法
CN107492492B (zh) 退火设备工艺能力的监控方法
JPH06168996A (ja) 拡散層のシート抵抗率の測定方法
US11639558B2 (en) Method for producing a semiconductor wafer composed of monocrystalline silicon
CN115206792A (zh) 改善晶圆翘曲的方法
CN104792584B (zh) 一种tem样品的制备方法
CN105529281A (zh) 半导体设备检漏方法
CN102751211B (zh) 快速热退火设备中氧气浓度的监测方法
CN110618132B (zh) 一种检测硅片背面软损伤密度的方法
CN105097435B (zh) 一种调节hrp电阻值的方法
TWI729121B (zh) 用於快速加熱製程的方法與反應腔室
CN108987250B (zh) 衬底及其制作方法
CN107507762B (zh) 一种提高氮化硅薄膜富含氢的方法
CN109166821A (zh) 阻挡层的形成方法、三维集成器件的形成方法以及晶圆
TWI839881B (zh) 一種矽片金屬含量測試方法和設備
CN106856182B (zh) 一种腔体温度检测方法
KR101003134B1 (ko) 반도체 디바이스 테스트 핸들러 및 디바이스의 고온화 방법
CN207731911U (zh) 晶舟
US20240145421A1 (en) Passivation layer for forming semiconductor bonding structure, sputtering target making the same, semiconductor bonding structure and semiconductor bonding process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant