CN103646861A - 消除炉管负载效应的半导体制造方法 - Google Patents
消除炉管负载效应的半导体制造方法 Download PDFInfo
- Publication number
- CN103646861A CN103646861A CN201310625679.9A CN201310625679A CN103646861A CN 103646861 A CN103646861 A CN 103646861A CN 201310625679 A CN201310625679 A CN 201310625679A CN 103646861 A CN103646861 A CN 103646861A
- Authority
- CN
- China
- Prior art keywords
- wafer
- load
- virtual
- boiler tube
- product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 title claims abstract description 28
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 21
- 235000012431 wafers Nutrition 0.000 claims abstract description 195
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 37
- 230000008030 elimination Effects 0.000 claims description 16
- 238000003379 elimination reaction Methods 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000000428 dust Substances 0.000 claims description 3
- 239000000376 reactant Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 5
- 239000007789 gas Substances 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000006396 nitration reaction Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种消除炉管负载效应的半导体制造方法，其特征在于，包括提供若干产品晶圆、虚拟晶圆、负载消除晶圆和控制晶圆；在产品晶圆上覆盖形成氧化层-氮化层-氧化层结构；在负载消除晶圆上沉积覆盖一层氮化硅；将所述产品晶圆、虚拟晶圆、负载消除晶圆和控制晶圆放置于晶舟中，所述负载消除晶圆设置于所述产品晶圆和控制晶圆之间及所述产品晶圆和虚拟晶圆之间；在所述产品晶圆上沉积形成栅氧结构。本发明所述消除炉管负载效应的半导体制造方法消除了在同一批次的栅氧工艺中控制晶圆或虚拟晶圆对产品晶圆产生的负载效应，避免不同的产品晶圆上栅氧厚度出现差异，进而降低了不同产品晶圆上形成的产品的电性偏差。
Description
技术领域
本发明涉及集成电路制造领域，尤其涉及一种消除炉管负载效应的半导体制造方法。
背景技术
ONO结构（氧化层-氮化层-氧化层，Oxide/Nitride/Oxide）在Flash Memory（闪存存储器）中称为三明治结构，即两层氧化层之间夹杂氮化层。氧化层和氮化硅层分别采用炉管的高温氧化工艺（HTO）和DCS-NH3低压化学气相沉积工艺，两种工艺都属于炉管的低压化学气相沉积工艺，所以会在硅片正反面都形成ONO结构。
通过在产品晶圆的CELL区上形成ONO层后，涂覆光阻；借助干法刻蚀和湿法刻蚀去除其他区域的ONO层，干法刻蚀具有单面性，只能去除掉硅片正面的没有光阻的ONO层，不能去除反面的ONO层，故反面的ONO层得以保留，而湿法刻蚀具有两面性，经过湿法刻蚀后反面ONO层的氧化层会被去除掉，随后停留在氮化层上。
在产品晶圆上后继进行的栅氧工艺中，由于产品晶圆反面是氮化硅，而控制晶圆或者虚拟晶圆的反面是硅和二氧化硅，硅和二氧化硅消耗反应气体的速度与氮化硅消耗反应的速度不同，则在其周围反应气体的浓度不同，导致控制晶圆或者虚拟晶圆下面的产品晶圆周围的反应气体浓度不同，即为负载效应，其结果造成该类产品晶圆形成的栅氧厚度不同于其他区域的产品晶圆的栅氧厚度，实验表明，虚拟晶圆下面的产品晶圆和控制晶圆下面产品晶圆上形成的栅氧厚度明显比其他区域的产品晶圆的栅氧厚度厚约2埃，进而导致在同一批次的热氧化工艺中出现栅氧厚度的差异，使不同产品晶圆上形成的产品的电性能出现大的偏差。
发明内容
本发明意在解决的技术问题是，消除在同一批次的栅氧工艺中控制晶圆或虚拟晶圆对产品晶圆产生的负载效应，避免不同的产品晶圆上栅氧厚度出现差异，进而降低不同产品晶圆上形成的产品的电性偏差。
为了达到上述目的，本发明提供一种消除炉管负载效应的半导体制造方法，其特征在于，包括以下步骤：
提供若干产品晶圆、虚拟晶圆、负载消除晶圆和控制晶圆；
在产品晶圆上覆盖形成氧化层-氮化层-氧化层结构；
在负载消除晶圆上沉积覆盖一层氮化硅；
将所述产品晶圆、虚拟晶圆、负载消除晶圆和控制晶圆放置于晶舟中，所述负载消除晶圆设置于所述控制晶圆和与所述控制晶圆下方最临近的所述产品晶圆之间、以及设置于所述虚拟晶圆和与所述虚拟晶圆下方最临近的所述产品晶圆之间；
在所述产品晶圆上沉积形成栅氧结构。
进一步的，所述负载消除晶圆上的氮化硅采用低压化学气相沉积法形成。
进一步的，在形成所述负载消除晶圆上的氮化硅的过程中，反应物包括SiH2Cl2和NH3，反应温度为650℃～770℃，环境压力为0.25Torr～0.35Torr。
进一步的，形成的所述负载消除晶圆上的氮化硅的厚度为45埃～55埃。
进一步的，形成的所述负载消除晶圆上的氮化硅的厚度为50埃。
进一步的，所述虚拟晶圆包括边界虚拟晶圆和额外虚拟晶圆。
进一步的，所述控制晶圆和所述边界虚拟晶圆的位置和数量固定不变，所述边界虚拟晶圆位于所述炉管的晶周顶部和低部，所述额外虚拟晶圆根据所述产品晶圆的数目决定，所述产品晶圆、虚拟晶圆、负载消除晶圆和控制晶圆的总量等于所述晶舟容纳的晶圆总量。
进一步的，所述栅氧结构采用炉管氧化法形成。
综上所述，本发明所述消除炉管负载效应的半导体制造方法通过增加沉积有一层氮化硅的负载消除晶圆，并且将所述产品晶圆、虚拟晶圆、负载消除晶圆和控制晶圆放置于晶舟中时，将负载消除晶圆设置于所述产品晶圆和控制晶圆之间及所述产品晶圆和虚拟晶圆之间时，从而使控制晶圆和虚拟晶圆下方的产品晶圆上方的反应气体的浓度与其他产品晶圆上方的反应气体的浓度都相同，进而使产品晶圆上形成的栅氧厚度均相同，进而消除在同一批次的栅氧工艺中控制晶圆或虚拟晶圆对产品晶圆产生的负载效应，避免不同的产品晶圆上栅氧厚度出现差异，进而降低不同产品晶圆上形成的产品的电性偏差。
附图说明
图1为本发明一实施例在消除炉管负载效应的半导体制造过程中炉管中晶周内放置的晶圆结构示意图；
图2为本发明另一实施例在消除炉管负载效应的半导体制造过程中炉管中晶周内放置的晶圆结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
下面对本发明的实施例作详细的说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
图1为本发明一实施例在消除炉管负载效应的半导体制造过程中炉管中晶周内放置的晶圆结构示意图；图2为本发明另一实施例在消除炉管负载效应的半导体制造过程中炉管中晶周内放置的晶圆结构示意图。以下结合图1和图2对本发明提供的消除炉管负载效应的半导体制造方法进行详细说明。具体包括以下步骤：
步骤a：提供若干产品晶圆100、虚拟晶圆200、负载消除晶圆300和控制晶圆400；在集成电路制造过程中产品晶圆100上用于形成多个产品，控制晶圆400用于监控产品晶圆在制造过程中的工艺条件，虚拟晶圆200用于放置于晶周顶部和底部避免反应不均以及辅助填满保证填满晶舟，而负载消除晶圆300用于消除控制晶圆400和虚拟晶圆200在栅氧工艺中对产品晶圆100产生的负载效应。
其中在较佳的实施例中，所述虚拟晶圆200包括边界虚拟晶圆200a和额外虚拟晶圆200b。所述控制晶圆400和所述边界虚拟晶圆200a的位置和数量固定不变，所述边界虚拟晶圆200a位于所述炉管的晶周顶部和低部，所述额外虚拟晶圆200b根据所述产品晶圆的数目决定，所述产品晶圆、虚拟晶圆、负载消除晶圆和控制晶圆的总量等于所述晶舟容纳的晶圆总量。
进一步在较佳的实施例中，炉管的晶舟上共可放置143片晶圆，其中边界虚拟晶圆200a（Side Dummy）有15片，控制晶圆400（Monitor）有3片，如图1所示产品晶圆100（Production）可放置125片，而当产品晶圆100（Production）不满125片时，即如图2所示，则用额外虚拟晶圆200b（Extra Dummy）来保证填满晶舟。
步骤b：在产品晶圆100上覆盖形成氧化层-氮化层-氧化层结构；在产品晶圆100上通过沉积工艺以此形成氧化层-氮化层-氧化层，然后利用光刻工艺以及干法和湿法刻蚀获得ONO结构。
步骤c：在负载消除晶圆300上沉积覆盖一层氮化硅。所述负载消除晶圆300上的氮化硅采用低压化学气相沉积法形成。在较佳的实施例中，所述负载消除晶圆300上的氮化硅采用炉管DCS-NH3低压化学气相沉积法形成。反应物包括SiH2Cl2和NH3，反应公式为：SiH2Cl2(g)+NH3(g)—>Si3N4(S)+NH4Cl(g)+H2，较佳反应温度为650℃～770℃，较佳的环境压力为0.25Torr～0.35Torr。形成的所述负载消除晶圆300上的氮化硅的厚度为45埃～55埃，较佳的厚度为50埃。
值得说明的是，在本发明中，步骤c的制备顺序并不受限制，与步骤a和步骤b的制备顺序无关，只要步骤c在步骤d之前完成即可，即可例如先于步骤a，或先于步骤b等等，均在本发明的思想范围之内。
步骤d：将所述产品晶圆100、虚拟晶圆200、负载消除晶圆300和控制晶圆400放置于晶舟10中，所述负载消除晶圆300设置于所述控制晶圆400和与所述控制晶圆400下方最临近的所述产品晶圆100之间、以及设置于所述虚拟晶圆200和与所述虚拟晶圆200下方最临近的所述产品晶圆100之间。通过将所述产品晶圆100和控制晶圆400之间及所述产品晶圆100和虚拟晶圆200之间增加设置负载消除晶圆300，而负载消除晶圆300在所述步骤c中覆盖了氮化硅，与产品晶圆100的反面材质相同，从而在后续进行栅氧结构的过程中消耗反应气体的速度与产品晶圆100消耗反应气体的速度相同，从而使反应晶圆100上方的反应气体的浓度都相同，最终使不同产品晶圆100上形成的栅氧厚度相同，进而消除炉管的负载效应，保证形成的产品的电性能的一致性和稳定性。
步骤e：在所述产品晶圆100上沉积形成栅氧结构。在炉管中进行栅氧工艺形成栅氧结构的方法为本领域技术人员所熟知的常见技术方法，故不赘述。
综上所述，本发明所述消除炉管负载效应的半导体制造方法通过增加沉积有一层氮化硅的负载消除晶圆，并且将所述产品晶圆、虚拟晶圆、负载消除晶圆和控制晶圆放置于晶舟中时，将负载消除晶圆设置于所述产品晶圆和控制晶圆之间及所述产品晶圆和虚拟晶圆之间时，从而使控制晶圆和虚拟晶圆下方的产品晶圆上方的反应气体的浓度与其他产品晶圆上方的反应气体的浓度都相同，进而使产品晶圆上形成的栅氧厚度均相同，进而消除在同一批次的栅氧工艺中控制晶圆或虚拟晶圆对产品晶圆产生的负载效应，避免不同的产品晶圆上栅氧厚度出现差异，进而降低不同产品晶圆上形成的产品的电性偏差。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (8)
1.一种消除炉管负载效应的半导体制造方法，其特征在于，包括
提供若干产品晶圆、虚拟晶圆、负载消除晶圆和控制晶圆；
在产品晶圆上覆盖形成氧化层-氮化层-氧化层结构；
在负载消除晶圆上沉积覆盖一层氮化硅；
将所述产品晶圆、虚拟晶圆、负载消除晶圆和控制晶圆放置于晶舟中，所述负载消除晶圆设置于所述控制晶圆和与所述控制晶圆下方最临近的所述产品晶圆之间、以及设置于所述虚拟晶圆和与所述虚拟晶圆下方最临近的所述产品晶圆之间；
在所述产品晶圆上沉积形成栅氧结构。
2.如权利要求1所述的消除炉管负载效应的半导体制造方法，其特征在于，所述负载消除晶圆上的氮化硅采用低压化学气相沉积法形成。
3.如权利要求2所述的消除炉管负载效应的半导体制造方法，其特征在于，在形成所述负载消除晶圆上的氮化硅的过程中，反应物包括SiH2Cl2和NH3，反应温度为650℃～770℃，环境压力为0.25Torr～0.35Torr。
4.如权利要求1所述的消除炉管负载效应的半导体制造方法，其特征在于，形成的所述负载消除晶圆上的氮化硅的厚度为45埃～55埃。
5.如权利要求4所述的消除炉管负载效应的半导体制造方法，其特征在于，形成的所述负载消除晶圆上的氮化硅的厚度为50埃。
6.如权利要求1所述的消除炉管负载效应的半导体制造方法，其特征在于，所述虚拟晶圆包括边界虚拟晶圆和额外虚拟晶圆。
7.如权利要求6所述的消除炉管负载效应的半导体制造方法，其特征在于，所述控制晶圆和所述边界虚拟晶圆的位置和数量固定不变，所述边界虚拟晶圆位于所述炉管的晶周顶部和低部，所述额外虚拟晶圆根据所述产品晶圆的数目决定，所述产品晶圆、虚拟晶圆、负载消除晶圆和控制晶圆的总量等于所述晶舟容纳的晶圆总量。
8.如权利要求1至7中任意一项所述的消除炉管负载效应的半导体制造方法，其特征在于，所述栅氧结构采用炉管氧化法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310625679.9A CN103646861A (zh) | 2013-11-28 | 2013-11-28 | 消除炉管负载效应的半导体制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310625679.9A CN103646861A (zh) | 2013-11-28 | 2013-11-28 | 消除炉管负载效应的半导体制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103646861A true CN103646861A (zh) | 2014-03-19 |
Family
ID=50252059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310625679.9A Pending CN103646861A (zh) | 2013-11-28 | 2013-11-28 | 消除炉管负载效应的半导体制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103646861A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104934317A (zh) * | 2014-03-20 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 一种晶片生长装置及方法 |
| CN105826182A (zh) * | 2016-05-25 | 2016-08-03 | 上海华力微电子有限公司 | 一种优化cmos图像传感器晶圆边缘缺陷的方法 |
| CN107993966A (zh) * | 2017-12-18 | 2018-05-04 | 湖南红太阳光电科技有限公司 | 一种管式pecvd在线式控制系统及控制方法 |
| CN117080063A (zh) * | 2023-10-16 | 2023-11-17 | 粤芯半导体技术股份有限公司 | 一种采用炉管的半导体工艺方法、预制晶圆及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1565050A (zh) * | 2001-08-08 | 2005-01-12 | 东京毅力科创株式会社 | 热处理方法及热处理装置 |
| US6869892B1 (en) * | 2004-01-30 | 2005-03-22 | Tokyo Electron Limited | Method of oxidizing work pieces and oxidation system |
| CN1825555A (zh) * | 2005-02-23 | 2006-08-30 | 旺宏电子股份有限公司 | 监测氧化物层沉积的方法 |
| CN101308972A (zh) * | 2007-05-18 | 2008-11-19 | 黄华道 | 新型漏电保护插座 |
| CN100547754C (zh) * | 2006-09-18 | 2009-10-07 | 中芯国际集成电路制造(上海)有限公司 | 一种提高氧化层厚度检测精度的装置及方法 |
-
2013
- 2013-11-28 CN CN201310625679.9A patent/CN103646861A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1565050A (zh) * | 2001-08-08 | 2005-01-12 | 东京毅力科创株式会社 | 热处理方法及热处理装置 |
| US6869892B1 (en) * | 2004-01-30 | 2005-03-22 | Tokyo Electron Limited | Method of oxidizing work pieces and oxidation system |
| CN1825555A (zh) * | 2005-02-23 | 2006-08-30 | 旺宏电子股份有限公司 | 监测氧化物层沉积的方法 |
| CN100547754C (zh) * | 2006-09-18 | 2009-10-07 | 中芯国际集成电路制造(上海)有限公司 | 一种提高氧化层厚度检测精度的装置及方法 |
| CN101308972A (zh) * | 2007-05-18 | 2008-11-19 | 黄华道 | 新型漏电保护插座 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104934317A (zh) * | 2014-03-20 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 一种晶片生长装置及方法 |
| CN104934317B (zh) * | 2014-03-20 | 2019-04-23 | 中芯国际集成电路制造(上海)有限公司 | 一种晶片生长装置及方法 |
| CN105826182A (zh) * | 2016-05-25 | 2016-08-03 | 上海华力微电子有限公司 | 一种优化cmos图像传感器晶圆边缘缺陷的方法 |
| CN105826182B (zh) * | 2016-05-25 | 2018-08-24 | 上海华力微电子有限公司 | 一种优化cmos图像传感器晶圆边缘缺陷的方法 |
| CN107993966A (zh) * | 2017-12-18 | 2018-05-04 | 湖南红太阳光电科技有限公司 | 一种管式pecvd在线式控制系统及控制方法 |
| CN107993966B (zh) * | 2017-12-18 | 2020-09-18 | 湖南红太阳光电科技有限公司 | 一种管式pecvd在线式控制系统及控制方法 |
| CN117080063A (zh) * | 2023-10-16 | 2023-11-17 | 粤芯半导体技术股份有限公司 | 一种采用炉管的半导体工艺方法、预制晶圆及其制备方法 |
| CN117080063B (zh) * | 2023-10-16 | 2024-01-26 | 粤芯半导体技术股份有限公司 | 一种采用炉管的半导体工艺方法、预制晶圆及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW299499B (zh) | ||
| CN103646861A (zh) | 消除炉管负载效应的半导体制造方法 | |
| KR20170038139A (ko) | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 | |
| JP2015126161A (ja) | 凹部を充填する方法及び処理装置 | |
| CN103178020A (zh) | 制造半导体器件的方法 | |
| JP2015032712A (ja) | シリコン膜の形成方法およびその形成装置 | |
| CN106024699B (zh) | 一种自对准sti的制备方法 | |
| CN105118866B (zh) | 浮栅型闪存结构及其制备方法 | |
| CN109671620B (zh) | 半导体器件制备过程中的杂质扩散工艺 | |
| KR20130133672A (ko) | 실리콘막의 형성 방법 및 그의 형성 장치 | |
| TW200610095A (en) | Method for forming isolation layer in semiconductor memory device | |
| CN103155105A (zh) | 半导体器件的制造方法 | |
| US20170103900A1 (en) | Method for forming wafer | |
| CN104465518B (zh) | 栅极制作方法 | |
| CN105448803B (zh) | 一种提高闪存单元有效沟道宽度的方法 | |
| CN103258731A (zh) | 避免硅衬底表面损伤的方法 | |
| CN105097814B (zh) | 半导体存储器、半导体存储阵列及其操作方法 | |
| CN102005379A (zh) | 提高沟槽栅顶角栅氧可靠性的方法 | |
| KR101533846B1 (ko) | 반도체 디바이스 제조 장치 및 반도체 디바이스 제조 방법 | |
| CN104465353B (zh) | Ono介质层的制备方法 | |
| CN105336595A (zh) | 一种隧穿氧化层的制造方法和具有该隧穿氧化层的快闪存储器 | |
| CN104465346B (zh) | 形成栅极的方法 | |
| CN103426747A (zh) | 一种控制在炉管内生成的氧化层厚度的方法 | |
| CN105321815B (zh) | 边缘氧化层剥除装置及晶圆边缘氧化层的剥除方法 | |
| CN104810263A (zh) | 栅氧化层的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140319 |
|
| RJ01 | Rejection of invention patent application after publication |