CN117080063B - 一种采用炉管的半导体工艺方法、预制晶圆及其制备方法 - Google Patents
一种采用炉管的半导体工艺方法、预制晶圆及其制备方法 Download PDFInfo
- Publication number
- CN117080063B CN117080063B CN202311330115.2A CN202311330115A CN117080063B CN 117080063 B CN117080063 B CN 117080063B CN 202311330115 A CN202311330115 A CN 202311330115A CN 117080063 B CN117080063 B CN 117080063B
- Authority
- CN
- China
- Prior art keywords
- wafer
- film layer
- thermal stress
- prefabricated
- product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 140
- 230000008569 process Effects 0.000 title claims abstract description 98
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 235000012431 wafers Nutrition 0.000 claims abstract description 484
- 230000008646 thermal stress Effects 0.000 claims abstract description 109
- 238000009413 insulation Methods 0.000 claims abstract description 40
- 238000012544 monitoring process Methods 0.000 claims abstract description 39
- 239000012495 reaction gas Substances 0.000 claims abstract description 20
- 230000003313 weakening effect Effects 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 108
- 239000000377 silicon dioxide Substances 0.000 claims description 54
- 235000012239 silicon dioxide Nutrition 0.000 claims description 52
- 239000000463 material Substances 0.000 claims description 39
- 230000003647 oxidation Effects 0.000 claims description 39
- 238000007254 oxidation reaction Methods 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- 230000004888 barrier function Effects 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 229920005591 polysilicon Polymers 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 239000007789 gas Substances 0.000 claims description 26
- 238000012546 transfer Methods 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 239000001301 oxygen Substances 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 20
- 230000000903 blocking effect Effects 0.000 claims description 19
- 238000003672 processing method Methods 0.000 claims description 2
- 239000000460 chlorine Substances 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 14
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 13
- 229910052801 chlorine Inorganic materials 0.000 description 13
- 150000001875 compounds Chemical class 0.000 description 13
- 239000012535 impurity Substances 0.000 description 6
- 125000004430 oxygen atom Chemical group O* 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- WSLDOOZREJYCGB-UHFFFAOYSA-N 1,2-Dichloroethane Chemical group ClCCCl WSLDOOZREJYCGB-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000002195 synergetic effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本申请实施例涉及一种采用炉管的半导体工艺方法、预制晶圆及其制备方法，包括：提供至少一个产品晶圆、至少一个监控晶圆及至少一个预制晶圆，预制晶圆包括晶圆本体、至少覆盖晶圆本体下表面的热应力抵抗膜层、覆盖热应力抵抗膜层远离晶圆本体一侧表面的隔热膜层，热应力抵抗膜层用于减弱晶圆本体在工艺过程中的热应力形变；将各晶圆放入晶舟，至少一产品晶圆上方放置有监控晶圆，预制晶圆置于按照监控晶圆在上、产品晶圆在下方式放置的监控晶圆和产品晶圆之间，至少一预制晶圆下表面面对产品晶圆中最靠近上方监控晶圆的那一片产品晶圆上表面；晶舟置于炉管中，通入第一反应气体，产品晶圆上表面生成目标膜层，以改善膜层厚度均匀性。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种采用炉管的半导体工艺方法、预制晶圆及其制备方法。
背景技术
在半导体工艺中，炉管工艺是一个重要的工艺制程，可进行批量加工，主要用于热氧化制程、热退火、热烘烤、化学气相沉积等工艺中。利用炉管工艺可以在晶圆上生成薄膜，通常先将晶圆放置在晶舟中，再将晶舟放入炉管，为炉管施加条件，例如加热、通入反应气体等，即可生成薄膜。而随着半导体工艺的发展，半导体元件尺寸的不断缩小，对炉管工艺所形成的薄膜也提出了更为严格的品质要求。
在目前的炉管工艺制程中，会在晶舟的不同区域放置监控晶圆，以监测制程的稳定性。但在工艺过程中，监控晶圆发生了热应力形变，造成位于监控晶圆下方的产品晶圆与监控晶圆相对的中心区域的片间距变小，反应气体量增多，局部温度升高，从而导致位于监控晶圆下方的产品晶圆与晶舟内其他位置的产品晶圆所处的温度环境和气体氛围不同，使得其上生成的薄膜出现边缘薄而中间厚的片内膜层厚度均匀性差的问题，影响产品晶圆的性能。
发明内容
有鉴于此，本申请实施例为解决背景技术中存在的至少一个问题而提供一种采用炉管的半导体工艺方法、预制晶圆及其制备方法。
第一方面，本申请实施例提供了一种采用炉管的半导体工艺方法，包括：
提供至少一个产品晶圆、至少一个监控晶圆及至少一个预制晶圆，所述预制晶圆包括晶圆本体、至少覆盖所述晶圆本体的下表面的热应力抵抗膜层、覆盖所述热应力抵抗膜层的远离所述晶圆本体一侧表面的隔热膜层，所述热应力抵抗膜层用于减弱所述晶圆本体在工艺过程中发生的热应力形变，所述隔热膜层用于阻隔热量传递；
将所述监控晶圆、所述预制晶圆和所述产品晶圆放入晶舟中，其中，至少一所述产品晶圆的上方放置有监控晶圆，所述预制晶圆置于按照监控晶圆在上、产品晶圆在下方式放置的监控晶圆和产品晶圆之间，且至少一所述预制晶圆的下表面面对所述产品晶圆中最靠近上方监控晶圆的那一片产品晶圆的上表面；
在所述晶舟置于炉管的情况下，向所述炉管内通入第一反应气体，以在所述产品晶圆的上表面生成目标膜层。
可选地，所述晶圆本体为硅晶圆，所述热应力抵抗膜层的材料包括二氧化硅。
可选地，所述隔热膜层的材料包括无掺杂多晶硅。
可选地，所述预制晶圆还包括阻挡膜层，所述阻挡膜层至少位于所述预制晶圆的下表面，用于阻挡所述第一反应气体与所述预制晶圆的下表面发生化学反应。
可选地，所述阻挡膜层的材料包括二氧化硅。
可选地，所述阻挡膜层的厚度大于或者等于1000埃。
可选地，所述方法还包括：在所述晶舟的顶部区域和所述晶舟的底部区域放置陪片晶圆。
可选地，所述半导体工艺方法为热氧化工艺方法。
第二方面，本申请实施例提供了一种预制晶圆的制备方法，所述预制晶圆应用于采用炉管的半导体工艺方法中，并具体应用于按照监控晶圆在上、产品晶圆在下方式放置的监控晶圆和产品晶圆之间，且所述预制晶圆的下表面面对所述产品晶圆中最靠近上方监控晶圆的那一片产品晶圆的上表面，所述方法包括：
提供晶圆本体；
生成热应力抵抗膜层，所述热应力抵抗膜层至少覆盖所述晶圆本体的下表面，所述热应力抵抗膜层用于减弱所述晶圆本体在工艺过程中发生的热应力形变；
生成隔热膜层，所述隔热膜层覆盖所述热应力抵抗膜层的远离所述晶圆本体一侧表面，所述隔热膜层用于阻隔热量传递。
可选地，所述生成热应力抵抗膜层，包括：采用掺氯氧化工艺生成所述热应力抵抗膜层。
可选地，所述晶圆本体为硅晶圆，所述热应力抵抗膜层的材料包括二氧化硅。
可选地，所述隔热膜层的材料包括无掺杂多晶硅。
可选地，所述生成隔热膜层后，还包括：生成阻挡膜层，所述阻挡膜层至少位于所述预制晶圆的下表面，用于阻挡第一反应气体与所述预制晶圆的下表面发生化学反应；所述第一反应气体为采用炉管的半导体工艺方法中向所述炉管内通入的气体。
可选地，所述生成阻挡膜层，包括：采用掺氯氧化工艺或湿氧氧化工艺生成所述阻挡膜层。
可选地，所述阻挡膜层的材料包括二氧化硅。
可选地，所述阻挡膜层的厚度大于或者等于1000埃。
第三方面，本申请实施例还提供了一种预制晶圆，所述预制晶圆由上述第二方面中任意一项所述的预制晶圆的制备方法制备得到。
本申请实施例所提供的一种采用炉管的半导体工艺方法、预制晶圆及其制备方法具有如下的有益效果：
通过将预制晶圆置于按照监控晶圆在上、产品晶圆在下方式放置的监控晶圆和产品晶圆之间，且预制晶圆的下表面具有热应力抵抗膜层和隔热膜层，如此，利用隔热膜层阻隔热量传递，利用热应力抵抗膜层减弱预制晶圆的晶圆本体在工艺过程中发生的热应力形变，通过热应力抵抗膜层和隔热膜层的协同作用，有效抑制了预制晶圆在工艺过程中热应力形变的产生和热量的传递，从而减弱了产品晶圆中最靠近上方监控晶圆的那一片产品晶圆在工艺过程中所处的温度环境与气体氛围的改变，进而改善了产品晶圆的片内膜层厚度均匀性。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为相关技术中晶舟上晶圆放置方式的示意图；
图2为相关技术中监控晶圆下方的产品晶圆上二氧化硅薄膜的厚度检测图；
图3为本申请实施例提供的采用炉管的半导体工艺方法的流程示意图；
图4为本申请实施例提供的预制晶圆的结构示意图；
图5为本申请实施例提供的晶舟的示意图；
图6为本申请一具体实施方式中晶舟上晶圆放置方式的示意图；
图7为本申请一具体实施方式中预制晶圆下方的产品晶圆上二氧化硅薄膜的厚度检测图；
图8为本申请实施例提供的预制晶圆的制备方法的流程示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向（旋转90度或其它取向）并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。
图1为相关技术中晶舟上晶圆放置方式的示意图。如图所示，根据晶舟100上卡槽的数量，将晶舟100均匀划分4个区域，包含顶部区域101、中间上部区域102、中间下部区域103和底部区域104。在晶舟100的顶部区域101和晶舟100的底部区域104分别放置数量不等的陪片晶圆110，晶舟100顶部区域101的最下方一片陪片晶圆110下面放置数量不等的监控晶圆120，晶舟100的中间上部区域102和中间下部区域103连接的位置放置数量不等的监控晶圆120，晶舟100的底部区域104的陪片晶圆110的最上方一片的上面放置数量不等的监控晶圆120。在热氧化制程中，监控晶圆120发生热应力形变，形变类似碗装，造成位于监控晶圆120下方的产品晶圆130与监控晶圆120相对的中心区域的片间距变小，反应气体量增多，中心区域温度升高。由此，如图2所示，图中数字1所在的位置位于监控晶圆120下方的产品晶圆130的中心区域，经过热氧化工艺，该位置处的二氧化硅薄膜的厚度约为3287.8埃；数字5所在的位置位于该产品晶圆130的边缘区域，经过热氧化工艺，该位置处的二氧化硅薄膜的厚度约为3180.6埃；数字2至4和数字6至9所在位置处的二氧化硅薄膜的厚度在3180.6埃至3287.8埃之间。由此，可以发现，位于监控晶圆120下方的产品晶圆130的中间区域和边缘区域的二氧化硅薄膜厚度差为107.2埃，出现了边缘薄而中间厚的片内膜层厚度均匀性差的情况。
有鉴于此，本申请实施例提供了一种采用炉管的半导体工艺方法，请参考图3至图7，该半导体工艺方法包括：
S301：提供至少一个产品晶圆、至少一个监控晶圆及至少一个预制晶圆，预制晶圆包括晶圆本体、至少覆盖晶圆本体的下表面的热应力抵抗膜层、覆盖热应力抵抗膜层的远离晶圆本体一侧表面的隔热膜层，热应力抵抗膜层用于减弱所述晶圆本体在工艺过程中发生的热应力形变，隔热膜层用于阻隔热量传递；
S302：将监控晶圆、预制晶圆和产品晶圆放入晶舟中，其中，至少一产品晶圆的上方放置有监控晶圆，预制晶圆置于按照监控晶圆在上、产品晶圆在下方式放置的监控晶圆和产品晶圆之间，且至少一预制晶圆的下表面面对产品晶圆中最靠近上方监控晶圆的那一片产品晶圆的上表面；
S303：在晶舟置于炉管的情况下，向炉管内通入第一反应气体，以在产品晶圆的上表面生成目标膜层。
通过将预制晶圆置于按照监控晶圆在上、产品晶圆在下方式放置的监控晶圆和产品晶圆之间，且预制晶圆的下表面具有热应力抵抗膜层和隔热膜层，如此，利用隔热膜层阻隔热量传递，利用热应力抵抗膜层减弱预制晶圆的晶圆本体在工艺过程中发生的热应力形变，通过热应力抵抗膜层和隔热膜层的协同作用，有效抑制了预制晶圆在工艺过程中热应力形变的产生和热量的传递，从而减弱了产品晶圆中最靠近上方监控晶圆的那一片产品晶圆在工艺过程中所处的温度环境与气体氛围的改变，进而改善了产品晶圆的片内膜层厚度均匀性。
其中，半导体工艺方法为半导体热加工方法；具体地，例如为热氧化工艺方法。
请参考图4，预制晶圆140包括晶圆本体141。
可选地，晶圆本体141为硅晶圆。当然，晶圆本体141也可以为其他晶圆。
请继续参考图4，预制晶圆140包括至少覆盖晶圆本体141的下表面的热应力抵抗膜层142。
可以理解地，热应力抵抗膜层142用于减弱晶圆本体141在工艺过程中发生的热应力形变。热应力形变与材料的热膨胀系数相关，因此，在实际应用中，可以选用热膨胀系数小于晶圆本体141的热膨胀系数的材料作为热应力抵抗膜层142，从而通过热应力抵抗膜层142提供与晶圆本体141的热应力方向相反的热应力，以抵消或减弱晶圆本体141在工艺过程中发生的热应力形变。
可选地，在晶圆本体141为硅晶圆的具体示例中，热应力抵抗膜层142的材料为二氧化硅。二氧化硅的热膨胀系数小于硅，二氧化硅的热应力方向与硅的热应力方向相反，可以抵消或减弱硅晶圆在工艺过程中的热应力形变，由此，降低热应力形变带来温度环境和气体氛围的影响。进一步地，热应力抵抗膜层142的材料为致密二氧化硅。可以理解地，基于实际生产的需要，预制晶圆140一般需要重复利用，在重复利用预制晶圆140前，需去除预制晶圆140上已生成的膜层，在去除膜层时，致密二氧化硅可以起到钝化层的作用，降低工艺过程中对硅晶圆的损耗。
可选地，热应力抵抗膜层142的厚度大于或等于1000埃。
请继续参考图4，预制晶圆140包括覆盖热应力抵抗膜层142的远离晶圆本体141一侧表面的隔热膜层143。
可以理解地，隔热膜层143用于阻隔热量传递。热量的传递与材料的热导率相关，因此，在实际应用中，可以选用热导率是晶圆本体141的热导率的1/5倍至1/2倍的材料作为隔热膜层143，以降低热量传递带来的影响。
进一步地，为降低隔热膜层143在工艺过程中发生热应力形变的可能性，而热应力形变与材料的热膨胀系数相关，因此，在实际应用中，还可以选择热膨胀系数与晶圆本体141的热膨胀系数相近或者热膨胀系数略小于晶圆本体141的热膨胀系数的材料作为隔热膜层143，以降低热量传导与热应力形变导致的温度环境和气体氛围的影响。
可选地，隔热膜层143的材料为无掺杂多晶硅。多晶硅是一种非单晶硅结构的硅材料，一般的多晶硅中可能掺杂磷，在氧化工艺中，杂质磷会从多晶硅中析出，可能会与产品晶圆130接触，造成杂质离子污染，从而影响产品晶圆130的电性能。无掺杂多晶硅的热导率是硅的热导率的1/5倍，且多晶硅的热膨胀系数与硅的热膨胀系数相近，且在实际生产中，无掺杂多晶硅可以使用硅晶圆的现有机台，不需要开发新工艺。由此，无掺杂多晶硅可以有助于阻挡热量传递，抵消膜层的热应力形变，有效缓解中心区域温度过高的问题，同时，避免造成杂质离子污染，降低对产品晶圆130的影响，降低生产成本。
可选地，隔热膜层143的厚度大于或者等于8000埃。
请参考图4，预制晶圆140还可以包括阻挡膜层144，阻挡膜层144至少位于预制晶圆140的下表面，用于阻挡第一反应气体与预制晶圆140的下表面发生化学反应。
可以理解地，因为预制晶圆140置于按照监控晶圆120在上、产品晶圆130在下方式放置的监控晶圆120和产品晶圆130之间，且至少一预制晶圆140的下表面面对产品晶圆130中最靠近上方监控晶圆120的那一片产品晶圆130的上表面，当通入第一反应气体以生成目标膜层时，预制晶圆140与产品晶圆130会一同消耗第一反应气体，所以，若预制晶圆140消耗反应气体过多，会导致预制晶圆140下表面所面对的那一片产品晶圆130上生成的目标膜层的整体厚度比晶舟100内其他区域的产品晶圆130上生成的目标膜层的整体厚度薄。因此，设置阻挡膜层144，以阻挡第一反应气体与预制晶圆140的下表面发生化学反应，改善产品晶圆130的片间厚度均匀性。
可选地，阻挡膜层144的材料为二氧化硅。可以理解地，作为一种具体的实施方式，在隔热膜层143的材料为无掺杂多晶硅、第一反应气体为氧气这一具体示例中，无掺杂多晶硅的氧化速率快，会消耗大量的氧气，通过二氧化硅可以阻挡氧原子与硅原子接触，从而减少无掺杂多晶硅对氧气的消耗。
可选地，阻挡膜层144的厚度大于或者等于1000埃。在阻挡膜层144的材料为二氧化硅的具体示例中，二氧化硅的热氧化可分为直线阶段和抛物线阶段，二氧化硅的厚度小于1000埃时处于直线阶段，厚度和时间成线性关系；二氧化硅的厚度大于或等于1000埃的时候，线性生长速率达到极限，进入抛物线阶段，氧原子需移动更多的路程才能到达硅界面，需要的时间越长。由此，在一定的时间内，厚度为大于或者等于1000埃的二氧化硅阻挡氧原子的效果更好。
可以理解地，请参考图4，在实际生产应用中，晶圆本体141的上表面具有与其下表面相同的膜层，晶圆本体141的上表面的膜层的材料、厚度等性质与晶圆本体141的下表面的膜层的材料、厚度等性质相同。
接下来，在步骤S302中，将监控晶圆120、预制晶圆140和产品晶圆130放入晶舟100中，其中，至少一产品晶圆130的上方放置有监控晶圆120，预制晶圆140置于按照监控晶圆120在上、产品晶圆130在下方式放置的监控晶圆120和产品晶圆130之间，且至少一预制晶圆140的下表面面对所述产品晶圆130中最靠近上方监控晶圆120的那一片产品晶圆130的上表面。由此，可以避免监控晶圆120在工艺中产生的热应力形变带来的温度环境和气体氛围的改变，通过预制晶圆140，有效提高产品晶圆130的片内膜层厚度均匀性。
请参考图5，图5更加清晰地示出了晶舟100包括4个区域：顶部区域101、中间上部区域102、中间下部区域103和底部区域104。
接下来，请参考图6，可以在晶舟100的顶部区域101和所述晶舟100的底部区域104放置陪片晶圆110。陪片晶圆110可以稳定反应腔体内的气流速度并平衡所述炉管内的温度，使产品晶圆130与气流中的反应气体均匀接触，减少表面颗粒缺陷的数量，提高产品良率。
可以理解地，陪片晶圆110的数量不固定，图6仅示意性地示出了在晶舟100顶部区域101插入3片陪片晶圆110和在晶舟100底部区域104插入2片陪片晶圆110的情况。
由于晶舟100的顶部区域101和底部区域104的温度环境和气体氛围不稳定，不能放置产品晶圆130，但不能空置卡槽，因此，可以通过陪片晶圆110，避免出现气体流向紊乱的问题。在实际应用中，为了上述目的而放置在卡槽中的陪片晶圆110可以被具体称作边缘陪片晶圆。
此外，在实际应用中，晶舟100中已插入的陪片晶圆110、监控晶圆120、预制晶圆140和产品晶圆130的总数可能小于晶舟100内卡槽的数量，但各晶圆之间间隙宽度需保持一致，因此，可以通过在晶舟100底部区域104的剩余空卡槽内放置陪片晶圆110，避免出现气体流向紊乱的情况。在实际应用中，为了上述目的而放置在卡槽中陪片晶圆110可以被具体称作额外填补陪片晶圆。
作为一种具体的实施方式，请参考图6，在晶舟100顶部区域101的最后一片陪片晶圆110的下方放置晶圆组，该晶圆组由若干片监控晶圆120、若干片预制晶圆140和若干片产品晶圆130组成。其中，可以将若干片监控晶圆120中的第一片监控晶圆120称作第一监控晶圆，将最后一片监控晶圆120称作第二监控晶圆；同理，可以将若干片预制晶圆140中的第一片预制晶圆140称作第一预制晶圆，将最后一片预制晶圆140称作第二预制晶圆；同理，可以将若干片产品晶圆130中的第一片产品晶圆130称作第一产品晶圆，将最后一片产品晶圆130称作第二产品晶圆。第一监控晶圆的上表面与晶舟100顶部区域101的最后一片陪片晶圆110的下表面相对；第二监控晶圆的下表面与第一预制晶圆的上表面相对；第二预制晶圆的下表面与第一产品晶圆的上表面相对。
可以理解地，在实际应用中，可以根据生产需要，在晶舟100中放置若干晶圆组。
请继续参考图6，在晶舟100中最后一个晶圆组的下方放置若干片监控晶圆120，晶圆组中第二产品晶圆的下表面与该位置的若干片监控晶圆120中的第一片监控晶圆120的上表面相对。
接下来，在步骤S303中，在晶舟100置于炉管的情况下，向炉管内通入第一反应气体，以在产品晶圆130的上表面生成目标膜层。
可选地，炉管包括垂直式高温氧化炉。
可选地，第一反应气体包括氧气。
可选地，目标膜层包括二氧化硅。
可以理解地，在实际生产中，在炉管中生成目标膜层时，产品晶圆130的上表面和下表面会同时生成相同膜层。
作为一个具体的实施方式，请参考图7，将预制晶圆140置于按照监控晶圆120在上、产品晶圆130在下方式放置的监控晶圆120和产品晶圆130之间，预制晶圆140具有热应力抵抗膜层142、隔热膜层143和阻挡膜层144。其中，预制晶圆140的晶圆本体141为硅晶圆；热应力抵抗膜层142的材料为致密二氧化硅，且其厚度大于或等于1000埃；隔热膜层143的材料为无掺杂多晶硅，且其厚度大于或等于8000埃；阻挡膜层144的材料为二氧化硅，且其厚度大于或等于1000埃。向炉管内通入氧气，进行热氧化工艺，在产品晶圆130的上表面生成二氧化硅膜层。在上述这一具体示例中，如图7所示，图中数字1所在的位置位于预制晶圆140下方的产品晶圆130的中心区域，经过热氧化工艺，该位置处的二氧化硅薄膜的厚度约为3177.5埃；数字2所在的位置位于该产品晶圆130的边缘区域，经过热氧化工艺，该位置处的二氧化硅薄膜的厚度约为3143.9埃；数字3至9所在位置处的二氧化硅薄膜的厚度在3143.9埃至3177.5埃之间。由此，可以发现，位于预制晶圆140下方的产品晶圆130的中间区域和边缘区域的二氧化硅薄膜厚度差为33.6埃。与图2所示的监控晶圆120下方的产品晶圆130中间区域和边缘区域的二氧化硅薄膜厚度相差107.2埃相比，位于预制晶圆140下方的产品晶圆130中间区域与边缘区域的二氧化硅薄膜厚度差降低，二氧化硅薄膜厚度均匀性较好，产品晶圆130的片内膜层厚度均匀性得到了显著提高。
本申请实施例还提供了一种预制晶圆的制备方法，图8为本申请实施例中预制晶圆的制备方法的流程图。预制晶圆应用于采用炉管的半导体工艺方法中，并具体应用于按照监控晶圆在上、产品晶圆在下方式放置的监控晶圆和产品晶圆之间，且所述预制晶圆的下表面面对所述产品晶圆中最靠近上方监控晶圆的那一片产品晶圆的上表面，如图8所示，制备方法包括：
S801：提供晶圆本体；
S802：生成热应力抵抗膜层，所述热应力抵抗膜层至少覆盖所述晶圆本体141的下表面，所述热应力抵抗膜层用于减弱所述晶圆本体在工艺过程中发生的热应力形变；
S803：生成隔热膜层，所述隔热膜层覆盖所述热应力抵抗膜层的远离所述晶圆本体一侧表面，所述隔热膜层用于阻隔热量传递。
可以理解地，本申请实施例制备的预制晶圆通过生成热应力抵抗膜层，以减弱预制晶圆的晶圆本体在工艺过程中发生的热应力形变，通过生成隔热膜层，以阻隔晶圆的热量传递，通过热应力抵抗膜层和隔热膜层的协同作用，有效抑制了预制晶圆在工艺过程中热应力形变的产生和热量的传递。并且将预制晶圆应用于采用炉管的半导体工艺方法中，并具体应用于按照监控晶圆在上、产品晶圆在下方式放置的监控晶圆和产品晶圆之间，且预制晶圆的下表面面对产品晶圆中最靠近上方监控晶圆的那一片产品晶圆的上表面，以减弱产品晶圆中最靠近上方监控晶圆的那一片产品晶圆在工艺过程中所处的温度环境与气体氛围的改变，进而改善了产品晶圆的片内膜层厚度均匀性。
图4为本申请实施例中预制晶圆140的结构示意图。
在步骤S801中，请参考图4，提供晶圆本体141，用于后续生成热应力抵抗膜层142。
可选地，晶圆本体141可以为硅晶圆。当然，晶圆本体141也可以为其他晶圆。
在步骤S002中，请参考图4，生成热应力抵抗膜层142，热应力抵抗膜层142至少覆盖晶圆本体141的下表面，热应力抵抗膜层142用于减弱所述晶圆本体141在工艺过程中发生的热应力形变。由此，可以降低热应力形变带来的温度环境和气体氛围的改变。
具体地，生成热应力抵抗膜层142，包括：采用掺氯氧化工艺生成热应力抵抗膜层142。通过掺氯氧化工艺使得热应力抵抗膜层142的生成速率和膜层质量均得到提高，满足实际生产的需要。
具体地，掺氯氧化工艺为在执行氧化工艺中加入含氯化合物的工艺。
可选地，含氯化合物包括氯化氢（HCl）、二氯乙烯（C2H2Cl2）或其衍生物。
可选地，在晶圆本体141为硅晶圆的具体示例中，热应力抵抗膜层142的材料包括二氧化硅。可以理解地，热应力抵抗膜层142用于减弱晶圆本体141在工艺过程中发生的热应力形变。热应力形变与材料的热膨胀系数相关，因此，在实际应用中，可以选用热膨胀系数小于晶圆本体141的热膨胀系数的材料作为热应力抵抗膜层142，从而通过热应力抵抗膜层142提供与晶圆本体141的热应力方向相反的热应力，以抵消或减弱晶圆本体141在工艺过程中发生的热应力形变。二氧化硅的热膨胀系数小于硅，二氧化硅的热应力方向与硅的热应力方向相反，可以抵消或减弱硅晶圆在工艺过程中的热应力形变，由此，可以降低热应力形变带来温度环境和气体氛围的影响。
示例性地，生成热应力抵抗膜层142的步骤包括：将硅晶圆放入垂直式高温氧化炉中，在温度达到高温时，通入一定量的氧气和含氯化合物，利用硅晶圆与氧气和含氯化合物的化学反应生成二氧化硅。其中，含氯化合物即为上述含氯化合物；其具体可以包括氯化氢（HCl）、二氯乙烯（C2H2Cl2）或其衍生物等。
可以理解地，掺氯氧化工艺是在干氧氧化工艺的基础上通入含氯化合物，因此，采用掺氯氧化工艺生成的二氧化硅是致密二氧化硅。可以理解地，基于实际生产的需要，预制晶圆140需要重复利用，在重复利用预制晶圆140前，需去除预制晶圆140的晶圆本体141上已生成的膜层。在去除膜层时，致密二氧化硅可以作为钝化层，降低硅晶圆在工艺过程中的损耗。
可选地，热应力抵抗膜层142的厚度大于或等于1000埃。
在步骤S803中，请参考图4，生成隔热膜层143，隔热膜层143覆盖热应力抵抗膜层142的远离晶圆本体141一侧表面，隔热膜层143用于阻隔热量传递。由此，可以降低热量传递带来的温度环境和气体氛围的改变。
可选地，隔热膜层143的材料为无掺杂多晶硅。可以理解地，隔热膜层143用于阻隔热量传递。热量的传递与材料的热导率相关，因此，在实际应用中，可以选用热导率是晶圆本体141的热导率的1/5倍至1/2倍的材料作为隔热膜层143，以降低热量传递带来的影响。
进一步地，为降低隔热膜层143在工艺过程中发生热应力形变的可能性，而热应力形变与材料的热膨胀系数相关，因此，在实际应用中，还可以选择热膨胀系数与晶圆本体141的热膨胀系数相近或者热膨胀系数略小于晶圆本体141的热膨胀系数的材料作为隔热膜层143，以降低热量传导与热应力形变导致的温度环境和气体氛围的影响。
多晶硅是一种非单晶硅结构的硅材料，一般的多晶硅中可能掺杂磷，在氧化工艺中，杂质磷会从多晶硅中析出，可能会与产品晶圆130接触，造成杂质离子污染，从而影响产品晶圆130的电性能。无掺杂多晶硅的热导率是硅的热导率的1/5倍，且多晶硅的热膨胀系数与硅的热膨胀系数相近，在实际生产中，无掺杂多晶硅可以使用硅晶圆的现有机台，不需要开发新工艺。因此，无掺杂多晶硅可以有助于阻挡热量传递，降低热应力形变的影响，有效缓解中心区域温度过高的问题，同时，避免造成杂质离子污染，降低对产品晶圆130的影响，降低生产成本。
示例性地，生成隔热膜层143的步骤包括：
将已生成热应力抵抗膜层142的预制晶圆140放入低压化学气相沉积设备中，在低压环境下，通入一定量的甲硅烷，沉积生成无掺杂多晶硅。
可选地，隔热膜层143的厚度大于或等于8000埃。
请继续参考图4，生成隔热膜层143后，还包括：生成阻挡膜层144，阻挡膜层144至少位于预制晶圆140的下表面，用于阻挡第一反应气体与预制晶圆140的下表面发生化学反应；所述第一反应气体为采用炉管的半导体工艺方法中向所述炉管内通入的气体。
可以理解地，因为预制晶圆140应用于采用炉管的半导体工艺方法中，并具体应用于按照监控晶圆120在上、产品晶圆130在下方式放置的监控晶圆120和产品晶圆130之间，且所述预制晶圆140的下表面面对所述产品晶圆130中最靠近上方监控晶圆120的那一片产品晶圆130的上表面。当通入第一反应气体以生成目标膜层时，预制晶圆140与产品晶圆130会一同消耗第一反应气体，所以，若预制晶圆140消耗反应气体过多，会导致预制晶圆140下表面所面对的那一片产品晶圆130上生成的目标膜层的整体厚度比晶舟100内其他区域的产品晶圆130上生成的目标膜层的整体厚度薄。因此，生成阻挡膜层144，以阻挡第一反应气体与预制晶圆140的下表面发生化学反应，改善产品晶圆130的片间厚度均匀性。
具体地，生成阻挡膜层144，包括：采用掺氯氧化工艺或湿氧氧化工艺生成阻挡膜层。通过掺氯氧化工艺或湿氧氧化工艺使得热应力抵抗膜层142的生成速率得到提高，满足实际生产的需要。
具体地，掺氯氧化工艺为在执行氧化工艺中加入含氯化合物的工艺。
可选地，含氯化合物包括氯化氢（HCl）、二氯乙烯（C2H2Cl2）或其衍生物。
可选地，阻挡膜层144的材料为二氧化硅。可以理解地，作为一种具体的实施方式，在隔热膜层143的材料为无掺杂多晶硅、第一反应气体为氧气这一具体示例中，无掺杂多晶硅的氧化速率快，会消耗大量的氧气，通过二氧化硅可以阻挡氧原子与硅原子接触，从而减少无掺杂多晶硅对氧气的消耗。
可选地，阻挡膜层144的厚度为大于或者等于1000埃。在阻挡膜层144的材料为二氧化硅的具体示例中，二氧化硅的热氧化可分为直线阶段和抛物线阶段，二氧化硅的厚度小于1000埃时处于直线阶段，厚度和时间成线性关系；二氧化硅的厚度大于或等于1000埃的时候，线性生长速率达到极限，进入抛物线阶段，氧原子需移动更多的路程才能到达硅界面，需要的时间越长。由此，在一定的时间内，厚度为大于或者等于1000埃的二氧化硅阻挡氧原子的效果更好。
示例性地，生成阻挡膜层144的步骤可以包括：将硅晶圆放入垂直式高温氧化炉中，在温度达到高温时，通入一定量的氧气和含氯化合物，利用无掺杂多晶硅与氧气和含氯化合物的化学反应生成二氧化硅。其中，含氯化合物即为上述含氯化合物；其具体可以包括氯化氢（HCl）、二氯乙烯（C2H2Cl2）或其衍生物等。
示例性地，生成阻挡膜层144的步骤还可以包括：将硅晶圆放入垂直式高温氧化炉中，在温度达到高温时，通入一定量的氧气和氢气，通过氧气与氢气反应得到水汽，利用无掺杂多晶硅与氧气和水汽的化学反应生成二氧化硅。
可以理解地，请参考图4，在实际生产中，膜层会在晶圆本体141的上表面和晶圆本体141的下表面一同生成，位于晶圆本体141的上表面一侧的膜层的材料、厚度等性质与位于晶圆本体141的下表面一侧的膜层的材料、厚度等性质相同。
相应地，本申请实施例还提供了一种预制晶圆，由如上述任意一项所述的预制晶圆的制备方法制备得到。
需要说明的是，本申请提供的采用炉管的半导体工艺方法实施例、预制晶圆的制备方法实施例与预制晶圆实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。
应当理解，以上实施例均为示例性的，不用于包含权利要求所包含的所有可能的实施方式。在不脱离本公开的范围的情况下，还可以在以上实施例的基础上做出各种变形和改变。同样的，也可以对以上实施例的各个技术特征进行任意组合，以形成可能没有被明确描述的本申请的另外的实施例。因此，上述实施例仅表达了本申请的几种实施方式，不对本申请专利的保护范围进行限制。
Claims (15)
1.一种采用炉管的半导体工艺方法，其特征在于，包括：
提供至少一个产品晶圆、至少一个监控晶圆及至少一个预制晶圆，所述预制晶圆包括晶圆本体、至少覆盖所述晶圆本体的下表面的热应力抵抗膜层、覆盖所述热应力抵抗膜层的远离所述晶圆本体一侧表面的隔热膜层，所述热应力抵抗膜层用于减弱所述晶圆本体在工艺过程中发生的热应力形变，所述隔热膜层用于阻隔热量传递，所述热应力抵抗膜层的热膨胀系数小于所述晶圆本体的热膨胀系数，所述隔热膜层的热导率是所述晶圆本体的热导率的1/5倍至1/2倍；所述隔热膜层的材料包括无掺杂多晶硅；
将所述监控晶圆、所述预制晶圆和所述产品晶圆放入晶舟中，其中，至少一所述产品晶圆的上方放置有监控晶圆，所述预制晶圆置于按照监控晶圆在上、产品晶圆在下方式放置的监控晶圆和产品晶圆之间，且至少一所述预制晶圆的下表面面对所述产品晶圆中最靠近上方监控晶圆的那一片产品晶圆的上表面；
在所述晶舟置于炉管的情况下，向所述炉管内通入第一反应气体，以在所述产品晶圆的上表面生成目标膜层。
2.如权利要求1所述的采用炉管的半导体工艺方法，其特征在于，所述晶圆本体为硅晶圆，所述热应力抵抗膜层的材料包括二氧化硅。
3.如权利要求1所述的采用炉管的半导体工艺方法，其特征在于，所述预制晶圆还包括阻挡膜层，所述阻挡膜层至少位于所述预制晶圆的下表面，用于阻挡所述第一反应气体与所述预制晶圆的下表面发生化学反应。
4.如权利要求3所述的采用炉管的半导体工艺方法，其特征在于，所述阻挡膜层的材料包括二氧化硅。
5.如权利要求3所述的采用炉管的半导体工艺方法，其特征在于，所述阻挡膜层的厚度大于或者等于1000埃。
6.如权利要求1所述的采用炉管的半导体工艺方法，其特征在于，还包括：在所述晶舟的顶部区域和所述晶舟的底部区域放置陪片晶圆。
7.如权利要求1所述的采用炉管的半导体工艺方法，其特征在于，所述半导体工艺方法为热氧化工艺方法。
8.一种预制晶圆的制备方法，所述预制晶圆应用于采用炉管的半导体工艺方法中，并具体应用于按照监控晶圆在上、产品晶圆在下方式放置的监控晶圆和产品晶圆之间，且所述预制晶圆的下表面面对所述产品晶圆中最靠近上方监控晶圆的那一片产品晶圆的上表面，其特征在于，所述预制晶圆的制备方法包括：
提供晶圆本体；
生成热应力抵抗膜层，所述热应力抵抗膜层至少覆盖所述晶圆本体的下表面，所述热应力抵抗膜层用于减弱所述晶圆本体在工艺过程中发生的热应力形变，所述热应力抵抗膜层的热膨胀系数小于所述晶圆本体的热膨胀系数；
生成隔热膜层，所述隔热膜层覆盖所述热应力抵抗膜层的远离所述晶圆本体一侧表面，所述隔热膜层用于阻隔热量传递，所述隔热膜层的热导率是所述晶圆本体的热导率的1/5倍至1/2倍；所述隔热膜层的材料包括无掺杂多晶硅。
9.如权利要求8所述的预制晶圆的制备方法，其特征在于，所述生成热应力抵抗膜层，包括：采用掺氯氧化工艺生成所述热应力抵抗膜层。
10.如权利要求8所述的预制晶圆的制备方法，其特征在于，所述晶圆本体为硅晶圆，所述热应力抵抗膜层的材料包括二氧化硅。
11.如权利要求8所述的预制晶圆的制备方法，其特征在于，所述生成隔热膜层后，还包括：生成阻挡膜层，所述阻挡膜层至少位于所述预制晶圆的下表面，用于阻挡第一反应气体与所述预制晶圆的下表面发生化学反应；所述第一反应气体为采用炉管的半导体工艺方法中向所述炉管内通入的气体。
12.如权利要求11所述的预制晶圆的制备方法，其特征在于，所述生成阻挡膜层，包括：采用掺氯氧化工艺或湿氧氧化工艺生成所述阻挡膜层。
13.如权利要求11所述的预制晶圆的制备方法，其特征在于，所述阻挡膜层的材料包括二氧化硅。
14.如权利要求11所述的预制晶圆的制备方法，其特征在于，所述阻挡膜层的厚度大于或者等于1000埃。
15.一种预制晶圆，其特征在于，所述预制晶圆由上述权利要求8至14任意一项所述的预制晶圆的制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311330115.2A CN117080063B (zh) | 2023-10-16 | 2023-10-16 | 一种采用炉管的半导体工艺方法、预制晶圆及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311330115.2A CN117080063B (zh) | 2023-10-16 | 2023-10-16 | 一种采用炉管的半导体工艺方法、预制晶圆及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117080063A CN117080063A (zh) | 2023-11-17 |
| CN117080063B true CN117080063B (zh) | 2024-01-26 |
Family
ID=88708360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311330115.2A Active CN117080063B (zh) | 2023-10-16 | 2023-10-16 | 一种采用炉管的半导体工艺方法、预制晶圆及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117080063B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201238043Y (zh) * | 2008-05-29 | 2009-05-13 | 北大方正集团有限公司 | 控片和挡片 |
| CN103646861A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 消除炉管负载效应的半导体制造方法 |
| CN103681416A (zh) * | 2013-11-29 | 2014-03-26 | 上海华力微电子有限公司 | 一种监控多晶硅炉管晶圆厚度的方法 |
| CN103745920A (zh) * | 2014-01-29 | 2014-04-23 | 北京七星华创电子股份有限公司 | 一种半导体工艺中控制晶圆冷却的方法 |
| CN114400186A (zh) * | 2021-12-28 | 2022-04-26 | 长江存储科技有限责任公司 | 一种半导体结构、形成方法及半导体机台的控制方法 |
-
2023
- 2023-10-16 CN CN202311330115.2A patent/CN117080063B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201238043Y (zh) * | 2008-05-29 | 2009-05-13 | 北大方正集团有限公司 | 控片和挡片 |
| CN103646861A (zh) * | 2013-11-28 | 2014-03-19 | 上海华力微电子有限公司 | 消除炉管负载效应的半导体制造方法 |
| CN103681416A (zh) * | 2013-11-29 | 2014-03-26 | 上海华力微电子有限公司 | 一种监控多晶硅炉管晶圆厚度的方法 |
| CN103745920A (zh) * | 2014-01-29 | 2014-04-23 | 北京七星华创电子股份有限公司 | 一种半导体工艺中控制晶圆冷却的方法 |
| CN114400186A (zh) * | 2021-12-28 | 2022-04-26 | 长江存储科技有限责任公司 | 一种半导体结构、形成方法及半导体机台的控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117080063A (zh) | 2023-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7465669B2 (en) | Method of fabricating a silicon nitride stack | |
| US20170114460A1 (en) | Semiconductor manufacturing system including deposition apparatus | |
| KR100550779B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| US6770144B2 (en) | Multideposition SACVD reactor | |
| JP2005123532A (ja) | 成膜装置及び成膜方法 | |
| KR101132233B1 (ko) | 반도체 장치의 제조 방법 및 기판 처리 장치 | |
| CN1136607C (zh) | 制造半导体器件的设备和方法 | |
| US11107706B2 (en) | Gas phase etching device and gas phase etching apparatus | |
| CN117080063B (zh) | 一种采用炉管的半导体工艺方法、预制晶圆及其制备方法 | |
| US11107699B2 (en) | Semiconductor manufacturing process | |
| CN110690161B (zh) | 存储器及其制作方法 | |
| WO2020069302A1 (en) | Multi-station chamber lid with precise temperature and flow control | |
| US6972235B2 (en) | Method for processing semiconductor substrate | |
| US7592240B2 (en) | Method for forming a gate structure through an amorphous silicon layer and applications thereof | |
| KR20180035684A (ko) | 하드 마스크 및 그 제조 방법 | |
| US20200294811A1 (en) | Method of manufacturing semiconductor device | |
| JP2001291670A (ja) | 半導体製造装置 | |
| JP2009158504A (ja) | 半導体製造装置および半導体装置の製造方法 | |
| CN113838794A (zh) | 用于形成设置有硅的层的方法 | |
| US20060030162A1 (en) | Method to avoid threshold voltage shift in thicker dielectric films | |
| KR20220074940A (ko) | 깨지기 쉬운 플레이트들이 파손되는 것을 방지하기 위한 가스 분배 조립체 장착 | |
| KR20110064031A (ko) | 석영보트를 포함하는 반도체 웨이퍼 확산공정 장치 및 이를 이용한 확산공정 | |
| JP2009049379A (ja) | 半導体メモリ素子の誘電体膜形成方法 | |
| CN112635311A (zh) | 半导体器件的栅氧形成方法 | |
| US20120252225A1 (en) | Semiconductor fabrication method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |