CN112635311A - 半导体器件的栅氧形成方法 - Google Patents
半导体器件的栅氧形成方法 Download PDFInfo
- Publication number
- CN112635311A CN112635311A CN202011414105.3A CN202011414105A CN112635311A CN 112635311 A CN112635311 A CN 112635311A CN 202011414105 A CN202011414105 A CN 202011414105A CN 112635311 A CN112635311 A CN 112635311A
- Authority
- CN
- China
- Prior art keywords
- substrate
- gate oxide
- furnace tube
- substrates
- furnace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 23
- 238000003860 storage Methods 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 235000012431 wafers Nutrition 0.000 claims description 32
- 239000013078 crystal Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请公开了一种半导体器件的栅氧形成方法，涉及半导体制造领域。该半导体器件的栅氧形成方法包括提供衬底，衬底用于制作嵌入式闪存器件；在衬底的存储区域制作存储器件；去除衬底的逻辑电路区域上残留的存储器件膜层；将若干片衬底装入炉管中，通过热生长工艺在衬底上形成栅氧化层；其中，在存储区域制作存储器件时，采用CVD工艺淀积氮化硅；解决了目前在形成栅氧化层时，炉管中随炉控片下方和背面有氮化硅的衬底下方形成的栅氧化层厚度不一致的问题；达到了保证炉管中衬底上形成的栅氧化层的厚度一致的效果。
Description
技术领域
本申请涉及半导体制造领域，具体涉及一种半导体器件的栅氧形成方法。
背景技术
氧化层具有高质量、稳定等特点，可以用来做介质材料。对于MOS器件来说，栅氧化层是影响器件性能的主要因素。
在嵌入式闪存器件的制作过程中，一般先在存储区域制作存储器件，然后在外围电路制作逻辑器件。在外围电路制造逻辑器件时，需要形成栅氧化层。目前，栅氧化层一般通过热生长的方法形成，比如，将需要形成栅氧化层的多片硅片装入立式热炉管中，将炉温升至预定稳定，并通入反应气体，在硅片上生长预定厚度的栅氧化层。
然而，在嵌入式闪存的存储器件在制作过程中，如图1所示，硅片11的背面也会形成氮化硅13，当硅片11放入热炉管中进行栅氧化层的生长时，硅片11背面的氮化硅13会对下方硅片产生热辐射。由于热炉管中还会放置随炉控片10，随炉控片10的背面没有氮化硅，导致同一热炉管中，随炉控片10下方的硅片上形成的栅氧化层比硅片11下方的硅片上形成的栅氧化层的厚度大。
发明内容
为了解决相关技术中的问题，本申请提供了一种半导体器件的栅氧形成方法。该技术方案如下：
一方面，本申请实施例提供了一种半导体器件的栅氧形成方法，该方法包括：
提供衬底，所述衬底用于制作嵌入式闪存器件；
在所述衬底的存储区域制作存储器件；
去除所述衬底的逻辑电路区域上残留的存储器件膜层；
将若干片所述衬底装入炉管中，通过热生长工艺在所述衬底上形成栅氧化层；
其中，在所述存储区域制作存储器件时，采用CVD工艺淀积氮化硅。
可选的，所述炉管为立式炉管。
可选的，所述将若干片所述衬底装入炉管中，包括：
将若干片所述衬底摆放在立式晶舟上；
将所述立式晶舟装入所述炉管中。
可选的，在所述立式晶舟上，若干片所述衬底被分为若干组，任意相邻的两组衬底之间放置有一片随炉控片。
可选的，所述炉管内有3片随炉控片。
本申请技术方案，至少包括如下优点：
在形成嵌入式闪存器件时，利用CVD工艺形成存储器件的氮化硅，避免衬底的背面形成氮化硅，在去除衬底上逻辑电路区域残留的存储器件膜层后，将若干片衬底放入炉管中，通过热生长工艺在衬底上形成栅氧化层；解决了目前在形成栅氧化层时，炉管中随炉控片下方和背面有氮化硅的衬底下方形成的栅氧化层厚度不一致，容易出现器件阈值电压异常跳高的问题；达到了保证炉管中衬底上形成的栅氧化层的厚度一致的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有的炉管内随炉控片与硅片的位置示意图；
图2是本申请实施例提供的一种半导体器件的栅氧形成方法的流程图；
图3是本申请实施例提供的炉管内随炉控片与硅片的位置示意图；
10，随炉控片；11，硅片；12，氧化层；13，氮化硅层。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图2，其示出了本申请实施例提供的一种半导体器件的栅氧形成方法的流程图，该方法至少包括如下步骤：
步骤201，提供衬底，衬底用于制作嵌入式闪存器件。
可选的，衬底数量为多片。
衬底包括存储区域和逻辑电路区域，存储区域用于制作存储器件，逻辑电路区域用于制作逻辑器件。
步骤202，在衬底的存储区域制作存储器件。
先在衬底的存储区域形成用于存储器件的存储器件膜层，利用存储器件膜层制作存储器件；在存储器件的形成过程中，存储器件膜层也会覆盖衬底的逻辑电路区域。
在存储器件的制作过程中，形成的膜层包括浮栅层、ONO(氧化物-氮化硅-氧化物)层、控制栅层、氮化硅层、氧化层，浮栅层和控制栅层的材料为多晶硅。
为了避免在衬底正面形成氮化硅层时，衬底的背面也形成氮化硅，在存储区域制作存储器件时，采用CVD工艺淀积氮化硅，令氮化硅只在衬底的正面形成。
步骤203，去除衬底的逻辑电路区域上残留的存储器件膜层。
在形成存储器件的过程中，衬底上的膜层会不断地形成、去除，在存储器件形成后，逻辑电路区域还残留有存储器件膜层，比如：多晶硅层、氮化硅层、氧化层等。
在去除衬底的逻辑电路区域上残留的存储器件膜层时，保护存储区域形成的存储器件。
步骤204，将若干片衬底装入炉管中，通过热生长工艺在衬底上形成栅氧化层。
将需要形成栅氧化层的衬底装入炉管中，由于衬底的背面没有氮化硅层，在进行热处理时，可以保证每片硅片背面的环境基本一致，避免出现硅片的正面形成的栅氧化层厚度不一致的情况。
综上所述，本申请实施例提供的半导体器件的栅氧形成方法，在形成嵌入式闪存器件时，利用CVD工艺形成存储器件的氮化硅，避免衬底的背面形成氮化硅，在去除衬底上逻辑电路区域残留的存储器件膜层后，将若干片衬底放入炉管中，通过热生长工艺在衬底上形成栅氧化层；解决了目前在形成栅氧化层时，炉管中随炉控片下方和背面有氮化硅的衬底下方形成的栅氧化层厚度不一致，容易出现器件阈值电压异常跳高的问题；达到了保证炉管中衬底上形成的栅氧化层的厚度一致的效果。
可选的，炉管为立式炉管。
如图3所示，硅片11的下方没有氮化硅层，立式炉管内，随炉控片10的下方环境与硅片11的下方环境基本一致，不会出现氮化硅层导致的热辐射问题。
在基本图2所示实施例的可选实施例中，步骤“将若干片衬底装入炉管中”可以由如下步骤实现：
步骤2041，将若干片衬底摆放在立式晶舟上。
在立式晶舟上，若干片衬底被分为若干组，任意相邻的两组衬底之间放置有一块随炉控片。
随炉控片为裸晶圆。
在一个例子中，炉管内有3片随炉控片。
步骤2042，将立式晶舟装入炉管中。
当装载有衬底的立式晶舟装入立式炉管后，对炉管进行加温，通过热生长工艺在衬底上形成栅氧化层。
通过控制热生长工艺的参数，形成预定厚度的栅氧化层。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (5)
1.一种半导体器件的栅氧形成方法，其特征在于，所述方法包括：
提供衬底，所述衬底用于制作嵌入式闪存器件；
在所述衬底的存储区域制作存储器件；
去除所述衬底的逻辑电路区域上残留的存储器件膜层；
将若干片所述衬底装入炉管中，通过热生长工艺在所述衬底上形成栅氧化层；
其中，在所述存储区域制作存储器件时，采用CVD工艺淀积氮化硅。
2.根据权利要求1所述的方法，其特征在于，所述炉管为立式炉管。
3.根据权利要求1所述的方法，其特征在于，所述将若干片所述衬底装入炉管中，包括：
将若干片所述衬底摆放在立式晶舟上；
将所述立式晶舟装入所述炉管中。
4.根据权利要求3所述的方法，其特征在于，在所述立式晶舟上，若干片所述衬底被分为若干组，任意相邻的两组衬底之间放置有一片随炉控片。
5.根据权利要求4所述的方法，其特征在于，所述炉管内有3片随炉控片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011414105.3A CN112635311A (zh) | 2020-12-07 | 2020-12-07 | 半导体器件的栅氧形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011414105.3A CN112635311A (zh) | 2020-12-07 | 2020-12-07 | 半导体器件的栅氧形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112635311A true CN112635311A (zh) | 2021-04-09 |
Family
ID=75308306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011414105.3A Pending CN112635311A (zh) | 2020-12-07 | 2020-12-07 | 半导体器件的栅氧形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635311A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054782A (zh) * | 2009-11-09 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种多晶硅层间介质刻蚀方法 |
| CN102054679A (zh) * | 2009-11-09 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种多晶硅层间介质刻蚀方法 |
-
2020
- 2020-12-07 CN CN202011414105.3A patent/CN112635311A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054782A (zh) * | 2009-11-09 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种多晶硅层间介质刻蚀方法 |
| CN102054679A (zh) * | 2009-11-09 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 一种多晶硅层间介质刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100550779B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| WO2017056243A1 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| US5882994A (en) | Nonvolatile semiconductor memory, and method of manufacturing the same | |
| KR100847367B1 (ko) | 열 프로세싱 시스템을 저항적으로 가열하는 장치 및 방법 | |
| KR100466312B1 (ko) | 유전막을 갖는 반도체 장치의 제조방법 | |
| CN112635311A (zh) | 半导体器件的栅氧形成方法 | |
| CN112735941A (zh) | 用于量产晶圆的ono膜厚控制方法、终端设备和存储介质 | |
| US7592240B2 (en) | Method for forming a gate structure through an amorphous silicon layer and applications thereof | |
| KR19990063238A (ko) | 적층된 커패시터내의 확산을 최소화하기 위해 실리콘플러그상에 형성된 장치 및 방법 | |
| US20160365353A1 (en) | Manufacturing method of semiconductor device | |
| CN110690161B (zh) | 存储器及其制作方法 | |
| CN107425007A (zh) | 一种3d nand存储器件的金属栅极制备方法 | |
| JP2006190896A (ja) | エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法 | |
| CN113223952B (zh) | 包含sgt结构的器件的制作方法 | |
| KR20110064031A (ko) | 석영보트를 포함하는 반도체 웨이퍼 확산공정 장치 및 이를 이용한 확산공정 | |
| KR20070065482A (ko) | 불 휘발성 메모리의 플로팅 게이트 형성 방법 | |
| CN117998849A (zh) | 应用于otp器件的多层膜结构 | |
| US9852912B1 (en) | Method of manufacturing semiconductor device for reducing grain size of polysilicon | |
| CN117373907A (zh) | 一种半导体结构的制造方法 | |
| JP2004356355A (ja) | 熱処理方法、基板の製造方法、半導体装置の製造方法及び熱処理装置 | |
| JPH0964194A (ja) | 半導体装置の製造方法 | |
| KR100856300B1 (ko) | 플래시 메모리 셀의 제조 방법 | |
| CN112635477A (zh) | 闪存器件的制作方法 | |
| US20080050896A1 (en) | Fabricating method of silicon layer with high resistance | |
| CN111106057A (zh) | 闪存器件的sti结构的制造方法及闪存器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210409 |