CN104901680A - 一种输入输出接口装置以及芯片系统 - Google Patents

一种输入输出接口装置以及芯片系统 Download PDF

Info

Publication number
CN104901680A
CN104901680A CN201410079126.2A CN201410079126A CN104901680A CN 104901680 A CN104901680 A CN 104901680A CN 201410079126 A CN201410079126 A CN 201410079126A CN 104901680 A CN104901680 A CN 104901680A
Authority
CN
China
Prior art keywords
input
output
feedback
resistance
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410079126.2A
Other languages
English (en)
Other versions
CN104901680B (zh
Inventor
胡洪
陈建梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201410079126.2A priority Critical patent/CN104901680B/zh
Publication of CN104901680A publication Critical patent/CN104901680A/zh
Application granted granted Critical
Publication of CN104901680B publication Critical patent/CN104901680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种输入输出接口装置以及芯片系统，其中，所述输入输出接口装置包括：信号放大单元和反馈选择单元，其中，所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号；所述反馈选择单元与所述信号放大单元连接，用于根据所述第一电压信号判断是否为所述信号放大单元提供正反馈。本发明通过反馈选择单元提供的正反馈可以有效地削弱输入输出接口装置的输入电压信号中的噪声，从而可以保证芯片系统能够正常工作。

Description

一种输入输出接口装置以及芯片系统
技术领域
本发明涉及芯片技术领域，尤其涉及一种输入输出接口装置以及芯片系统。
背景技术
在芯片系统工作时，从外部电源输入到输入输出接口装置的输入电压信号会受到各种噪声干扰，如果只是通过输入输出接口装置中的放大电路对该电压信号进行简单的放大，会导致从输入输出接口装置输出到芯片的电压信号出错，从而导致整个芯片系统无法正常工作。
现有技术中，通过调整放大电路的放大点，即调整输入输出接口装置的输入端的翻转节点，以扩大该输入端高低压间的采样窗口，避免错误采样噪声。这种方法只能缓解噪声干扰带来的影响，实际上没有削弱输入电压信号中的噪声，在噪声恶劣的环境下，仍会使芯片系统的正常工作存在极大的风险。
发明内容
有鉴于此，本发明实施例提供一种输入输出接口装置以及芯片系统，以解决现有技术中无法削弱输入输出接口装置的输入电压信号中的噪声的技术问题。
第一方面，本发明实施例提供一种输入输出接口装置，包括：信号放大单元和反馈选择单元，其中，
所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号；
所述反馈选择单元与所述信号放大单元连接，用于根据所述第一电压信号判断是否为所述信号放大单元提供正反馈。
进一步地，所述信号放大单元包括第一电阻和第一放大电路；
所述第一电阻的一端作为所述信号放大单元的输入端，所述第一电阻的另一端与所述第一放大电路的输入端连接，所述第一放大电路的输出端作为所述信号放大单元的输出端。
进一步地，所述反馈选择单元包括第二电阻和第一反馈选择电路，其中，所述第一反馈选择电路用于根据所述第一电压信号判断是否使所述反馈选择单元导通并为所述信号放大单元提供正反馈；
所述第二电阻与所述信号放大单元的输入端连接，所述第二电阻的另一端与所述第一反馈选择电路的输出端连接，所述第一反馈选择电路的输入端与所述信号放大单元的输出端连接。
进一步地，所述第一反馈选择电路包括第一反相器、第二反相器、第三反相器、第一PMOS管、第一NMOS管、第一与非门和第一或非门；
所述第一反相器的输入端和第二反相器的输出端连接并作为所述第一反馈选择电路的输入端，所述第一反相器的输出端和所述第二反相器的输入端与所述第三反相器的输入端连接，所述第三反相器的输出端分别与所述第一与非门的第一输入端和所述第一或非门的第一输入端连接，所述第一与非门的第二输入端和所述第一或非门的第二输入端与所述第一反相器的输入端连接，所述第一与非门的输出端与所述第一PMOS管的栅极连接，所述第一或非门的输出端与所述第一NMOS管的栅极连接，所述第一PMOS管的源极接电源，所述第一PMOS管的漏极和所述第一NMOS管的漏极连接并作为所述第一反馈选择电路的输出端，所述第一NMOS管的源极接地。
进一步地，所述第二电阻的阻值大于所述第一电阻的阻值。
第二方面，本发明实施例还提供一种芯片系统，包括上述第一方面所述的输入输出接口装置。
本发明实施例提供的输入输出接口装置以及芯片系统，通过为输入输出接口装置的信号放大单元设置反馈选择单元，该反馈选择单元用于根据信号放大单元输出的第一电压信号判断是否为其提供正反馈，产生的正反馈可以有效地削弱输入输出接口装置的输入电压信号中的噪声，从而可以保证芯片系统能够正常工作。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1是本发明实施例的一种输入输出接口装置的结构示意图；
图2是本发明实施例的另一种输入输出接口装置的结构示意图；
图3是本发明实施例的一种第一反馈选择电路的电路图；
图4是本发明实施例的一种芯片系统的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
本发明实施例提供一种输入输出接口装置。图1是本发明实施例的一种输入输出接口装置的结构示意图。所述输入输出接口装置包括：信号放大单元11和反馈选择单元12，其中，所述信号放大单元11用于对输入电压信号VIN进行放大并输出第一电压信号VOUT；所述反馈选择单元12与所述信号放大单元11连接，用于根据所述第一电压信号判断是否为所述信号放大单元11提供正反馈。
需要说明的是，在图1中，IP1代表信号放大单元11的输入端，也可以说是输入输出接口装置的输入端，该输入端IP1可以与外部电源连接，用于接收从外部电源输入到输入输出接口装置的输入电压信号VIN；OP1代表信号放大单元11的输出端，也可以说是输入输出接口装置的输出端，该输出端OP1可以与芯片连接，用于在芯片工作时给其输出所需的第一电压信号VOUT。
图2是本发明实施例的另一种输入输出接口装置的结构示意图。可选地，参见图2，所述输入输出接口装置的信号放大单元11包括第一电阻R1和第一放大电路X1；所述第一电阻R1的一端作为所述信号放大单元11的输入端IP1，所述第一电阻R1的另一端与所述第一放大电路X1的输入端连接，所述第一放大电路X1的输出端作为所述信号放大单元11的输出端OP1。需要说明的是，在图2中，为了防止输入端IP1瞬间的大电流，用第一电阻R1对输入电压信号VIN进行限流，即第一电阻R1起到限流作用。输入到输入输出接口装置的输入电压信号VIN经过第一电阻R1的限流作用，进入第一放大电路X1，通过第一放大电路X1的放大作用，从输出端OP1得到第一电压信号VOUT，该第一电压信号VOUT可以输出给与该输出端OP1连接的芯片，以供芯片工作。上述的第一放大电路X1只需能够实现对输入的信号起到放大作用，关于该第一放大电路X1的具体电路，是本领域技术人员熟知的，在此不在赘述。
可选地，参见图2，所述输入输出接口装置的反馈选择单元12包括第二电阻R2和第一反馈选择电路121，其中，所述第一反馈选择电路121用于根据所述第一电压信号VOUT判断是否使所述反馈选择单元12导通并为所述信号放大单元11提供正反馈；所述第二电阻R2与所述信号放大单元11的输入端IP1连接，所述第二电阻R2的另一端与所述第一反馈选择电路121的输出端OP2连接，所述第一反馈选择电路121的输入端IP2与所述信号放大单元11的输出端OP1连接。
需要说明的是，将信号放大单元11输出的第一电压信号VOUT通过反馈选择单元12的第一反馈选择电路121处理出反馈选择结果，该处理过程就是根据第一电压信号VOUT判断是否使反馈选择单元12导通，如果反馈选择结果为使反馈选择单元12导通，则反馈电流会经过第二电阻R2反馈到信号放大单元11的输入端IP1，即输入输出接口装置的输入端，用于削弱输入电压信号VIN中的噪声。本反馈是一个正反馈过程，用于减小输入端IP1的输入电压信号VIN因为噪声干扰出现错误抖动，从而可以防止输出端OP1输出的第一电压信号VOUT出错。
图3是本发明实施例的一种第一反馈选择电路的电路图。进一步地，参见图3，所述第一反馈选择电路包括第一反相器I1、第二反相器I2、第三反相器I3、第一PMOS管P1、第一NMOS管N1、第一与非门U1和第一或非门U2；所述第一反相器I1的输入端和第二反相器I2的输出端连接并作为所述第一反馈选择电路的输入端IP1，所述第一反相器I1的输出端和所述第二反相器I2的输入端与所述第三反相器I3的输入端连接，所述第三反相器I3的输出端分别与所述第一与非门U1的第一输入端和所述第一或非门U2的第一输入端连接，所述第一与非门U1的第二输入端和所述第一或非门U2的第二输入端与所述第一反相器I1的输入端连接，所述第一与非门U1的输出端与所述第一PMOS管P1的栅极连接，所述第一或非门U2的输出端与所述第一NMOS管N1的栅极连接，所述第一PMOS管P1的源极接电源VDD，所述第一PMOS管P1的漏极和所述第一NMOS管N1的漏极连接并作为所述第一反馈选择电路的输出端OP2，所述第一NMOS管N1的源极接地。
进一步地，所述第二电阻R2的阻值大于所述第一电阻R1的阻值。为了尽量避免反馈选择单元12所产生的反馈电流对输入到输入输出接口装置的输入电压信号VIN的影响，会要求该反馈电流为一个弱电流，因此，可以通过设置产生该反馈电流的第二电阻R2的阻值大于信号放大单元的第一电阻R1的阻值来实现，关于两个电阻的具体阻值，要根据具体情况进行选择和设定。
具体地，为了方便下面的描述，设第三反相器I3的输出电压信号为VC。在图3中，第一反相器I1、第二反相器I2和第三反相器I3组成了高低压分辨模块，通过图3可知第三反相器I3的输出电压信号VC也为该高低压分辨模块的输出电压信号，其中，I2为I1提供负反馈。为了保证第二反相器I2的负反馈不会影响输入到高低压分辨模块的第一电压信号VOUT，因此，第二反相器I2可以是一个弱反相器。需要说明的是，在实际使用中，通过调节上述三个反相器的比例，例如调节构成反相器的P型晶体管或者N型晶体管的宽长比等，可以使输入到高低压分辨模块的第一电压信号VOUT的高低压翻转点窗口扩大，其中，第一电压信号VOUT的高低压翻转点为相应的芯片系统所能接受的最大噪声容限。
参加图3，如果输入到高低压分辨模块的第一电压信号VOUT为高压，并且经过高低压分辨模块的作用，得到的输出电压信号VC也为高压，此时这两个电压信号通过第一与非门U1会输出低压，该低压施加在第一PMOS管P1的栅极，使得第一PMOS管P1打开，从而使得反馈选择单元导通，即形成正反馈通路。相应地，由电源VDD经第一PMOS管P1和第二电阻R2会为输入输出接口装置的输入端提供一个正反馈的反馈电流，该反馈电流可以削弱输入电压信号VIN中呈现为低压的噪声，从而增强此时呈现为高压的输入电压信号VIN。
如果输入到高低压分辨模块的第一电压信号VOUT为低压，并且经过高低压分辨模块的作用，得到的输出电压信号VC也为低压，此时这两个电压信号通过第一或非门U2会输出高压，该高压施加在第一NMOS管N1的栅极，使得第一NMOS管N1打开，从而使得反馈选择单元导通，即也形成正反馈通路。相应地，会产生作为反馈电流的流经第二电阻R2和第一NMOS管N1的接地电流，该接地电流可以削弱输入电压信号VIN中呈现为高压的噪声，从而增强此时呈现为低压的输入电压信号VIN。
如果高压超过最大噪声容限就会通过第一与非门U1输出高压，该高压施加在第一PMOS管P1的栅极，使得第一PMOS管P1关闭，从而使相应的正反馈通路被关闭；如果低压超过最大噪声容限就会通过第一或非门U2输出低压，该低压施加在第一NMOS管N1的栅极，使得第一NMOS管N1关闭，从而使相应的正反馈通路被关闭。
通过以上描述可以得到，在图3中，如果第一电压信号VOUT和高低压分辨模块的输出电压信号VC一致（即两电压信号同时为高压或同时为低压），就会通过第二电阻R2产生一个正反馈的反馈电流，以削弱输入输出接口装置的输入电压信号VIN中的噪声。
需要说明的是，上述高压就是指高电平，该高压可以被相应的逻辑单元识别成1信号；上述低压就是指低电平，该低压可以被相应的逻辑单元识别成0信号。
本发明实施例还提供一种芯片系统。图4是本发明实施例的一种芯片系统的结构示意图。参见图4，所述芯片系统包括：输入输出接口装置10和芯片20。其中，所述输入输出接口装置10为上述的输入输出接口装置。所述芯片20包括但不限于存储器、控制器和计算器等。
本发明实施例提供的输入输出接口装置以及芯片系统，通过为输入输出接口装置的信号放大单元设置反馈选择单元，该反馈选择单元用于根据信号放大单元输出的第一电压信号判断是否为其提供正反馈，产生的正反馈可以有效地削弱输入输出接口装置的输入电压信号中的噪声，从而可以保证芯片系统能够正常工作。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (6)

1.一种输入输出接口装置，其特征在于，包括：信号放大单元和反馈选择单元，其中，
所述信号放大单元用于对输入电压信号进行放大并输出第一电压信号；
所述反馈选择单元与所述信号放大单元连接，用于根据所述第一电压信号判断是否为所述信号放大单元提供正反馈。
2.根据权利要求1所述的输入输出接口装置，其特征在于，所述信号放大单元包括第一电阻和第一放大电路；
所述第一电阻的一端作为所述信号放大单元的输入端，所述第一电阻的另一端与所述第一放大电路的输入端连接，所述第一放大电路的输出端作为所述信号放大单元的输出端。
3.根据权利要求2所述的输入输出接口装置，其特征在于，所述反馈选择单元包括第二电阻和第一反馈选择电路，其中，所述第一反馈选择电路用于根据所述第一电压信号判断是否使所述反馈选择单元导通并为所述信号放大单元提供正反馈；
所述第二电阻与所述信号放大单元的输入端连接，所述第二电阻的另一端与所述第一反馈选择电路的输出端连接，所述第一反馈选择电路的输入端与所述信号放大单元的输出端连接。
4.根据权利要求3所述的输入输出接口装置，其特征在于，所述第一反馈选择电路包括第一反相器、第二反相器、第三反相器、第一PMOS管、第一NMOS管、第一与非门和第一或非门；
所述第一反相器的输入端和第二反相器的输出端连接并作为所述第一反馈选择电路的输入端，所述第一反相器的输出端和所述第二反相器的输入端与所述第三反相器的输入端连接，所述第三反相器的输出端分别与所述第一与非门的第一输入端和所述第一或非门的第一输入端连接，所述第一与非门的第二输入端和所述第一或非门的第二输入端与所述第一反相器的输入端连接，所述第一与非门的输出端与所述第一PMOS管的栅极连接，所述第一或非门的输出端与所述第一NMOS管的栅极连接，所述第一PMOS管的源极接电源，所述第一PMOS管的漏极和所述第一NMOS管的漏极连接并作为所述第一反馈选择电路的输出端，所述第一NMOS管的源极接地。
5.根据权利要求4所述的输入输出接口装置，其特征在于，所述第二电阻的阻值大于所述第一电阻的阻值。
6.一种芯片系统，其特征在于，包括如权利要求1-5中任一项所述的输入输出接口装置。
CN201410079126.2A 2014-03-05 2014-03-05 一种输入输出接口装置以及芯片系统 Active CN104901680B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410079126.2A CN104901680B (zh) 2014-03-05 2014-03-05 一种输入输出接口装置以及芯片系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410079126.2A CN104901680B (zh) 2014-03-05 2014-03-05 一种输入输出接口装置以及芯片系统

Publications (2)

Publication Number Publication Date
CN104901680A true CN104901680A (zh) 2015-09-09
CN104901680B CN104901680B (zh) 2019-01-08

Family

ID=54034101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410079126.2A Active CN104901680B (zh) 2014-03-05 2014-03-05 一种输入输出接口装置以及芯片系统

Country Status (1)

Country Link
CN (1) CN104901680B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109635436A (zh) * 2018-12-12 2019-04-16 上海华力集成电路制造有限公司 一种电路结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030025527A1 (en) * 2001-08-03 2003-02-06 Porter John D. Digital logic devices with extremely skewed trip points and reset circuitry for rapidly propagating signal edges and methods, circuits and systems including same
CN101159434A (zh) * 2007-11-21 2008-04-09 北京航空航天大学 数模转换器
CN101227172A (zh) * 2007-01-15 2008-07-23 上海杰得微电子有限公司 一种模拟d类放大器
US20090261878A1 (en) * 2008-04-21 2009-10-22 Realtek Semiconductor Corp. Method and apparatus for amplifying a time difference
US8081032B1 (en) * 2006-09-26 2011-12-20 Project Ft, Inc. Broadband LNA with filter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030025527A1 (en) * 2001-08-03 2003-02-06 Porter John D. Digital logic devices with extremely skewed trip points and reset circuitry for rapidly propagating signal edges and methods, circuits and systems including same
US8081032B1 (en) * 2006-09-26 2011-12-20 Project Ft, Inc. Broadband LNA with filter
CN101227172A (zh) * 2007-01-15 2008-07-23 上海杰得微电子有限公司 一种模拟d类放大器
CN101159434A (zh) * 2007-11-21 2008-04-09 北京航空航天大学 数模转换器
US20090261878A1 (en) * 2008-04-21 2009-10-22 Realtek Semiconductor Corp. Method and apparatus for amplifying a time difference

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109635436A (zh) * 2018-12-12 2019-04-16 上海华力集成电路制造有限公司 一种电路结构
CN109635436B (zh) * 2018-12-12 2023-08-18 上海华力集成电路制造有限公司 一种电路结构

Also Published As

Publication number Publication date
CN104901680B (zh) 2019-01-08

Similar Documents

Publication Publication Date Title
CN207637498U (zh) 存储器电路
US8531229B2 (en) Level shifting circuit
US9432003B2 (en) Multi-bit standard cells for consolidating transistors with selective sourcing
US9257995B2 (en) Apparatuses and methods for mitigating uneven circuit degradation of delay circuits
KR20190065695A (ko) 스큐 검출 회로 및 이를 이용한 입력 회로
CN103217615B (zh) 一种输出短路检测电路
CN102142273A (zh) 半导体集成电路
US20210405673A1 (en) Full swing voltage conversion circuit and operation unit, chip, hash board, and computing device using same
US20150380082A1 (en) Boosted read write word line
CN104901680A (zh) 一种输入输出接口装置以及芯片系统
CN103117080A (zh) 读出电路
JP2000306385A (ja) 半導体メモリ装置の相補型差動入力バッファ
CN102110475B (zh) 一种存储器的读出电路及其从存储器中读出数据的方法
US10594265B2 (en) Semiconductor device and semiconductor integrated circuit using the same
CN101800068B (zh) 一种读出放大电路
CN104901677A (zh) 一种输入输出接口装置以及芯片系统
CN110164495B (zh) 减小深度休眠模式下lpdram的静态功耗电路
CN103390420A (zh) 感测放大器电路和使用感测放大器的半导体器件
US9070433B1 (en) SRAM supply voltage global bitline precharge pulse
CN103956179B (zh) 一种灵敏放大器及应用其的存储系统
US20090121766A1 (en) Externally asynchronous internally clocked system
CN102354520A (zh) 低功耗读出放大器
CN104901678A (zh) 一种输入输出接口装置以及芯片系统
US20130286764A1 (en) Circuit and method for address transition detection
Qi et al. Optimizing energy efficient low-swing interconnect for sub-threshold FPGAs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.