CN104900553A - 晶圆缺陷检测方法 - Google Patents
晶圆缺陷检测方法 Download PDFInfo
- Publication number
- CN104900553A CN104900553A CN201410083015.9A CN201410083015A CN104900553A CN 104900553 A CN104900553 A CN 104900553A CN 201410083015 A CN201410083015 A CN 201410083015A CN 104900553 A CN104900553 A CN 104900553A
- Authority
- CN
- China
- Prior art keywords
- wafer
- measured
- standard
- detection method
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
本发明揭示了一种晶圆缺陷检测方法,首先,提供一标准晶圆,根据所述标准晶圆上的多个标准芯片建立一虚拟层间标准芯片;然后,获取一待测晶圆的待测芯片,所述待测芯片与标准芯片的大小相等;最后,将所述待测芯片与虚拟层间标准芯片进行比较,根据比较结果判断所述待测晶圆是否正常。在本发明提供的晶圆缺陷检测方法中,对所述待测芯片与虚拟层间标准芯片进行比较,当所述待测芯片与标准晶圆存在明显差异时,可以方便地检测出来,从而准确地检测出晶圆之间的差异,确保检测的准确性。
Description
技术领域
本发明涉及半导体制造技术领域,特别是涉及一种晶圆缺陷检测方法。
背景技术
随着半导体器件工艺的发展,缺陷检测已经成为提升半导体良率一项不可或缺的手段。目前的缺陷检测方法都只适合对单片晶圆(wafer)上的缺陷(defect)进行识别,但是如果晶圆与晶圆之间存在的缺陷就很难识别出来,例如,如果某一晶圆比同一批次(lot)的其它晶圆相比少长了一层膜(film),现有的检测方法检测出来的缺陷分布图(defect map)都是正常的,因此无法检测出某一晶圆的异常情况。
例如,在现有技术中,在进行铝刻蚀工艺之后,检测机台使用现有的检测方法进行检测,如图1所示,正常晶圆的缺陷分布图没有出现异常情况;如果问题晶圆少沉积了一层铝膜,检测机台使用现有的检测方法对问题晶圆进行检测后,问题晶圆的缺陷分布图也没有出现异常情况,如图2所示。所以,现有技术无法检测出晶圆之间的异常情况,从而不能满足检测的需要。
发明内容
本发明的目的在于,提供一种晶圆缺陷检测方法,能检测出晶圆之间的异常情况,提高检测的准确性。
为解决上述技术问题,本发明提供一种晶圆缺陷检测方法,包括:
提供一标准晶圆,根据所述标准晶圆上的多个标准芯片建立一虚拟层间标准芯片;
获取一待测晶圆的待测芯片,所述待测芯片与标准芯片的大小相等;
将所述待测芯片与虚拟层间标准芯片进行比较,根据比较结果判断所述待测晶圆是否正常。
进一步地,所述提供一标准晶圆,根据所述标准晶圆上的多个标准芯片建立一虚拟层间标准芯片的步骤包括:
从所述标准晶圆上抽样产生多个标准芯片,每一所述标准芯片的相同位置均具有一标准像素点;
根据多个所述标准像素点的灰度值,得到一虚拟层间标准值;
所述虚拟层间标准芯片包括所述虚拟层间标准值。
进一步地,所述标准晶圆具有四个象限,每一所述象限内具有至少一个所述标准芯片。
进一步地,所述标准晶圆具有多个曝光区,在所述曝光区的不同位置上产生至少两个所述标准芯片。
进一步地,所述标准晶圆具有多个环形区,每一所述环形区内具有至少一个所述标准芯片。
进一步地,所述标准晶圆上抽样产生至少三个所述标准芯片,去掉最大的所述标准像素点的灰度值和最少的所述标准像素点的灰度值,剩余的所述标准像素点的灰度值取平均值,得到所述虚拟层间标准值。
进一步地,将所述待测芯片与虚拟层间标准芯片进行比较,根据比较结果判断所述待测晶圆是否正常的步骤包括:
所述待测芯片上具有与所述标准像素点相对应的待测像素点;
检测所述待测像素点的灰度值,将所述待测像素点的灰度值与所述虚拟层间标准芯片进行比较,得到一层间灰度差值;
将所述层间灰度差值与一层间灰度范围进行比较,如果所述层间灰度差值在所述层间灰度范围内,则所述待测晶圆符合所述标准晶圆的标准;如果所述层间灰度差值超出所述层间灰度范围,则所述待测晶圆不符合所述标准晶圆的标准。
进一步地,所述层间灰度范围的取值范围为0~x,其中,10≤x≤100。
进一步地,所述晶圆缺陷检测方法还包括:
从所述待测晶圆上抽样产生多个待测晶圆芯片,每一所述待测晶圆芯片的相同位置均具有一晶圆像素点,所述待测芯片与待测晶圆芯片的大小相等;
根据多个所述晶圆像素点的灰度值,得到一虚拟晶圆标准值;
将所述待测芯片与虚拟晶圆标准值进行比较,根据比较结果判断所述待测晶圆是否正常。
进一步地,所述待测晶圆具有四个象限,每一所述象限内具有至少一个所述待测晶圆芯片。
进一步地,所述待测晶圆具有多个曝光区,在所述曝光区的不同位置上产生至少两个所述待测晶圆芯片。
进一步地,所述待测晶圆具有多个环形区,每一所述环形区内具有至少一个所述待测晶圆芯片。
进一步地,所述待测晶圆上抽样产生至少三个待测标准芯片,去掉最大的所述待测像素点的灰度值和最小的所述待测像素点的灰度值,剩余的所述待测像素点的灰度值取平均值,得到所述待测层间标准值。
进一步地,将所述待测芯片与虚拟晶圆标准值进行比较,根据比较结果判断所述待测晶圆是否正常的步骤包括:
所述待测芯片上具有与所述晶圆像素点相对应的待测像素点;
检测所述待测像素点的灰度值,将所述待测像素点的灰度值与所述虚拟晶圆标准芯片进行比较,得到一晶圆灰度差值;
将所述晶圆灰度差值与一晶圆灰度范围进行比较,如果所述晶圆灰度差值在所述晶圆灰度范围内,则所述待测晶圆符合所述待测晶圆缺陷的标准;如果所述晶圆灰度差值超出所述晶圆灰度范围,则所述待测晶圆不符合所述待测晶圆缺陷的标准。
进一步地,所述晶圆灰度范围的取值范围为0~y,其中,10≤y≤100。
进一步地,所述晶圆缺陷检测方法还包括:
将所述晶圆灰度差值与层间灰度差值进行比较,得到一概率差值;
将所述概率差值与一概率标准范围进行比较,如果所述概率差值在所述概率标准范围内,则所述待测晶圆正常;如果所述概率差值超出所述概率标准范围,则所述待测晶圆异常。
进一步地,所述晶圆灰度范围的取值范围为0~z,其中,1≤z≤50。
进一步地,所述虚拟层间标准芯片存储在一检测机台的主程式中。
与现有技术相比,本发明提供的晶圆缺陷检测方法具有以下优点:
在本发明提供的晶圆缺陷检测方法中,首先,提供一标准晶圆,根据所述标准晶圆上的多个标准芯片建立一虚拟层间标准芯片;然后,获取一待测晶圆的待测芯片,所述待测芯片与标准芯片的大小相等;最后,将所述待测芯片与虚拟层间标准芯片进行比较,根据比较结果判断所述待测晶圆是否正常。与现有技术相比,对所述待测芯片与虚拟层间标准芯片进行比较,当所述待测芯片与标准晶圆存在明显差异时,可以方便地检测出来,从而准确地检测出晶圆之间的差异,确保检测的准确性。
附图说明
图1为现有技术中正常晶圆的缺陷分布图;
图2为现有技术中问题晶圆的缺陷分布图;
图3为本发明一实施例中晶圆缺陷检测方法的流程图;
图4为本发明一实施例中标准晶圆上标准芯片的示意图;
图5为本发明另一实施例中标准晶圆上标准芯片的示意图;
图6为本发明又一实施例中标准晶圆上标准芯片的示意图;
图7为本发明又一实施例中标准芯片中标准像素点的示意图;
图8为本发明一实施例中待测芯片中待测像素点的示意图。
具体实施方式
下面将结合示意图对本发明的晶圆缺陷检测方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,提供一种晶圆缺陷检测方法,包括:
步骤S11:提供一标准晶圆,根据所述标准晶圆上的多个标准芯片建立一虚拟层间标准芯片;
步骤S12:获取一待测晶圆的待测芯片,所述待测芯片与标准芯片的大小相等;
步骤S13:将所述待测芯片与虚拟层间标准芯片进行比较,根据比较结果判断所述待测晶圆是否正常。
与现有技术相比,对所述待测芯片与虚拟层间标准芯片进行比较,当所述待测芯片与标准晶圆存在明显差异时,可以方便地检测出来,从而准确地检测出晶圆之间的差异,确保检测的准确性。
以下列举所述晶圆缺陷检测方法的几个实施例,以清楚说明本发明的内容,应当明确的是,本发明的内容并不限制于以下实施例,其他通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
第一实施例
请参阅图3-图8具体说明本发明的第一实施例。在本实施例中,包括所述晶圆缺陷检测方法对,不同晶圆之间的缺陷的检测以及同一晶圆内的缺陷的检测。
首先,如图3所示,进行步骤S11,提供一标准晶圆,根据所述标准晶圆上的多个标准芯片建立一虚拟层间标准芯片。其中,所述标准晶圆为工艺流程(process)正常的晶圆。较佳的,在本实施例中,步骤S11具体包括子步骤S111-子步骤S111:
子步骤S111:从所述标准晶圆上抽样产生多个标准芯片(die),每一所述标准芯片的相同位置均具有一标准像素点。如图4所示,系统在整片所述标准晶圆100上产生一系列芯片区域200,在所述一系列芯片区域200中随机抽样选取多个作为所述标准芯片210,其中,所述芯片区域200和所述标准芯片210的个数和大小不作具体限制,具体由所述标准晶圆的结构决定,并不限于图4所示。
较佳的,在本发明一实施例中,所述标准晶圆100具有四个象限,分别为:第一象限a、第二象限b、第三象限c、第四象限d,所述标准芯片210大于等于4个,每一所述象限内具有至少一个所述标准芯片210,如图4所示。
较佳的,在本发明另一实施例中,所述标准晶圆100具有多个曝光区,在所述曝光区的不同位置上产生至少两个所述标准芯片。图5为本发明另一实施例中标准晶圆上标准芯片的示意图,在图5中,参考标号表示与图4相同的表述与一实施方式相同的部件。如图5所示,在本发明另一实施例中,每一所述曝光区220内具有9个位置,每一个位置具有一个所述标准芯片210,在本实施例中,4个所述标准芯片210分别位于不同的位置上。当然,所述曝光区220与所述标准芯片210的个数并不一定相同,并且,不一定每一所述曝光区220均具有所述标准芯片210,而且,一个所述曝光区220可以具有多个所述标准芯片210,只要保证所述标准芯片210不全位于多个所述曝光区220的同一位置,亦在本发明的思想范围之内。
较佳的,在本发明有一实施例中,所述标准晶圆具有多个环形区,每一所述环形区内具有至少一个所述标准芯片。图6为本发明又一实施例中标准晶圆上标准芯片的示意图,在图6中,参考标号表示与图4-图5相同的表述与一实施方式相同的部件。如图6所示,在本发明又一实施例中,所述标准晶圆100具有两个环形区,分别为第一环形区A和第二环形区B,每一所述环形区内具有至少一个所述标准芯片210。
另外,可以将上述三种抽样产生多个所述标准芯片210的方法结合起来,可以更好地保证所述标准芯片210的随机性,避免所述标准芯片210选取的不良。
一般的,每一所述标准芯片210均有多个像素点211组成,此为本领域的技术人员可以理解的,在此不作赘述。可以在所述多个像素点211中选择一个点作为标准像素点212,例如,在本实施例中,可以选择所述标准芯片210的左上角的像素点作为所述标准像素点212,如图7所示。但是,所述标准像素点212并不限于为所述标准芯片210的左上角的像素点,只要使得所述标准像素点212位于每一所述标准芯片的相同位置,亦在本发明的思想范围之内。
子步骤S112:根据多个所述标准像素点212的灰度值,得到一虚拟层间标准值。较佳的,在本实施例中,所述标准晶圆100上抽样产生4个所述标准芯片210,所以对应具有4个所述标准像素点212,4个所述标准像素点212的灰度值分别为1、2、3、4,则去掉最大的灰度值4以及最小的灰度值1,然后对灰度值2、3取平均值2.5,则所述平均值2.5为所述虚拟层间标准值。但是,得到所述虚拟层间标准值的方法并不限于上述方法,还可以取4个所述标准像素点212的灰度值的方差等,可以根据需要进行设定。
子步骤S113:将所述虚拟层间标准值存储到虚拟层间标准芯片内,所述虚拟层间标准芯片包括所述虚拟层间标准值。较佳的,所述虚拟层间标准芯片存储在检测机台(进行检测的机台,具体的机台种类不做限制)的主程式中。
然后,进行步骤S12:获取一待测晶圆的待测芯片,所述待测芯片与标准芯片的大小相等。其中,所述待测晶圆与所述标准晶圆100的大小相同,采用与所述标准晶圆100相同的划分方法,系统在整片所述待测晶圆上产生一系列芯片区域,在所述一系列芯片区域中随机抽样选取多个作为所述待测芯片。通过上述说明,产生所述待测芯片的具体方法为本领域的普通技术人员可以理解的,在此不作赘述。
接着,步骤S13:将所述待测芯片与虚拟层间标准芯片210进行比较,根据比较结果判断所述待测晶圆是否正常。在本实施例中,步骤S13具体可以包括子步骤S131-S133:
子步骤S131:所述待测芯片上具有与所述标准像素点相对应的待测像素点。在本实施例中,每一所述待测芯片210’均有多个像素点211’组成,此为本领域的技术人员可以理解的,在此不作赘述。可以在所述多个像素点211’中选择一个点作为待测像素点212’,选择所述待测芯片210’的左上角的像素点作为所述待测像素点212’,如图8所示。
子步骤S132:检测所述待测像素点212’的灰度值,将所述待测像素点212’的灰度值与所述虚拟层间标准芯片进行比较,得到一层间灰度差值;在本实施例中,检测到所述待测像素点212’的灰度值为3.5,则所述层间灰度差值为1。
子步骤S133:将所述层间灰度差值与一层间灰度范围进行比较,如果所述层间灰度差值在所述层间灰度范围内,则所述待测晶圆符合所述标准晶圆的标准;如果所述层间灰度差值超出所述层间灰度范围,则所述待测晶圆不符合所述标准晶圆的标准。其中,所述层间灰度范围的取值范围为0~x,其中,10≤x≤100。例如在本实施例中,所述层间灰度范围为0~10,则所述层间灰度差值为1在0~10的范围之内,则说明所述待测晶圆符合所述标准晶圆的标准,即所述待测晶圆的层间结构正常,没有多层或少层。如果在本发明的其它实施例中,所述层间灰度差值为40,而所述层间灰度范围为0~30,则所述待测晶圆不符合所述标准晶圆的标准。当然,所述层间灰度范围的取值范围并不限于为0~x,其中,10≤x≤100,具体哦可以根据工艺流程的参数决定。
较佳的,在本实施例中,还包括对同一晶圆内的缺陷的检测,具体包括步骤S21-步骤S23:
进行步骤S21:从所述待测晶圆上抽样产生多个待测晶圆芯片,每一所述待测晶圆芯片的相同位置均具有一晶圆像素点,所述待测芯片与待测晶圆芯片的大小相等。较佳的,所述待测晶圆具有四个象限,每一所述象限内具有至少一个所述待测晶圆芯片;或,所述待测晶圆具有多个曝光区,在所述曝光区的不同位置上产生至少两个所述待测晶圆芯片;或所述待测晶圆具有多个环形区,每一所述环形区内具有至少一个所述待测晶圆芯片;或将上述三种获取方法结合。根据本发明的上述描述,步骤S21为本领域的技术人员可以理解的,在此不作赘述。
进行步骤S22:根据多个所述晶圆像素点的灰度值,得到一虚拟晶圆标准值。较佳的,所述待测晶圆上抽样产生至少三个待测标准芯片,去掉最大的所述待测像素点的灰度值和最小的所述待测像素点的灰度值,剩余的所述待测像素点的灰度值取平均值,得到所述待测层间标准值。根据本发明的上述描述,步骤S22为本领域的技术人员可以理解的,在此不作赘述。
进行步骤S23:将所述待测芯片与虚拟晶圆标准值进行比较,根据比较结果判断所述待测晶圆是否正常。步骤S23具体包括步骤S231-步骤S233:
步骤S231:所述待测芯片上具有与所述晶圆像素点相对应的待测像素点;
步骤S232:检测所述待测像素点的灰度值,将所述待测像素点的灰度值与所述虚拟晶圆标准芯片进行比较,得到一晶圆灰度差值;
步骤S233:将所述晶圆灰度差值与一晶圆灰度范围进行比较,如果所述晶圆灰度差值在所述晶圆灰度范围内,则所述待测晶圆符合所述待测晶圆缺陷的标准;如果所述晶圆灰度差值超出所述晶圆灰度范围,则所述待测晶圆不符合所述待测晶圆缺陷的标准。较佳的,所述晶圆灰度范围的取值范围为0~y,其中,10≤y≤100。
根据本发明的上述描述,步骤S23为本领域的技术人员可以理解的,在此不作赘述。
第二实施例
所述第二实施例的晶圆缺陷检测方法与所述第一实施例的晶圆缺陷检测方法基本相同,其区别在于,在所述第二实施例中,在进行步骤S11-步骤S13以及步骤S21-步骤S23之后,还进行:
进行步骤S31:将所述晶圆灰度差值与层间灰度差值进行比较,得到一概率差值;
进行步骤S32:将所述概率差值与一概率标准范围进行比较,如果所述概率差值在所述概率标准范围内,则所述待测晶圆正常;如果所述概率差值超出所述概率标准范围,则所述待测晶圆异常,其中,所述晶圆灰度范围的取值范围为0~z,其中,1≤z≤50。
例如,在本发明第二实施例中,需要对所述待测晶圆上的5个待测芯片进行检测。进行步骤S11,得到所述虚拟层间标准值为30;
然后,进行步骤S12:获取所述待测晶圆的待测芯片,在本实施例中,获取了5个所述待测晶圆,所以对应得到5个所述待测芯片。
进行步骤S131:在5个所述待测芯片的对应位置上得到5个所述待测像素点。
进行步骤S132:检测到5个所述待测像素点的灰度值分别为:7、8、8、29、30,则对应的5个所述层间灰度差值分别为:23、22、22、1、0。
进行步骤S133:在本实施例中,所述层间灰度范围为0~15,则,第一个所述待测芯片、第二个所述待测芯片、第三个所述待测芯片有问题,第四个所述待测芯片、第五个所述待测芯片正常。
然后,进行步骤S21:在本实施例中,将5个待测芯片设定为所述待测晶圆芯片,则该5个待测晶圆芯片的晶圆像素点的灰度值分别为7、8、8、29、30。
接着,进行步骤S22:去掉最小值7和最大值30,晶圆像素点8、8、29去平均值为15,则虚拟晶圆标准值为15。
随后,进行步骤S231:将5个待测晶圆芯片设定为所述待测芯片;
进行步骤S232:所述待测芯片的待测像素点的灰度值分别为7、8、8、29、30,将所述待测像素点的灰度值与所述虚拟晶圆标准芯片的虚拟晶圆标准值15进行比较,得到5个晶圆灰度差值,分别为:8、7、7、14、15;
进行步骤S233:在本实施例中,所述晶圆灰度范围为0~10,则,第一个所述待测芯片、第二个所述待测芯片、第三个所述待测芯片正常,第四个所述待测芯片、第五个所述待测芯片有问题。
进行步骤S31:将5个所述晶圆灰度差值与对应的层间灰度差值进行比较,得到5个概率差值(取绝对值)分别为:15、15、15、13、15;
进行步骤S32:在本实施例中,所述概率标准范围为0~10,则,第一个所述待测芯片、第二个所述待测芯片、第三个所述待测芯片、第四个所述待测芯片、第五个所述待测芯片均有问题,则可以方便地判断出所述待测晶圆有问题。
综上所述,本发明提供一种晶圆缺陷检测方法,首先,提供一标准晶圆,根据所述标准晶圆上的多个标准芯片建立一虚拟层间标准芯片;然后,获取一待测晶圆的待测芯片,所述待测芯片与标准芯片的大小相等;最后,将所述待测芯片与虚拟层间标准芯片进行比较,根据比较结果判断所述待测晶圆是否正常。与现有技术相比,本发明具有以下优点:
在本发明提供的晶圆缺陷检测方法中,对所述待测芯片与虚拟层间标准芯片进行比较,当所述待测芯片与标准晶圆存在明显差异时,可以方便地检测出来,从而准确地检测出晶圆之间的差异,确保检测的准确性。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (18)
1.一种晶圆缺陷检测方法,包括:
提供一标准晶圆,根据所述标准晶圆上的多个标准芯片建立一虚拟层间标准芯片;
获取一待测晶圆的待测芯片,所述待测芯片与标准芯片的大小相等;
将所述待测芯片与虚拟层间标准芯片进行比较,根据比较结果判断所述待测晶圆是否正常。
2.如权利要求1所述的晶圆缺陷检测方法,其特征在于,所述提供一标准晶圆,根据所述标准晶圆上的多个标准芯片建立一虚拟层间标准芯片的步骤包括:
从所述标准晶圆上抽样产生多个标准芯片,每一所述标准芯片的相同位置均具有一标准像素点;
根据多个所述标准像素点的灰度值,得到一虚拟层间标准值;
所述虚拟层间标准芯片包括所述虚拟层间标准值。
3.如权利要求2所述的晶圆缺陷检测方法,其特征在于,所述标准晶圆具有四个象限,每一所述象限内具有至少一个所述标准芯片。
4.如权利要求2所述的晶圆缺陷检测方法,其特征在于,所述标准晶圆具有多个曝光区,在所述曝光区的不同位置上产生至少两个所述标准芯片。
5.如权利要求2所述的晶圆缺陷检测方法,其特征在于,所述标准晶圆具有多个环形区,每一所述环形区内具有至少一个所述标准芯片。
6.如权利要求2所述的晶圆缺陷检测方法,其特征在于,所述标准晶圆上抽样产生至少三个所述标准芯片,去掉最大的所述标准像素点的灰度值和最少的所述标准像素点的灰度值,剩余的所述标准像素点的灰度值取平均值,得到所述虚拟层间标准值。
7.如权利要求2所述的晶圆缺陷检测方法,其特征在于,将所述待测芯片与虚拟层间标准芯片进行比较,根据比较结果判断所述待测晶圆是否正常的步骤包括:
所述待测芯片上具有与所述标准像素点相对应的待测像素点;
检测所述待测像素点的灰度值,将所述待测像素点的灰度值与所述虚拟层间标准芯片进行比较,得到一层间灰度差值;
将所述层间灰度差值与一层间灰度范围进行比较,如果所述层间灰度差值在所述层间灰度范围内,则所述待测晶圆符合所述标准晶圆的标准;如果所述层间灰度差值超出所述层间灰度范围,则所述待测晶圆不符合所述标准晶圆的标准。
8.如权利要求7所述的晶圆缺陷检测方法,其特征在于,所述层间灰度范围的取值范围为0~x,其中,10≤x≤100。
9.如权利要求1至8中任意一项所述的晶圆缺陷检测方法,其特征在于,所述晶圆缺陷检测方法还包括:
从所述待测晶圆上抽样产生多个待测晶圆芯片,每一所述待测晶圆芯片的相同位置均具有一晶圆像素点,所述待测芯片与待测晶圆芯片的大小相等;
根据多个所述晶圆像素点的灰度值,得到一虚拟晶圆标准值;
将所述待测芯片与虚拟晶圆标准值进行比较,根据比较结果判断所述待测晶圆是否正常。
10.如权利要求9所述的晶圆缺陷检测方法,其特征在于,所述待测晶圆具有四个象限,每一所述象限内具有至少一个所述待测晶圆芯片。
11.如权利要求9所述的晶圆缺陷检测方法,其特征在于,所述待测晶圆具有多个曝光区,在所述曝光区的不同位置上产生至少两个所述待测晶圆芯片。
12.如权利要求9所述的晶圆缺陷检测方法,其特征在于,所述待测晶圆具有多个环形区,每一所述环形区内具有至少一个所述待测晶圆芯片。
13.如权利要求9所述的晶圆缺陷检测方法,其特征在于,所述待测晶圆上抽样产生至少三个待测标准芯片,去掉最大的所述待测像素点的灰度值和最小的所述待测像素点的灰度值,剩余的所述待测像素点的灰度值取平均值,得到所述待测层间标准值。
14.如权利要求9所述的晶圆缺陷检测方法,其特征在于,将所述待测芯片与虚拟晶圆标准值进行比较,根据比较结果判断所述待测晶圆是否正常的步骤包括:
所述待测芯片上具有与所述晶圆像素点相对应的待测像素点;
检测所述待测像素点的灰度值,将所述待测像素点的灰度值与所述虚拟晶圆标准芯片进行比较,得到一晶圆灰度差值;
将所述晶圆灰度差值与一晶圆灰度范围进行比较,如果所述晶圆灰度差值在所述晶圆灰度范围内,则所述待测晶圆符合所述待测晶圆缺陷的标准;如果所述晶圆灰度差值超出所述晶圆灰度范围,则所述待测晶圆不符合所述待测晶圆缺陷的标准。
15.如权利要求14所述的晶圆缺陷检测方法,其特征在于,所述晶圆灰度范围的取值范围为0~y,其中,10≤y≤100。
16.如权利要求14所述的晶圆缺陷检测方法,其特征在于,所述晶圆缺陷检测方法还包括:
将所述晶圆灰度差值与层间灰度差值进行比较,得到一概率差值;
将所述概率差值与一概率标准范围进行比较,如果所述概率差值在所述概率标准范围内,则所述待测晶圆符正常;如果所述概率差值超出所述概率标准范围,则所述待测晶圆符异常。
17.如权利要求16所述的晶圆缺陷检测方法,其特征在于,所述晶圆灰度范围的取值范围为0~z,其中,1≤z≤50。
18.如权利要求1所述的晶圆缺陷检测方法,其特征在于,所述虚拟层间标准芯片存储在一检测机台的主程式中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410083015.9A CN104900553B (zh) | 2014-03-07 | 2014-03-07 | 晶圆缺陷检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410083015.9A CN104900553B (zh) | 2014-03-07 | 2014-03-07 | 晶圆缺陷检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104900553A true CN104900553A (zh) | 2015-09-09 |
CN104900553B CN104900553B (zh) | 2018-05-01 |
Family
ID=54033142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410083015.9A Active CN104900553B (zh) | 2014-03-07 | 2014-03-07 | 晶圆缺陷检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104900553B (zh) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106127758A (zh) * | 2016-06-21 | 2016-11-16 | 四川大学 | 一种基于虚拟现实技术的视觉检测方法及装置 |
CN106949926A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 晶圆自动目检系统及自动目检方法 |
CN109459417A (zh) * | 2018-11-01 | 2019-03-12 | 福建晶安光电有限公司 | 一种用于检测图形衬底的方法和装置 |
CN109994398A (zh) * | 2019-04-18 | 2019-07-09 | 上海华力微电子有限公司 | 一种晶圆缺陷扫描对比方法 |
CN110197797A (zh) * | 2018-02-27 | 2019-09-03 | 上海微电子装备(集团)股份有限公司 | 一种缺陷检测用标准片 |
CN111128829A (zh) * | 2019-12-23 | 2020-05-08 | 上海华力微电子有限公司 | 对准方法及校准方法 |
CN111429367A (zh) * | 2020-03-06 | 2020-07-17 | 暨南大学 | 用于复合材料分层损伤检测的热像数据处理方法 |
CN111724335A (zh) * | 2019-03-21 | 2020-09-29 | 深圳中科飞测科技有限公司 | 检测方法及检测系统 |
CN111862076A (zh) * | 2020-07-30 | 2020-10-30 | 上海华力集成电路制造有限公司 | 改善亮场缺陷检测精度及其过程中因色差导致杂讯的方法 |
CN112635346A (zh) * | 2020-12-08 | 2021-04-09 | 深圳中科飞测科技股份有限公司 | 晶圆检测方法、半导体检测设备及存储介质 |
CN112767398A (zh) * | 2021-04-07 | 2021-05-07 | 惠州高视科技有限公司 | 晶圆缺陷的检测方法及装置 |
CN113916903A (zh) * | 2021-09-29 | 2022-01-11 | 芯盟科技有限公司 | 缺陷检测方法及系统 |
CN116504663A (zh) * | 2023-06-20 | 2023-07-28 | 深圳市芯片测试技术有限公司 | 一种晶圆多等级测试方法及装置 |
US11862495B2 (en) | 2021-01-27 | 2024-01-02 | Changxin Memory Technologies, Inc. | Monitor wafer measuring method and measuring apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101090083A (zh) * | 2006-06-12 | 2007-12-19 | 中芯国际集成电路制造(上海)有限公司 | 晶片检测方法 |
US20110286656A1 (en) * | 2005-11-18 | 2011-11-24 | Kla-Tencor Technologies Corporation | Methods and systems for utilizing design data in combination with inspection data |
CN102890089A (zh) * | 2012-09-17 | 2013-01-23 | 上海华力微电子有限公司 | 晶圆缺陷扫描方法及晶圆缺陷扫描机台 |
-
2014
- 2014-03-07 CN CN201410083015.9A patent/CN104900553B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110286656A1 (en) * | 2005-11-18 | 2011-11-24 | Kla-Tencor Technologies Corporation | Methods and systems for utilizing design data in combination with inspection data |
CN101090083A (zh) * | 2006-06-12 | 2007-12-19 | 中芯国际集成电路制造(上海)有限公司 | 晶片检测方法 |
CN102890089A (zh) * | 2012-09-17 | 2013-01-23 | 上海华力微电子有限公司 | 晶圆缺陷扫描方法及晶圆缺陷扫描机台 |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106949926A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 晶圆自动目检系统及自动目检方法 |
CN106127758B (zh) * | 2016-06-21 | 2019-08-23 | 四川大学 | 一种基于虚拟现实技术的视觉检测方法及装置 |
CN106127758A (zh) * | 2016-06-21 | 2016-11-16 | 四川大学 | 一种基于虚拟现实技术的视觉检测方法及装置 |
CN110197797A (zh) * | 2018-02-27 | 2019-09-03 | 上海微电子装备(集团)股份有限公司 | 一种缺陷检测用标准片 |
CN109459417A (zh) * | 2018-11-01 | 2019-03-12 | 福建晶安光电有限公司 | 一种用于检测图形衬底的方法和装置 |
CN111724335A (zh) * | 2019-03-21 | 2020-09-29 | 深圳中科飞测科技有限公司 | 检测方法及检测系统 |
CN109994398A (zh) * | 2019-04-18 | 2019-07-09 | 上海华力微电子有限公司 | 一种晶圆缺陷扫描对比方法 |
CN111128829A (zh) * | 2019-12-23 | 2020-05-08 | 上海华力微电子有限公司 | 对准方法及校准方法 |
CN111128829B (zh) * | 2019-12-23 | 2022-07-19 | 上海华力微电子有限公司 | 对准方法及校准方法 |
CN111429367A (zh) * | 2020-03-06 | 2020-07-17 | 暨南大学 | 用于复合材料分层损伤检测的热像数据处理方法 |
CN111429367B (zh) * | 2020-03-06 | 2023-09-19 | 暨南大学 | 用于复合材料分层损伤检测的热像数据处理方法 |
CN111862076A (zh) * | 2020-07-30 | 2020-10-30 | 上海华力集成电路制造有限公司 | 改善亮场缺陷检测精度及其过程中因色差导致杂讯的方法 |
CN111862076B (zh) * | 2020-07-30 | 2023-11-14 | 上海华力集成电路制造有限公司 | 改善亮场缺陷检测精度及其过程中因色差导致杂讯的方法 |
CN112635346A (zh) * | 2020-12-08 | 2021-04-09 | 深圳中科飞测科技股份有限公司 | 晶圆检测方法、半导体检测设备及存储介质 |
CN112635346B (zh) * | 2020-12-08 | 2023-12-26 | 深圳中科飞测科技股份有限公司 | 晶圆检测方法、半导体检测设备及存储介质 |
US11862495B2 (en) | 2021-01-27 | 2024-01-02 | Changxin Memory Technologies, Inc. | Monitor wafer measuring method and measuring apparatus |
CN112767398B (zh) * | 2021-04-07 | 2021-08-06 | 高视科技(苏州)有限公司 | 晶圆缺陷的检测方法及装置 |
CN112767398A (zh) * | 2021-04-07 | 2021-05-07 | 惠州高视科技有限公司 | 晶圆缺陷的检测方法及装置 |
CN113916903A (zh) * | 2021-09-29 | 2022-01-11 | 芯盟科技有限公司 | 缺陷检测方法及系统 |
CN116504663A (zh) * | 2023-06-20 | 2023-07-28 | 深圳市芯片测试技术有限公司 | 一种晶圆多等级测试方法及装置 |
CN116504663B (zh) * | 2023-06-20 | 2023-08-22 | 深圳市芯片测试技术有限公司 | 一种晶圆多等级测试方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104900553B (zh) | 2018-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104900553A (zh) | 晶圆缺陷检测方法 | |
US8595666B2 (en) | Semiconductor defect classifying method, semiconductor defect classifying apparatus, and semiconductor defect classifying program | |
US9255787B1 (en) | Measurement of critical dimension and scanner aberration utilizing metrology targets | |
CN103915361A (zh) | 芯片缺陷的检测方法 | |
CN104022050A (zh) | 一种晶圆批次中重复位置缺陷的检测方法 | |
CN103367188B (zh) | 晶圆良率分析方法及系统 | |
CN101459095B (zh) | 晶圆在线检测方法及在线检测装置 | |
JP2012049503A (ja) | 半導体装置の検査装置及び半導体装置の検査方法 | |
TWI641961B (zh) | 設計佈局為主的快速線上缺陷診斷、分類及取樣方法及系統 | |
JP6057522B2 (ja) | 欠陥検査方法 | |
CN104425302A (zh) | 半导体器件的缺陷检测方法和装置 | |
US9031810B2 (en) | Methods and systems of object based metrology for advanced wafer surface nanotopography | |
JP2009010286A (ja) | 半導体欠陥分類方法、半導体欠陥分類装置、半導体欠陥分類装置のプログラム、半導体欠陥検査方法、および、半導体欠陥検査システム | |
TWI755468B (zh) | 用於分類器及藉由光學工具所捕捉之缺陷之診斷方法 | |
CN117471292B (zh) | 晶圆裂痕识别方法及相关装置 | |
US11967058B2 (en) | Semiconductor overlay measurements using machine learning | |
US20150268177A1 (en) | Defect detection method | |
CN112908874B (zh) | 半导体结构的量测方法及量测装置 | |
CN113299572A (zh) | 一种芯片缺陷检测方法 | |
CN105300280A (zh) | 连接器尺寸视觉测量方法 | |
CN104124235A (zh) | 测试结构及其测试方法 | |
US8045807B2 (en) | Pattern edge detecting method and pattern evaluating method | |
JP2004525499A (ja) | 集積回路における検査層間のオーバーレイ・オフセットの修正 | |
US8143076B2 (en) | Manufacture of defect cards for semiconductor dies | |
JP2009302246A (ja) | 半導体装置の選別方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |