CN104885207B - 功率模块 - Google Patents

功率模块 Download PDF

Info

Publication number
CN104885207B
CN104885207B CN201380067852.6A CN201380067852A CN104885207B CN 104885207 B CN104885207 B CN 104885207B CN 201380067852 A CN201380067852 A CN 201380067852A CN 104885207 B CN104885207 B CN 104885207B
Authority
CN
China
Prior art keywords
layer
copper
soldering
alloy
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380067852.6A
Other languages
English (en)
Other versions
CN104885207A (zh
Inventor
大桥东洋
长友义幸
长瀬敏之
黑光祥郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Publication of CN104885207A publication Critical patent/CN104885207A/zh
Application granted granted Critical
Publication of CN104885207B publication Critical patent/CN104885207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B23K35/0238—Sheets, foils layered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Abstract

本发明的功率模块中，在电路层(12)中的与半导体元件(3)的接合面设置有由铜或铜合金构成的铜层，且在电路层(12)与半导体元件(3)之间形成有使用焊锡材料形成的焊锡层(20)。在焊锡层(20)中的与电路层(12)之间的界面形成有合金层(21)，该合金层(21)作为主成分含有Sn，并且含有0.5质量％以上10质量％以下的Ni和30质量％以上40质量％以下的Cu，该合金层(21)的厚度设定在2μm以上20μm以下的范围内，在功率循环试验中，在通电时间5秒、温度差80℃的条件下负载10万次功率循环时的热阻上升率低于10％。

Description

功率模块
技术领域
本发明涉及一种使用焊锡材料将设置有铜或铜合金所构成的铜层的电路层和半导体元件进行接合的功率模块。
本申请主张基于2012年12月25日于日本申请的专利申请2012-281346号的优先权，并将其内容援用于此。
背景技术
例如，如专利文献1、2所示，上述功率模块具备在绝缘基板的一个面接合作为电路层的金属板而构成的功率模块用基板和搭载于电路层上的功率元件(半导体元件)。
并且，功率模块用基板的另一面侧有时配设有散热板或冷却器等散热器，以发散来自功率元件(半导体元件)的热量。此时，为了缓和由绝缘基板与散热板或冷却器等散热器之间的热膨胀系数引起的热应力，在功率模块用基板上，设为在绝缘基板的另一面接合有作为金属层的金属板，且该金属层与上述散热板或冷却器等散热器接合的结构。
上述功率模块中，电路层与功率元件(半导体元件)隔着焊锡材料接合。
在此，电路层由铝或铝合金构成时，例如如专利文献3中所公开，需在电路层的表面通过电解电镀等而形成Ni镀膜，且在该Ni镀膜上配设焊锡材料而接合半导体元件。
并且，在电路层由铜或铜合金构成时，同样在电路层的表面形成Ni镀膜，且在该Ni镀膜上配设焊锡材料而接合半导体元件。
专利文献1：日本专利公开2002-076551号公报
专利文献2：日本专利公开2008-227336号公报
专利文献3：日本专利公开2004-172378号公报
然而，例如如专利文献3中所记载，若对在由铝或铝合金构成的电路层的表面形成Ni镀层而焊锡接合半导体元件的功率模块施加功率循环的负载，则可能会在焊锡上产生龟裂，热阻会上升。
并且，即使在由铜或铜合金构成的电路层的表面形成Ni镀层而焊锡接合半导体元件的功率模块中，若施加功率循环的负载，则同样可能会在焊锡上产生龟裂，热阻会上升。
近年来，在上述功率模块等中，为了控制风力发电或电动汽车和电动车辆等而搭载用于控制更大功率的功率元件，因此比以往更加需要进一步提高功率循环的可靠性。
发明内容
本发明是鉴于上述情况而完成的，其目的在于提供一种即使在负载有功率循环时，也能够抑制在焊锡层产生破坏，且可靠性较高的功率模块。
本发明人等进行深入研究的结果得知若对在由铝、铝合金、铜或铜合金构成的电路层的表面形成Ni镀层而焊锡接合半导体元件的功率模块施加功率循环负载，则在Ni镀层产生裂缝，且以该裂缝为起点在焊锡层上产生龟裂。并且，还得知通过在焊锡层与电路层之间的界面形成包含Ni、Cu的Sn合金层，焊锡层与电路层之间的界面得到强化，并能够提高焊锡层的耐久性。
本发明是基于上述见解而完成的，(1)本发明的一实施方式的功率模块具备在绝缘层的一个面配设有电路层的功率模块用基板和接合于所述电路层上的半导体元件，其中，在所述电路层中的与所述半导体元件的接合面设置有由铜或铜合金构成的铜层，在所述电路层与所述半导体元件之间形成有使用焊锡材料形成的焊锡层，在所述焊锡层中的与所述电路层之间的界面形成有合金层，该合金层作为主成分含有Sn，并且含有0.5质量％以上10质量％以下的Ni和30质量％以上40质量％以下的Cu，该合金层的厚度设定在2μm以上20μm以下的范围内，在功率循环试验中，在通电时间5秒、温度差80℃的条件下负载10万次功率循环时的热阻上升率低于10％。
根据该结构的功率模块，在所述焊锡层中的与所述电路层(所述铜层)之间的界面形成有合金层，该合金层作为主成分含有Sn，并且含有0.5质量％以上10质量％以下的Ni和30质量％以上40质量％以下的Cu，因此焊锡层与电路层(所述铜层)之间的界面得到强化，能够提高焊锡层的耐久性。
Ni的含量低于0.5质量％时，可能会导致合金层变得热不稳定，成为焊锡层破坏的起点。并且，Ni的含量超过10质量％时，可能会生成Ni3Sn4等热不稳定的金属间化合物，成为焊锡层破坏的起点。
Cu的含量低于30质量％时，合金层的厚度有可能变成低于2μm，Cu的含量超过40质量％时，可能会导致合金层的厚度超过20μm。
在此，该合金层的厚度低于2μm时，可能会导致无法充分强化焊锡层与电路层(所述铜层)之间的界面。另一方面，合金层的厚度超过20μm时，可能会导致合金层产生裂缝等，成为焊锡层破坏的起点。因此，将合金层的厚度设定在2μm以上20μm以下的范围内。
另外，在功率循环试验中，本发明的功率模块被设为在通电时间5秒、温度差80℃的条件下负载10万次功率循环时的热阻上升率低于10％，因此即使在反复负载功率循环的情况下，焊锡层也不会提前被破坏，能够提高功率循环的可靠性。另外，上述功率循环试验中，由于是对焊锡层施加最重负载的条件，因此若在该条件下进行10万次负载的功率循环时的热阻上升率低于10％，则在通常的使用中能够得到充分的可靠性。
(2)本发明的另一实施方式的功率模块为实施方式(1)中所记载的功率模块，所述合金层具有由(Cu,Ni)6Sn5构成的金属间化合物。
此时，通过具有由(Cu,Ni)6Sn5构成的金属间化合物，能够充分强化焊锡层与电路层(所述铜层)之间的界面，能够可靠地抑制功率循环负载时的焊锡层的破坏。
根据本发明，能够提供即使在负载功率循环时，也能够提前抑制在焊锡层产生破坏，且可靠性较高的功率模块。
附图说明
图1是本发明的第1实施方式的功率模块的概略说明图。
图2是图1中的电路层与半导体元件的接合部分的放大说明图。
图3是表示图1的功率模块的制造方法的流程图。
图4是图3所示的功率模块的制造方法中的半导体元件接合工序的说明图。
图5是本发明的第2实施方式的功率模块的概略说明图。
图6是图5中的铜层与铝层之间的接合界面的放大说明图。
图7是Cu与Al的二元状态图。
图8是图5中的电路层与半导体元件之间的接合部分的放大说明图。
图9是表示图5的功率模块的制造方法的流程图。
图10是比较例5、本发明例1的功率模块中的焊锡层的EPMA元素映射。
具体实施方式
以下，参考附图对本发明的实施方式的功率模块进行说明。
(第1实施方式)
图1中示出本发明的第1实施方式的功率模块1。该功率模块1具备在绝缘基板(绝缘层)11的一个面(第一面)配设有电路层12的功率模块用基板10和搭载于电路层12上(图1中为上表面)的半导体元件3。另外，在本实施方式的功率模块1中，散热器41接合于绝缘基板11的另一面侧(为第二面侧，图1中为下表面)。
功率模块用基板10具备：构成绝缘层的绝缘基板11；配设于该绝缘基板11的一个面(为第一面，图1中为上表面)的电路层12；及配设于绝缘基板11的另一面(为第二面，图1中为下表面)的金属层13。
绝缘基板11为防止电路层12与金属层13之间的电连接的基板，例如由AlN(氮化铝)、Si3N4(氮化硅)、Al2O3(氧化铝)等绝缘性较高的陶瓷构成，在本实施方式中，由绝缘性较高的AlN(氮化铝)构成。并且，绝缘基板11的厚度设定在0.2mm以上1.5mm以下的范围内，在本实施方式中被设定为0.635mm。
电路层12通过在绝缘基板11的第一面接合具有导电性的金属板而形成。本实施方式中，电路层12通过由无氧铜的轧制板构成的铜板接合于绝缘基板11而形成。本实施方式中，电路层12整体相当于设置在与半导体元件3之间的接合面的由铜或铜合金构成的铜层。其中，电路层12的厚度(铜板的厚度)优选设定在0.1mm以上1.0mm以下的范围内。
金属层13通过在绝缘基板11的第二面接合金属板而形成。本实施方式中，金属层13通过由纯度为99.99质量％的铝(所谓4N铝)的轧制板构成的铝板接合于绝缘基板11而形成。其中，金属层13(铝板)的厚度优选设定在0.6mm以上3.0mm以下的范围内。
散热器41为用于冷却所述功率模块用基板10的部件，并具备与功率模块用基板10接合的顶板部42和用于流通冷却介质(例如冷却水)的流路43。该散热器41(顶板部42)优选由导热性良好的材质构成，本实施方式中由A6063(铝合金)构成。
半导体元件3由Si等半导体材料构成，如图2所示，在与电路层12之间的接合面上形成有由Ni、Au等构成的表面处理膜3a。
而且，本实施方式的功率模块1中，电路层12与半导体元件3焊锡接合，在电路层12与半导体元件3之间形成有焊锡层20。另外，本实施方式中，焊锡层20的厚度t1设在50μm以上200μm以下的范围内。
如图4所示，该焊锡层20通过Sn-Cu-Ni系的焊锡材料30而形成，本实施方式中使用Sn-0.1～4质量％Cu-0.01～1质量％Ni的焊锡材料30。
在此，如图2所示，在电路层12的表面形成有金属间化合物层26，在该金属间化合物层26上层压配置有焊锡层20。在此，金属间化合物层26设为Cu和Sn的金属间化合物(Cu3Sn)。并且，金属间化合物层26的厚度t2设为0.8μm以下。
并且，在焊锡层20中的与电路层12之间的界面，形成有合金层21，该合金层21由作为主成分含有Sn，并且含有0.5质量％以上10质量％以下的Ni和30质量％以上40质量％以下的Cu的组成构成，该合金层21的厚度t3设定在2μm以上20μm以下的范围内。
在此，本实施方式中，合金层21具有由(Cu,Ni)6Sn5构成的金属间化合物。
并且，本实施方式的功率模块1构成为，在功率循环试验中在通电时间5秒、温度差80℃的条件下负载10万次功率循环时的热阻上升率低于10％。
详细而言，将作为半导体元件3的IGBT元件焊接于电路层12，并且接合由铝合金构成的连接配线。并且，将对IGBT元件的通电调整为每10秒钟重复进行一次通电(ON)时元件表面温度为140℃、非通电(OFF)时元件表面温度为60℃的循环，反复进行10万次该功率循环之后，热阻上升率低于10％。
以下，使用图3的流程图对本实施方式的功率模块的制造方法进行说明。
首先，对成为电路层12的铜板和绝缘基板11进行接合(电路层形成工序S01)。在此，绝缘基板11与成为电路层12的铜板之间的接合通过所谓活性金属钎焊法实施。本实施方式中，使用由Ag-27.4质量％Cu-2.0质量％Ti构成的活性钎料。
在绝缘基板11的第一面经由活性钎料层压成为电路层12的铜板，在层压方向上将绝缘基板11、铜板以1kgf/cm2以上35kgf/cm2以下(9.8×104Pa以上343×104Pa以下)的范围进行加压的状态下装入加热炉内进行加热，并接合成为电路层12的铜板和绝缘基板11。在此，加热温度设为850℃，加热时间设为10分钟。
接着，在绝缘基板11的第二面侧接合成为金属层13的铝板(金属层形成工序S02)。将绝缘基板11和铝板经由钎料进行层压，并通过钎焊接合绝缘基板11和铝板。此时，作为钎料，例如可使用厚度20～110μm的Al-Si系钎料箔，钎焊温度优选设为600～620℃。
由此，制造功率模块用基板10。
接着，在金属层13的另一面侧接合散热器41(散热器接合工序S03)。金属层13的一个面与绝缘基板11的第二面接合。将金属层13与散热器41的顶板部42经由钎料进行层压，通过钎焊接合金属层13和散热器41。此时，作为钎料，例如可使用厚度20～110μm的Al-Si系钎料箔，钎焊温度优选设为590℃～610℃。
并且，在电路层12上接合半导体元件3(半导体元件接合工序S04)。如图4所述，本实施方式中，在电路层12的表面形成厚度0～0.2μm左右的较薄的Ni镀膜31。
接着，在该Ni镀膜31上，经由Sn-0.1～4质量％Cu-0.01～1质量％Ni的焊锡材料30层压半导体元件3。
在层压半导体元件3的状态下，装入还原炉内，并焊锡接合电路层12和半导体元件3。此时，还原炉内被设为氢气1～10vol％的还原气氛，并设为加热温度为280～330℃，保持时间为0.5～2分钟。并且，冷却至室温的冷却速度设定在平均2～3℃/s的范围内。
由此，在电路层12与半导体元件3之间形成焊锡层20，制造出本实施方式的功率模块1。
此时，形成于电路层12的表面的Ni镀膜31中的Ni向焊锡材料30侧扩散，Ni镀膜31消失。
并且，电路层12的Cu向焊锡材料30侧扩散，由此在焊锡层20中的与电路层12之间的界面形成合金层21。并且，合金层21成为作为主成分含有Sn，并且含有0.5质量％以上10质量％以下的Ni、30质量％以上40质量％以下的Cu的组成。
在设为如上结构的本实施方式的功率模块1中，在焊锡层20中的与电路层12之间的界面形成有合金层21，该合金层21由作为主成分含有Sn，并且含有0.5质量％以上10质量％以下的Ni和30质量％以上40质量％以下的Cu的组成构成，因此焊锡层20与电路层12之间的界面得到强化，能够抑制焊锡层20的破坏。
在此，合金层21的厚度被设为2μm以上，因此能够可靠地强化焊锡层20与电路层12之间的界面。另一方面，合金层21的厚度被设为20μm以下，因此能够抑制合金层21成为焊锡层20破坏的起点。
并且，该合金层21具有由(Cu,Ni)6Sn5构成的金属间化合物，因此能够可靠地强化焊锡层20与电路层12之间的界面。
另外，本实施方式的功率模块1构成为，在通电时间5秒、温度差80℃的条件下实施功率循环试验时，直到热阻上升率超过10％为止的循环次数达10万次以上，因此即使在负载功率循环时，也不会提前破坏焊锡层20，能够提高可靠性。
并且，本实施方式中，在电路层12的表面形成厚度0～20μm的较薄的Ni镀膜31，因此焊锡接合半导体元件3时，不会残留Ni镀膜31，并且，不会抑制电路层12的Cu向焊锡材料30侧扩散，而能够在焊锡层20中的与电路层12之间的界面可靠地形成合金层21。
(第2实施方式)
接着，参考附图对本发明的第2实施方式的功率模块进行说明。另外，在与第1实施方式相同的部件标注相同的符号并省略详细说明。
图5中示出本发明的第2实施方式的功率模块101。该功率模块101具备在绝缘基板(绝缘层)11的一个面(第一面)形成有电路层112的功率模块用基板110和搭载于电路层112上(图5中为上表面)的半导体元件3。
功率模块用基板110具备：构成绝缘层的绝缘基板11；配设于该绝缘基板11的一个面(为第一面，在图5中为上表面)的电路层112；及配设于绝缘基板11的另一面(为第二面，图5中为下表面)的金属层13。
如图5所示，电路层112具备形成于绝缘基板11的第一面的铝层112A和层压于该铝层112A的一个面侧的铜层112B。铝层112A的另一面与绝缘基板11的第一面接合。
在此，本实施方式中，铝层112A通过接合纯度为99.99质量％以上的铝的轧制板而形成。并且，铜层112B通过由无氧铜的轧制板构成的铜板在铝层112A的一个面侧固相扩散接合而形成。
该电路层112的一个面(图5中为上表面)设为半导体元件3被接合的接合面。在此，电路层112的厚度优选设定在0.25mm以上6.0mm以下的范围内。并且，铝层112A(铝板)的厚度设定在0.2mm以上3.0mm以下的范围内，铜层112B的厚度设定在50μm以上3.0mm以下的范围内。
在此，如图6所示，在铝层112A与铜层112B之间的界面形成有扩散层115。
扩散层115通过铝层112A的Al原子和铜层112B的Cu原子相互扩散而形成。该扩散层115中具有如下浓度梯度，即随着从铝层112A朝向铜层112B，铝原子的浓度逐渐变低且铜原子的浓度逐渐变高。
如图6所示，该扩散层115由Al和Cu所构成的金属间化合物构成，本实施方式中，设为多个金属间化合物沿接合界面层压的结构。在此，该扩散层115的厚度设定在1μm以上80μm以下的范围内，优选设定在5μm以上80μm以下的范围内。
如图6所示，本实施方式构成为，从铝层112A侧向铜层112B侧沿铝层112A与铜层112B之间的接合界面依次层压θ相116、η2相117，进一步层压ζ2相118a、δ相118b及γ2相118c中的至少1个相(参考图7的状态图)。
并且，本实施方式中，沿铜层112B与扩散层115之间的界面，氧化物119在由ζ2相118a、δ相118b或γ2相118c中的至少1个相构成的层的内部以层状分散。另外，该氧化物119设为氧化铝(Al2O3)等铝氧化物。
并且，在本实施方式的功率模块101中，电路层112(铜层112B)与半导体元件3焊锡接合，在电路层112(铜层112B)与半导体元件3之间形成有焊锡层20。与第1实施方式相同，该焊锡层20通过Sn-Cu-Ni系的焊锡材料形成，本实施方式中使用Sn-0.1～4质量％Cu-0.01～1质量％Ni的焊锡材料。
在此，如图8所示，在电路层112(铜层112B)的表面形成有金属间化合物层26，在该金属间化合物层26上层压配置有焊锡层20。该金属间化合物层26被设为Cu和Sn的金属间化合物(Cu3Sn)。另外，金属间化合物层26的厚度t2设定为0.8μm以下。
并且，焊锡层20中的与电路层112(铜层112B)之间的界面形成有合金层21，该合金层21由作为主成分含有Sn，并且含有0.5质量％以上10质量％以下的Ni和30质量％以上40质量％以下的Cu的组成构成，该合金层21的厚度t3设定在2μm以上20μm以下的范围内。
在此，本实施方式中，合金层21具有由(Cu,Ni)6Sn5构成的金属间化合物。
并且，本实施方式的功率模块101构成为，在功率循环试验中在通电时间5秒、温度差80℃的条件下负载10万次功率循环时的热阻上升率低于10％。
详细而言，将作为半导体元件3的IGBT元件焊接于电路层112(铜层112B)，并且接合由铝合金构成的连接配线。并且，将对IGBT元件的通电调整为，每10秒钟重复进行一次通电(ON)时元件表面温度为140℃、非通电(OFF)时元件表面温度为60℃的循环，并反复进行10万次该功率循环之后，热阻上升率低于10％。
以下，使用图9的流程图对本实施方式的功率模块101的制造方法进行说明。
首先，在绝缘基板11的第一面及第二面接合铝板，并形成铝层112A及金属层13(铝层及金属层形成工序S101)。
将绝缘基板11和铝板经由钎料进行层压，并通过钎焊接合绝缘基板11和铝板。此时，作为钎料，例如可使用厚度20～110μm的Al-Si系钎料箔，钎焊温度优选设为600～620℃。
接着，在铝层112A的一个面接合铜板而形成铜层112B(铜层形成工序S102)。另外，铝层112A的另一面为通过铝层及金属层形成工序S101与绝缘基板11的第一面接合的面。
在铝层112A上层压铜板，并将它们向层压方向进行加压(压力3～35kgf/cm2)的状态下装入真空加热炉内而进行加热，由此进行铝层112A和铜板固相扩散接合。在此，在铜层形成工序S102中，加热温度设为400℃以上548℃以下，加热时间设为15分钟以上270分钟以下。另外，在进行铝层112A与铜板的固相扩散接合时，加热温度优选设为从比Al和Cu的共晶温度(548.8℃)低5℃的温度至低于共晶温度的温度范围。
通过该铜层形成工序S102，在绝缘基板11的第一面形成由铝层112A和铜层112B构成的电路层112。
并且，在电路层112(铜层112B)上接合半导体元件3(半导体元件接合工序S103)。本实施方式中，在电路层112(铜层112B)的表面形成厚度0.2μm以下的较薄的Ni镀膜。
接着，在该Ni镀膜上经Sn-0.1～4质量％Cu-0.01～1质量％Ni的焊锡材料层压半导体元件3。
在层压半导体元件3的状态下，装入还原炉内，并焊锡接合电路层112(铜层112B)与半导体元件3。此时，还原炉内设为氢气1～10vol％的还原气氛，加热温度设为280～330℃，保持时间设为0.5～2分钟。并且，将冷却至室温的冷却速度设定在平均2～3℃/s的范围内。
由此，在电路层112(铜层112B)与半导体元件3之间形成焊锡层20，制造出本实施方式的功率模块101。
此时，形成于电路层112(铜层112B)的表面的Ni镀膜中的Ni向焊锡材料侧扩散，Ni镀膜消失。
并且，通过铜层112B的Cu向焊锡材料侧扩散，由包含Cu、Ni、Sn的金属间化合物(本实施方式中为(Cu,Ni)6Sn5)构成的析出物颗粒分散在焊锡层20的内部。并且，焊锡层20成为作为主成分含有Sn，并且含有0.01质量％以上1.0质量％以下的Ni、0.1质量％以上5.0质量％以下的Cu的组成。
在设为如上结构的本实施方式的功率模块101中，能够发挥与第1实施方式同样的作用效果。
并且，本实施方式中，电路层112具有铜层112B，因此能够将从半导体元件3产生的热量在铜层112B向面方向扩散，能够有效地向功率模块用基板110侧传递热量。
另外，在绝缘基板11的第一面形成有变形阻力相对较小的铝层112A，因此能够将负载热循环时产生的热应力通过该铝层112A吸收，并能够抑制绝缘基板11的裂缝。
并且，在电路层112的一个面侧形成有由变形阻力相对较大的铜或铜合金构成的铜层112B，因此在负载功率循环时，能够抑制电路层112的变形，并能够获得对功率循环的较高的可靠性。另外，电路层112的另一面为与绝缘基板11的第一面接合的面。
并且，本实施方式中，铝层112A与铜层112B被固相扩散接合，且该固相扩散接合时的温度设为400℃以上，因此促进Al原子与Cu原子的扩散，能够在短时间内充分进行固相扩散。并且，进行固相扩散接合时的温度设为548℃以下，因此不会产生Al和Cu的液相，能够抑制在铝层112A与铜层112B之间的接合界面产生凸起或厚度发生变动。
另外，将上述固相扩散接合的加热温度设为从比Al和Cu的共晶温度(548.8℃)低5℃的温度至低于共晶温度的范围时，能够抑制Al和Cu的化合物过度形成，并且能够确保固相扩散接合时的扩散速度，以比较短的时间进行固相扩散接合。
以上，对本发明的实施方式进行了说明，但本发明并不限定于此，在不脱离本发明的技术思想的范围内可适当变更。
例如，本实施方式中，将金属层设为由纯度为99.99质量％以上的4N铝构成的情况进行了说明，但并不限定于此，也可以由其他铝或铝合金构成，也可由铜或铜合金构成。
并且，本实施方式中，作为成为电路层的金属板以无氧铜的轧制板为例进行了说明，但并不限定于此，也可以由其他铜或铜合金构成。
另外，作为绝缘层使用由AlN构成的绝缘基板的情况进行了说明，但并不限定于此，也可使用由Al2O3、Si3N4等构成的绝缘基板。
并且，将绝缘基板和成为电路层的铜板通过活性金属钎料法进行接合的情况进行了说明，但并不限定于此，也可通过DBC法、铸造法等进行接合。
另外，将绝缘基板和成为金属层的铝板通过钎焊进行接合的情况进行了说明，但并不限定于此，也可适用瞬间液相连接法(Transient Liquid Phase Bonding)、金属膏法、铸造法等。
并且，焊锡材料的组成并不限定于本实施方式，只要是焊锡接合后形成的合金层的组成，作为主成分含有Sn，并且含有0.5质量％以上10质量％以下的Ni、30质量％以上40质量％以下的Cu即可。
并且，在第2实施方式中，通过在铝层的一个面固相扩散接合铜板，在电路层的接合面形成铜层的情况进行了说明，但并不限定于此，铜层形成方法并无限制。
例如，也可在铝层的一个面通过电镀法形成铜层。另外，形成厚度5μm至50μm左右的铜层时，优选适用电镀法。形成厚度50μm至3mm左右的铜层时，优选适用固相扩散接合。
实施例1
以下，对为确认本发明的效果而进行的确认实验的结果进行说明。
准备所述第1实施方式中记载的功率模块。绝缘基板由AlN构成，使用27mm×17mm、厚度0.6mm的基板。并且，电路层由无氧铜构成，使用25mm×15mm、厚度0.3mm的层。金属层由4N铝构成，使用25mm×15mm、厚度0.6mm的层。半导体元件设为IGBT元件，并使用13mm×10mm、厚度0.25mm的元件。作为散热器使用40.0mm×40.0mm×2.5mm的铝板(A6063)。
在此，调整形成于电路层的表面的Ni镀膜的厚度，并且如表1所示变更焊锡材料的组成，由此调整焊锡接合后的合金层的组成、合金层的厚度等，制作成为本发明例1～8及比较例1～6的各种功率模块。
另外，焊锡接合条件如下：氢气3vol％的还原气氛，加热温度(加热对象物温度)及保持时间设为表1的条件，将冷却至室温的平均冷却速度设为2.5℃/s。
(合金层的组成)
在如上述得到的功率模块中，通过EPMA分析实施在焊锡层中的与电路层之间的界面形成的合金层的成分分析。本实施例中，使用EPMA分析装置(JEOL Ltd.制JXA-8530F)，以加速电压：15kV、光斑直径：1μm以下、倍率：250倍分析合金层的平均组成。
(合金层厚度)
并且，对在焊锡层中的与电路层之间的界面形成的合金层的厚度进行测定。使用上述EPMA装置获得EPMA映射，测定在与电路层之间的界面连续形成的具有由(Cu,Ni)6Sn5构成的金属间化合物的合金层的面积，并将该面积除以映射宽度的尺寸来求出金属层厚度。另外，形成于与电路层之间的界面的合金层中，不包括从与电路层之间的界面向厚度方向未连续形成的区域而测定了合金层的面积。并且，由Cu3Sn构成的金属间化合物层与合金层相比非常薄，因此测定从电路层表面的厚度作为合金层的厚度。将比较例5及本发明例1的EPMA映射结果示于图5。
(功率循环试验)
将对IGBT元件的通电调整为每10秒钟重复进行一次通电(ON)时元件表面温度为140℃、非通电(OFF)时元件表面温度为60℃的循环，并反复进行10万次该功率循环。并且，对从初始状态开始的热阻的上升率进行了评价。另外，在本发明例1～5中，所有反复进行了10万次功率循环时的热阻上升率设为低于10％。
(功率循环寿命)
将向IGBT元件的通电调整为每10秒进行一次通电(ON)时的元件表面温度为140℃，非通电(OFF)时的元件表面温度为60℃的循环，并反复该功率循环。并且，对从初始状态开始的热阻的上升率成为10％以上的循环次数(功率循环寿命)进行了评价。
(热阻测定)
作为热阻，使用热阻测试仪(TESEC Corporation制4324-KT)对瞬态热阻进行了测定。设为施加功率：100W、施加时间：100ms，通过测定功率施加前后的栅极与发射极之间的电压差来求出热阻。测定是在进行上述功率循环试验时，每1万次循环实施一次测定。
[表1]
※功率循环寿命：热阻上升10％时的循环次数
在由铜构成的电路层的表面较厚地形成Ni镀膜的比较例5中，功率循环寿命为70000次而较短。推测这是因为，通过较厚的Ni镀膜，电路层的Cu向焊锡材料的扩散受阻，在焊锡层中Cu不足，且如图10所示，合金层的厚度低于2μm而变得较薄。
并且，在设为Cu的含量低于30质量％的比较例3中，同样由于合金层的厚度低于2μm而变得较薄，从而功率循环寿命变低。
并且，合金层的厚度被设为20μm以上的比较例4及比较例6中，功率循环寿命为80000～90000次而较短。推测这是因为较厚地形成的合金层成为产生裂纹的起点，促进了焊锡层的破坏。
并且，Ni的含量脱离本发明的范围的比较例1及比较例2中，功率循环寿命为70000～80000次而较短。推测这是因为合金层变得热不稳定。
相对于此，如图10所示，本发明例1～8中，合金层的厚度被设为2μm以上20μm以下，功率循环寿命变成110000次以上。推测这是因为电路层与焊锡层之间的界面通过合金层得到强化，焊锡层的破坏得到抑制。
如上，根据本发明例，确认到能够得到功率循环特性优异的功率模块。
实施例2
接着，如第2实施方式中所记载，准备由铝层和铜层构成电路层的功率模块。
绝缘基板由AlN构成，使用27mm×17mm、厚度0.6mm的基板。金属层由4N铝构成，使用25mm×15mm、厚度0.6mm的层。半导体元件设为IGBT元件，使用13mm×10mm、厚度0.25mm的元件。作为散热器使用40.0mm×40.0mm×2.5mm的铝板(A6063)。
电路层中铝层由4N铝构成，使用25mm×15mm、厚度0.6mm的层。并且，如表2所示，铜层通过电镀、固相扩散接合而形成。
电镀时，在铝层的表面实施锌酸盐处理之后，通过电解电镀形成表2所示的厚度的铜层。
固相扩散接合时，准备表2所示的厚度的铜板，以第2实施方式中例示的条件在铝层的表面固相扩散接合铜板。
如上制作成为本发明例11～16的各种功率模块。
另外，焊锡接合条件如下：氢气3vol％的还原气氛，加热温度(加热对象物温度)及保持时间设为表2的条件，将冷却至室温的平均冷却速度设为2.5℃/s。
并且，根据与实施例1相同的方法对合金层的组成、合金层厚度及功率循环寿命进行了评价。评价结果示于表2。
[表2]
※功率循环寿命：热阻上升10％时的循环次数
如表2所示，在本发明例11～16中，功率循环寿命均达110000次以上，确认到焊锡层的破坏得到抑制。即使在铝层上形成各种厚度的铜层而构成电路层时，也与实施例1同样地确认到能够提高功率循环特性。
并且，若铜层的厚度为5μm以上，则不会导致铜层中的Cu全部向焊锡侧扩散，确认到铜层残留。另外，若铜层的厚度为3mm以下，则确认到功率循环寿命变成10万次以上。
产业上的可利用性
根据本发明，即使在负载功率循环时，也能够提前抑制在焊锡层产生破坏，能够提供可靠性较高的功率模块。
符号说明
1-功率模块，3-半导体元件，10-功率模块用基板，11-绝缘基板(绝缘层)，12-电路层(铜层)，13-金属层，20-焊锡层，26-金属间化合物层，30-焊锡材料，31-Ni镀膜，101-功率模块，112-电路层，112A-铝层，112B-铜层。

Claims (1)

1.一种功率模块，其具备在绝缘层的一个面配设有电路层的功率模块用基板和接合于所述电路层上的半导体元件，该功率模块的特征在于，
在所述电路层中的与所述半导体元件的接合面设置有由铜或铜合金构成的铜层，
所述电路层还具备形成于所述绝缘层的一个面的铝层，
所述铜层层压于所述铝层的一个面侧，
所述铝层的另一面与所述绝缘层的第一面接合，
在所述电路层与所述半导体元件之间形成有使用焊锡材料形成的焊锡层，
所述焊锡层的厚度设在50μm以上200μm以下的范围内，
在所述焊锡层中的与所述电路层之间的界面形成有合金层，该合金层作为主成分含有Sn，并且含有0.5质量％以上10质量％以下的Ni和30质量％以上40质量％以下的Cu，该合金层的厚度设定在2μm以上20μm以下的范围内，
所述合金层具有由(Cu,Ni)6Sn5构成的金属间化合物，
在功率循环试验中，在通电时间5秒、温度差80℃的条件下负载10万次功率循环时的热阻上升率低于10％，
在所述电路层的表面形成有作为Cu和Sn的金属间化合物的Cu3Sn的金属间化合物层，在所述金属间化合物层上层压配置有所述焊锡层，
所述金属间化合物层的厚度设为0.8μm以下，
通过所述铜层的Cu向焊锡材料侧扩散，由包含Cu、Ni、Sn的金属间化合物(Cu,Ni)6Sn5构成的析出物颗粒分散在所述焊锡层的内部。
CN201380067852.6A 2012-12-25 2013-12-20 功率模块 Active CN104885207B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012281346 2012-12-25
JP2012-281346 2012-12-25
PCT/JP2013/084329 WO2014103955A1 (ja) 2012-12-25 2013-12-20 パワーモジュール

Publications (2)

Publication Number Publication Date
CN104885207A CN104885207A (zh) 2015-09-02
CN104885207B true CN104885207B (zh) 2018-05-22

Family

ID=51021038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380067852.6A Active CN104885207B (zh) 2012-12-25 2013-12-20 功率模块

Country Status (7)

Country Link
US (1) US9426915B2 (zh)
EP (1) EP2940720B1 (zh)
JP (1) JP5938390B2 (zh)
KR (1) KR102154369B1 (zh)
CN (1) CN104885207B (zh)
TW (1) TWI581343B (zh)
WO (1) WO2014103955A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210387290A1 (en) * 2018-12-17 2021-12-16 Heraeus Precious Metals North America Conshohocken Llc Process for forming an electric heater

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6418126B2 (ja) 2015-10-09 2018-11-07 三菱電機株式会社 半導体装置
JP6569511B2 (ja) * 2015-12-17 2019-09-04 三菱マテリアル株式会社 接合体、冷却器付きパワーモジュール用基板、冷却器付きパワーモジュール用基板の製造方法
JP6443568B2 (ja) * 2016-02-01 2018-12-26 株式会社村田製作所 接合材、それを用いた接合方法及び接合構造
JP6042577B1 (ja) * 2016-07-05 2016-12-14 有限会社 ナプラ 多層プリフォームシート
JP6915556B2 (ja) * 2018-01-24 2021-08-04 三菱マテリアル株式会社 半導体モジュールの接合層、半導体モジュール及びその製造方法
TWI703646B (zh) * 2019-05-09 2020-09-01 樂鑫材料科技股份有限公司 背晶薄膜結構、包含其之功率模組封裝體、及背晶薄膜結構的製造方法
TWI789748B (zh) 2021-04-26 2023-01-11 友達光電股份有限公司 電子裝置及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1812083A (zh) * 2005-01-07 2006-08-02 株式会社瑞萨科技 半导体器件及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4756200B2 (ja) 2000-09-04 2011-08-24 Ｄｏｗａメタルテック株式会社 金属セラミックス回路基板
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP2003133474A (ja) * 2001-10-25 2003-05-09 Kyocera Corp 電子装置の実装構造
JP4147875B2 (ja) * 2002-09-19 2008-09-10 住友金属鉱山株式会社 ろう材、これを用いた半導体装置の組み立て方法並びに半導体装置
JP3922166B2 (ja) 2002-11-20 2007-05-30 三菱マテリアル株式会社 パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2005116963A (ja) 2003-10-10 2005-04-28 Denso Corp 半導体装置
US7239016B2 (en) 2003-10-09 2007-07-03 Denso Corporation Semiconductor device having heat radiation plate and bonding member
KR20110124372A (ko) * 2004-04-05 2011-11-16 미쓰비시 마테리알 가부시키가이샤 Ａｌ／ＡｌＮ 접합체, 전력 모듈용 기판 및 전력 모듈, 그리고 Ａｌ／ＡｌＮ 접합체의 제조 방법
JP2006066716A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置
JP2006289434A (ja) * 2005-04-11 2006-10-26 Nihon Superior Co Ltd はんだ合金
JP2007059485A (ja) * 2005-08-22 2007-03-08 Rohm Co Ltd 半導体装置、基板及び半導体装置の製造方法
WO2007032486A1 (ja) * 2005-09-15 2007-03-22 Mitsubishi Materials Corporation 絶縁回路基板および冷却シンク部付き絶縁回路基板
WO2007142261A1 (ja) * 2006-06-06 2007-12-13 Mitsubishi Materials Corporation パワー素子搭載用基板、その製造方法、パワー素子搭載用ユニット、その製造方法、およびパワーモジュール
JP4939891B2 (ja) 2006-10-06 2012-05-30 株式会社日立製作所 電子装置
JP4629016B2 (ja) * 2006-10-27 2011-02-09 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法並びにパワーモジュール
JP2008227336A (ja) 2007-03-15 2008-09-25 Hitachi Metals Ltd 半導体モジュール、これに用いられる回路基板
JP5331322B2 (ja) * 2007-09-20 2013-10-30 株式会社日立製作所 半導体装置
WO2009051181A1 (ja) 2007-10-19 2009-04-23 Nihon Superior Sha Co., Ltd. 無鉛はんだ合金
JP2010087072A (ja) 2008-09-30 2010-04-15 Hitachi Automotive Systems Ltd パワー半導体モジュールおよびこれを用いたインバータシステム
JP2011143442A (ja) 2010-01-14 2011-07-28 Hitachi Automotive Systems Ltd 高信頼はんだ接続部をもつパワーモジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1812083A (zh) * 2005-01-07 2006-08-02 株式会社瑞萨科技 半导体器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Inhibition of Cracking in Cu6Sn5 Intermetallic Compounds at Sn-Cu Lead-Free Solders and Cu Substrate Interfaces;K. Nogita, et.al;《International Conference on Electronics Packaging (ICEP) 2009》;20090416;第K14-2-2卷;1-6 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210387290A1 (en) * 2018-12-17 2021-12-16 Heraeus Precious Metals North America Conshohocken Llc Process for forming an electric heater

Also Published As

Publication number Publication date
EP2940720A4 (en) 2016-08-17
WO2014103955A1 (ja) 2014-07-03
TWI581343B (zh) 2017-05-01
KR20150099754A (ko) 2015-09-01
KR102154369B1 (ko) 2020-09-09
TW201448056A (zh) 2014-12-16
JP5938390B2 (ja) 2016-06-22
CN104885207A (zh) 2015-09-02
EP2940720B1 (en) 2021-04-14
US20150319876A1 (en) 2015-11-05
EP2940720A1 (en) 2015-11-04
JP2014143407A (ja) 2014-08-07
US9426915B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
CN104885207B (zh) 功率模块
CN104885206B (zh) 功率模块
JP6696215B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
CN104205323B (zh) 功率模块用基板、自带散热器的功率模块用基板、功率模块及功率模块用基板的制造方法
CN105009278B (zh) 功率模块用基板、自带散热器的功率模块用基板及功率模块
CN104185900B (zh) 功率模块用基板、自带散热器的功率模块用基板以及功率模块
TWI641300B (zh) 接合體及功率模組用基板
TWI661516B (zh) 接合體，附散熱器電源模組用基板，散熱器，接合體的製造方法，附散熱器電源模組用基板的製造方法及散熱器的製造方法
JP2013229579A5 (zh)
JP2014160799A (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール
CN104995731B (zh) 功率模块
JP2016208009A (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
JP2014222788A (ja) パワーモジュール用基板の製造方法、ヒートシンク付パワーモジュール用基板の製造方法及びパワーモジュールの製造方法
WO2016167217A1 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
JP7167642B2 (ja) 接合体、ヒートシンク付絶縁回路基板、及び、ヒートシンク

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant