CN104881386B - 一种解决blvds总线直流平衡问题的装置 - Google Patents

一种解决blvds总线直流平衡问题的装置 Download PDF

Info

Publication number
CN104881386B
CN104881386B CN201510244731.5A CN201510244731A CN104881386B CN 104881386 B CN104881386 B CN 104881386B CN 201510244731 A CN201510244731 A CN 201510244731A CN 104881386 B CN104881386 B CN 104881386B
Authority
CN
China
Prior art keywords
data
blvds
memory
module
buses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510244731.5A
Other languages
English (en)
Other versions
CN104881386A (zh
Inventor
李伟
黄作兵
乐凌志
黄蕾
赵永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Guodian Nanzi 710086 Automation Co Ltd
Original Assignee
Nanjing Guodian Nanzi 710086 Automation Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Guodian Nanzi 710086 Automation Co Ltd filed Critical Nanjing Guodian Nanzi 710086 Automation Co Ltd
Priority to CN201510244731.5A priority Critical patent/CN104881386B/zh
Publication of CN104881386A publication Critical patent/CN104881386A/zh
Application granted granted Critical
Publication of CN104881386B publication Critical patent/CN104881386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种解决BLVDS总线直流平衡问题的装置，CPU芯片、FPGA芯片、BLVDS总线，所述FPGA芯片包括：串行数据收发模块、存储器、插码模块、BLVDS数据收发模块、减码模块；所述CPU芯片与串行数据收发模块一端相连接，串行数据收发模块另二端分别与存储器、插码模块相连接；存储器另一端与BLVDS数据收发模块相连接；插码模块、BLVDS数据收发模块、减码模块并联后与BLVDS总线相连接。本发明提供的一种解决BLVDS总线直流平衡问题的装置，利用FPGA芯片对串行数据进行实时处理，效率高，不需要CPU做任何改动。可扩展性强，一片FPGA可以扩展多条BLVDS总线，节省资源。

Description

一种解决BLVDS总线直流平衡问题的装置
技术领域
本发明涉及一种解决BLVDS总线直流平衡问题的装置，属于BLVDS总线技术领域。
背景技术
BLVDS（总线型低电压差分信号）总线具备250mV的低电压差分信号以及快速的过渡时间，其抗干扰特性与数据高速传输特点，使其在多点电缆以及背板有广泛的应用。然而以BLVDS总线进行数据的串行通信时，DC平衡问题也随之出现。目前，解决DC平衡问题的方法有曼彻斯特编码，以及8b-10b编码。曼彻斯特编码每个码元包含一个上升沿或者下降沿，这就对总线带宽要求高，效率低下。8B/10B编码需要较为复杂的编程，这就对程序处理增大了难度。
发明内容
目的：为了克服现有技术中存在的不足，本发明提供一种解决BLVDS总线直流平衡问题的装置。
技术方案：为解决上述技术问题，本发明采用的技术方案为：
一种解决BLVDS总线直流平衡问题的装置，包括：CPU芯片、FPGA芯片、BLVDS总线，所述FPGA芯片包括：串行数据收发模块、存储器、插码模块、BLVDS数据收发模块、减码模块；
所述串行数据收发模块用于向CPU芯片、存储器收发数据，向插码模块发送CPU发送数据结束信号；
所述存储器用于存储收发数据；
所述插码模块用于向BLVDS总线发送的每八位数据中第3位之后插入一位数据，数据的值与第3位数据相反；第6位之后插入一位数据，数据的值与第6位相反；第8位之后插入一位数据，数据的值与第8位相反；
所述BLVDS数据收发模块用于向BLVDS总线收发数据；
所述减码模块用于从BLVDS总线接收的每十一位数据中，检测第3位与第4位，第7位与第8位，第10位与第11位，两两数据均相反，则除去第4位，第8位，第11位的数据；
所述CPU芯片与串行数据收发模块一端相连接，串行数据收发模块输出端两端分别与存储器、插码模块相连接；存储器另一端与BLVDS数据收发模块相连接；插码模块、BLVDS数据收发模块、减码模块并联后与BLVDS总线相连接。
作为优选方案，所述CPU芯片设置为AM3352。
作为优选方案，所述存储器设置为FIFO存储器。
有益效果：本发明提供的一种解决BLVDS总线直流平衡问题的装置，利用插码模块对一字节数据的指定位插入相应数据位，从而避免串行数据中连续0或者连续1的情况，解决直流平衡问题。同时，利用减码模块检查接收数据插入位数据是否符合要求，达到校验数据的效果。本发明可利用FPGA芯片对串行数据进行实时处理，效率高，不需要CPU做任何改动。可扩展性强，一片FPGA可以扩展多条BLVDS总线，节省资源。
附图说明
图1为本发明的结构示意图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
如图1所示，一种解决BLVDS总线直流平衡问题的装置，包括：CPU芯片1、FPGA芯片2、BLVDS总线3，所述FPGA芯片2包括：串行数据收发模块21、存储器22、插码模块23、BLVDS数据收发模块24、减码模块25；
所述CPU芯片1与串行数据收发模块21一端相连接，串行数据收发模块21另二端分别与存储器22、插码模块23相连接；存储器22另一端与BLVDS数据收发模块24相连接；插码模块23、BLVDS数据收发模块24、减码模块25并联后与BLVDS总线3相连接。
具体使用方式如下：
情况一：向BLVDS总线发送数据工作过程。CPU芯片通过串行数据收发模块将数据帧发送存储器内部的FIFO中，当一帧数据从CPU芯片侧发送完毕后，串行数据收发模块发送数据结束信号至插码模块；插码模块将FIFO中每八位数据中第3位之后插入一位数据，数据的值与第3位数据相反；第6位之后插入一位数据，数据的值与第6位相反；第8位之后插入一位数据，数据的值与第8位相反；原数据格式为{data[8:1]}，最终得到的数据格式为{~data[8], data[8:7], ~data[6], data[6:4] , ~data[3], data[3:1]}，共11位。然后将插码后的数据发送到BLVDS总线上，直到FIFO中没有数据，则停止发送，从而解决了直流平衡问题。
情况二：从BLVDS总线接收数据工作过程。BLVDS数据收发模块实时监测总线上是否有数据，当减码模块接收到的每十一位数据中，检测第3位与第4位，第7位与第8位，第10位与第11位，两两数据均相反，则除去第4位，第8位，第11位的数据；将减码后的数据{data[10:9]，data[7:5], data[3:1]}发送到FIFO中，从FIFO中读取接收数据并通过串行数据收发模块，将数据发送到CPU芯片，直到发送完毕所有数据，表示接收过程结束。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (3)

1.一种解决BLVDS总线直流平衡问题的装置，包括：CPU芯片、FPGA芯片、BLVDS总线，其特征在于：所述FPGA芯片包括：串行数据收发模块、存储器、插码模块、BLVDS数据收发模块、减码模块；
所述串行数据收发模块用于向CPU芯片、存储器收发数据，向插码模块发送CPU发送数据结束信号；
所述存储器用于存储收发数据；
所述插码模块用于向BLVDS总线发送的每八位数据中第3位之后插入一位数据，数据的值与第3位数据相反；第6位之后插入一位数据，数据的值与第6位相反；第8位之后插入一位数据，数据的值与第8位相反；
所述BLVDS数据收发模块用于向BLVDS总线收发数据；
所述减码模块用于从BLVDS总线接收的每十一位数据中，检测第3位与第4位，第7位与第8位，第10位与第11位，两两数据均相反，则除去第4位，第8位，第11位的数据；
所述CPU芯片与串行数据收发模块一端相连接，串行数据收发模块输出端两端分别与存储器、插码模块相连接；存储器另一端与BLVDS数据收发模块相连接；插码模块、BLVDS数据收发模块、减码模块并联后与BLVDS总线相连接。
2.根据权利要求1所述的一种解决BLVDS总线直流平衡问题的装置，其特征在于：所述CPU芯片设置为AM3352。
3.根据权利要求1所述的一种解决BLVDS总线直流平衡问题的装置，其特征在于：所述存储器设置为FIFO存储器。
CN201510244731.5A 2015-05-14 2015-05-14 一种解决blvds总线直流平衡问题的装置 Active CN104881386B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510244731.5A CN104881386B (zh) 2015-05-14 2015-05-14 一种解决blvds总线直流平衡问题的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510244731.5A CN104881386B (zh) 2015-05-14 2015-05-14 一种解决blvds总线直流平衡问题的装置

Publications (2)

Publication Number Publication Date
CN104881386A CN104881386A (zh) 2015-09-02
CN104881386B true CN104881386B (zh) 2017-12-19

Family

ID=53948882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510244731.5A Active CN104881386B (zh) 2015-05-14 2015-05-14 一种解决blvds总线直流平衡问题的装置

Country Status (1)

Country Link
CN (1) CN104881386B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105573239A (zh) * 2016-01-11 2016-05-11 南京南瑞集团公司 一种高速背板总线通讯控制装置及方法
EP3603034A4 (en) * 2018-02-07 2020-04-08 Changzhou Globe Co., Ltd. COMMUNICATION CHANNEL BETWEEN A ROBOTIC LAWN MOWER AND A CHARGING STATION

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841976A (zh) * 2005-03-29 2006-10-04 华为技术有限公司 一种传输实时并行数据流的方法及系统
CN102340316A (zh) * 2011-09-07 2012-02-01 上海大学 基于fpga的微型空间过采样直流平衡串行解串器
CN202650000U (zh) * 2012-06-21 2013-01-02 王迈 多功能通用异步串行uart接口模块
CN103347023A (zh) * 2013-07-04 2013-10-09 北京新航智科技有限公司 一种工业现场环境下hdlc通信控制器
CN104579583A (zh) * 2015-02-09 2015-04-29 浪潮电子信息产业股份有限公司 一种对8b/10b编码方式的改进方法
CN204667392U (zh) * 2015-05-14 2015-09-23 南京国电南自美卓控制系统有限公司 一种解决blvds总线直流平衡问题的装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011041059A (ja) * 2009-08-12 2011-02-24 Sony Corp 符号化装置、情報処理装置、符号化方法、及びデータ伝送方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841976A (zh) * 2005-03-29 2006-10-04 华为技术有限公司 一种传输实时并行数据流的方法及系统
CN102340316A (zh) * 2011-09-07 2012-02-01 上海大学 基于fpga的微型空间过采样直流平衡串行解串器
CN202650000U (zh) * 2012-06-21 2013-01-02 王迈 多功能通用异步串行uart接口模块
CN103347023A (zh) * 2013-07-04 2013-10-09 北京新航智科技有限公司 一种工业现场环境下hdlc通信控制器
CN104579583A (zh) * 2015-02-09 2015-04-29 浪潮电子信息产业股份有限公司 一种对8b/10b编码方式的改进方法
CN204667392U (zh) * 2015-05-14 2015-09-23 南京国电南自美卓控制系统有限公司 一种解决blvds总线直流平衡问题的装置

Also Published As

Publication number Publication date
CN104881386A (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
CN107147657A (zh) 适用于多机可靠通信的通信协议、编解码方法及通讯设备
CN104881386B (zh) 一种解决blvds总线直流平衡问题的装置
EP3065329A3 (en) Aggregated data frame structures
CN102223273B (zh) 一种数字传感网络及通讯方法
CN206003086U (zh) 一种基于描述符的高速数据采集装置
CN204667392U (zh) 一种解决blvds总线直流平衡问题的装置
CN203158947U (zh) 一种施工升降机自动控制系统
EP2533400A3 (en) Inverter, inverter communication system, communication method thereof
CN206619060U (zh) 一种基于qsfp接口的100g网卡
CN103209105A (zh) 用于轨道交通车辆的通信设备及方法
CN105281972B (zh) 1553b总线的对比采集结构及对比采集方法
CN202906949U (zh) 一种rs485双主机通讯透传模块
CN103619075A (zh) 一种健康传感网络及通讯方法
CN204669383U (zh) 一种基于fpga的blvds总线数据传送装置
CN205540143U (zh) 主站通信控制器
CN202261382U (zh) 用于轨道交通车辆的通信设备
CN205622629U (zh) 一种高灵敏度低压电力线窄带载波通信模块
CN105245281B (zh) 一种工业集线器系统及其信号传输方法
CN206282271U (zh) 一种基于fpga的串口扩展系统
CN105376149B (zh) 用于轨道交通的通信网关
CN203136184U (zh) 无线传感器数据传输系统
CN204046647U (zh) 一种多路光纤转并行lvds数据通信适配卡
CN204359890U (zh) 具有通讯短路故障检测功能的通讯设备
CN202183878U (zh) 一种数字传感网络系统
CN207799427U (zh) 数字化复合手术室远程维护系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 210032 Jiangsu province Nanjing city Pukou high tech Zone Huidalu No. 9

Applicant after: Nanjing Guodian Nanzi 710086 Automation Co. Ltd.

Address before: Nanjing City, Jiangsu province 210032 Spark Road, Pukou hi tech Development Zone No. 8

Applicant before: Nanjing Guodian Nanzi Meizhuo Control System Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant