CN1841976A

CN1841976A - 一种传输实时并行数据流的方法及系统

Info

Publication number: CN1841976A
Application number: CN 200510059387
Authority: CN
Inventors: 廖健行; 李晓华; 张晋; 程贵峰
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2005-03-29
Filing date: 2005-03-29
Publication date: 2006-10-04
Anticipated expiration: 2025-03-29
Also published as: CN1841976B

Abstract

本发明公开了一种传输实时并行数据流的方法，该方法包含：在发送侧，将并行数据字节封装为包含帧头的数据帧，然后将组成数据帧的并行数据字节转换为串行数据流输出；而在接收侧，则首先从接收到的串行数据流中定位每个数据帧的帧头，并根据所定位的帧头，将串行数据流转换为由并行数据字节组成的包含帧头的数据帧，最后将得到的每个数据帧解封装，恢复出原始并行数据流，从而实现TDM数据流的跨机框传输。而且本发明采用通用的8B/10B编、解码器解决了串行数据流跨机框传输时的直流平衡问题。另外本发明还公开了一种传输实时并行数据流的系统。

Description

一种传输实时并行数据流的方法及系统

技术领域

本发明涉及时分复用(TDM)通信技术，特别是指一种传输实时并行数据流的方法及系统。

背景技术

随着网络通信技术的迅速发展，通信网络所承载的业务量急剧上升。相应地，对交换机等网络通信设备的数据传输能力也提出了更高的要求。现有的交换机是由多个相互级连的机框组成的，当需要进行并行数据流，如TDM数据流的跨机框传输时，由于一个TDM并行数据帧是由八个比特(Bit)并行数据组成的，因此每个发送侧机框必须通过八条输出线来并行输出组成每个TDM数据帧的八位数据，相应地，每个接收侧机框则必须通过八条输入线来并行接收发送侧机框发送的并行数据。然而随着通信业务量的不断增长，单个机框往往需要同时输出成百上千帧数据，而按照上述每帧数据占据八条数据线的传输方式，单个机框的出线量必须达到并行输出的数据帧数的八倍，才能满足输出要求，这无疑是一个非常惊人的数字。

针对上述问题，目前提出的一种解决方案是：在发送侧机框，首先将组成每个数据帧的八个比特并行数据转换为串行数据流，然后将转换之后得到的串行数据流通过一条输出线输出，而在接收侧机框，则通过一条输入线接收串行数据流，然后将接收到的串行数据流转换为并行数据流，即得到原始输出的并行数据流，从而实现跨机框传输TDM并行数据流时，节约机框出线量的目的。

然而，由于TDM数据流是连续不间断数据流，因此在发送侧将并行数据流转换为串行数据流之后，存在的一个问题是：如何在接收侧从接收到的串行数据流中识别出每个并行数据字节的起始位，从而将串行数据流恢复为原始并行数据流的问题。

为了解决上述问题，上述方案采取：在发送侧机框，对原始每16比特的TDM数据流进行编码，即在原始16比特的数据位之后再增加4比特协议数据位，具体有两种添加方式，一种方式是直接在16比特数据位之后添加1101；另一种方式是首先对16比特数据取反，然后在取反得到的16比特数据位后添加0010，这样就将原始具有16比特并行数据位的数据流转换为具有20比特并行数据位的数据流，然后将得到的并行数据流转换为串行数据流输出至接收侧机框。而在接收侧机框，则通过识别上述添加的4比特协议数据位来识别每个并行数据字节的起始位，然后根据识别的起始位，将接收到的每20比特的串行数据流转换为具有20个并行数据位的并行数据流，最后按照上述添加协议数据位的逆过程，对得到的并行数据流解码，恢复出原始具有16比特并行数据位的TDM数据流，完成TDM数据流在两个机框之间的传输。

基于上述方案用于传输实时并行数据流的机框结构如图1所示，即在发送侧机框，通过专用串并转换器将交换模块产生的并行数据流按照上述方式进行编码，然后将编码后得到的并行数据再转换为串行数据流；而在接收侧机框，则通过专用并串转换器，则按照逆过程进行并串转换以及解码等操作，最终恢复出原始TDM并行数据流。

然而，采用上述方法中，为每个TDM并行数据字节添加4比特协议数据位，来解决在接收侧识别并行数据字节起始位问题时，一方面，一旦在传输过程中出现失步，在接收侧则为了确定4比特协议数据位，不得不进行多次搜索，如20次以上来确定4比特协议数据，从而实现收发同步，影响了数据传输速度，增加了设备处理的负担。另一方面，在接收过程中，还存在协议数据与业务数据冲突，即相同的情况，这时就有可能发生因判断协议数据失误而导致对并行数据起始位定位不准确，最终影响数据传输的质量。

发明内容

有鉴于此，本发明的目的在于提供一种传输实时并行数据流的方法，实现在交换机中高效实时传输并行数据流，解决现有的TDM并行数据流跨机框传输时存在的传输质量差的问题。

为了解决以上问题，该方法包括如下步骤：

a、在发送侧，将并行数据字节封装为包含帧头的数据帧，然后将组成数据帧的并行数据字节转换为串行数据流输出；

b、在接收侧，从接收到的串行数据流中定位数据帧的帧头，并根据所定位的帧头，将串行数据流转换为由并行数据字节组成的包含帧头的数据帧，然后将得到的每个数据帧解封装，恢复出原始并行数据流。

在上述方法中，步骤a中所述将并行数据字节封装为包含帧头的数据帧的步骤包括：

a11、将所有的并行数据字节划分为一个以上由设定值个并行数据字节按照原始传送次序排列组成的并行数据字节集合；

a12、为每个并行数据字节集合添加相同的同步帧头。

在上述方法中，所述设定值为所封装的并行数据字节的所有组成比特位数的整数倍。

在上述方法中，步骤a11中，所述并行数据字节为包含8个并行比特位的并行数据字节；

所述步骤a12之后进一步包括：通过通用的8B/10B编码方式对每个并行数据字节进行编码，使其转换为包含10个并行比特位，且直流平衡的并行数据字节；

步骤a中，所述将组成数据帧的并行数据字节转换为串行数据流为：将转换得到的包含10个并行比特位，且直流平衡的并行数据字节转换为串行数据流；

所述步骤b包括如下步骤：

b1、在接收侧，从接收到的串行数据流中定位出每个数据帧的帧头以及每个并行数据字节的起始比特位，并根据所定位的每个并行数据字节的起始比特位将串行数据流恢复为所述包含10个并行比特位，且直流平衡的并行数据字节，以及根据所定位的每个数据帧的帧头恢复出所述的数据帧；

b2、通过通用的8B/10B解码方式对每个包含10个并行比特位，且直流平衡的并行数据字节进行解码，恢复出包含帧头的数据帧；

b3、对得到的每个包含帧头的数据帧进行解封装，恢复出原始的并行数据字节。

在上述方法中，所述步骤a12为：在划分出的每个并行数据字节集合中选取并行数据字节的组成比特位数个并行数据字节，并将选取的所有并行数据字节的同一非业务数据位作为帧头代码位，然后在选取的帧头代码位上添加设定的帧头代码；最后对该并行数据字节集合的所有组成数据位进行传输格式变换，使得所述帧头代码的传输格式为在并行数据所有位上并行输出；

所述步骤b3包括：将得到的组成每个数据帧的并行数据位的传输格式转换为原始并行数据流的传输格式，去掉添加的帧头代码，恢复出原始待发送的并行数据流。

在上述方法中，步骤a12中，所述对该并行数据字节集合的所有组成数据位进行传输格式变换的步骤包括：首先将添加了帧头代码的并行数据字节集合存储在设置的存储器中，然后按照能够使得所述帧头代码在并行数据所有位上并行输出的方式从存储器中读取并行数据；

步骤b3中，所述将得到的组成每个数据帧的并行数据位的传输格式转换为原始并行数据流的传输格式的步骤包括：首先将得到的每个数据帧存储在设置的存储器中，然后按照原始并行数据流的传输格式从存储器中读取并行数据。

本发明的另一个目的在于提供一种传输实时并行数据流的系统，该系统至少包括：发送模块和接收模块，所述发送模块包括：成帧模块和并串转换模块；其中，

成帧模块用于将并行数据字节封装为包括帧头的数据帧；

并串转换码块用于将每个并行数据字节转换为串行数据流输出；

所述接收模块包括：串并转换模块和解封装模块；其中，

串并转换模块用于从接收到的串行数据流中定位数据帧的帧头，并根据定位的帧头，将串行数据流转换为由并行数据字节组成的包含帧头的数据帧；

解封装模块用于对经过串并转换之后得到的数据帧进行解封装，恢复出原始并行数据流。

在上述系统中，所述发送模块进一步包括编码模块，所述编码模块用于对封装得到的数据帧进行编码，将组成每个数据帧的每个并行数据字节转换为直流平衡的并行数据字节；

所述接收模块进一步包括解码模块，该解码模块用于对串并转换得到的并行数据字节进行解码，将其恢复为组成原始并行数据帧的并行数据字节。

在上述系统中，所述编码模块为8B/10B编码器；所述解码模块为8B/10B解码器。

在上述系统中，所述并串转换模块为千兆以太网物理层串并转换GEPHY Serdes芯片；所述串并转换模块为GE PHY Serdes芯片。

综上所述，本发明通过在发送侧，将并行数据字节封装为包含帧头的数据帧，然后将组成数据帧的并行数据字节转换为串行数据流输出；而在接收侧，则首先从接收到的串行数据流中定位每个数据帧的帧头，并根据所定位的帧头，将串行数据流转换为由并行数据字节组成的包含帧头的数据帧，最后将得到的每个数据帧解封装，恢复出原始并行数据流，从而实现TDM数据流的跨机框传输。帧头定时发送，所以一旦接收端在一帧内失步马上能在下一帧能够同步，不需要接收方通知发送方发同步字，从而提高了同步速度，也提高了数据传输的速度；另一方面，本发明的同步帧头代码，即控制数据字不是在并行业务数据字节相对应的10比特并行数据代码中选取，而是在为其选取并行业务数据代码集合的补集中选取的，从而避免了同步帧头与业务数据冲突的可能性。而且本发明的帧头设置采用业界通用的同步帧头，兼容性好，能够实现不同厂家设备的对接。

另外，本发明采用通用的8B/10B编、解码器解决了串行数据流跨机框传输时的直流平衡问题。而且，本发明通过特定的编码方式将原始不规则的并行数据字节转换为组成高、低电平数基本相等的并行数据字节，再将得到的并行数据字节转换为串行数据流输出至接收侧机框，从而既减少了并行数据流跨机框传输时的出线量，又保证了串行数据流在两机框间传输时的直流平衡，进而提高了数据传输的质量，而且本发明采用国际通用的编解码器进行编码，因此克服了与产自不同厂家设备的兼容性问题，由于本发明采用成本较低的通用串并转换芯片，因此降低了交换机的成本。

附图说明

图1为采用专用转换器实现并行实时数据流传输的机框结构示意图。

图2为本发明实现并行实时数据流传输方法的基本流程图。

图3为本发明实现并行实时数据流传输的具体实施方法流程图。

图4为本发明实现并行实时数据流传输的系统结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。

本发明的核心思想是：在发送侧，将并行数据字节封装为包含帧头的数据帧，然后将组成数据帧的并行数据字节转换为串行数据流输出；而在接收侧，则首先从接收到的串行数据流中定位每个数据帧的帧头，并根据所定位的帧头，将串行数据流转换为由并行数据字节组成的包含帧头的数据帧，然后将得到的每个数据帧解封装，恢复出原始并行数据流。从而实现TDM并行数据流的传输。

本发明方法的基本流程如图2所示，主要包括如下步骤：

步骤201：在发送侧，将并行数据字节封装为包含同一帧头的数据帧，然后将组成数据帧的并行数据字节转换为串行数据流输出；

步骤202：在接收侧，从接收到的串行数据流中定位数据帧的帧头，并根据所定位的帧头，将串行数据流转换为由并行数据字节组成的包含帧头的数据帧，然后将得到的每个数据帧解封装，恢复出原始并行数据流。

下面通过一个具体实施例详细说明本发明的方法，本实例方法的流程如图3所示，具体包括如下步骤：

步骤301：在发送侧，首先将所有待发送的并行数据字节封装为包含帧头的数据帧。具体封装方式为：将所有的并行数据字节划分为一个以上由设定值个并行数据字节按照原始传送次序排列组成的并行数据字节集合，然后为每个并行数据字节集合添加一个同步帧头。

其中，在划分并行数据字节集合，可以按照设定值个并行数据字节来形成一个并行数据字节集合，这完全可以根据传输的效率以及设备的传输能力来确定。一般来讲，封装数据帧时采取的设定值为：所封装的并行数据字节的所有组成比特位数的整数倍，例如：TDM并行数据的组成比特位数为8比特，那么封装数据帧的设定值就为8的整数倍。而且，封装不同的数据帧时，既可以采取为每个数据帧封装相同数值个并行数据字节，也可以采取为每个数据帧封装不同数值个并行数据字节。

在本实施例中，采取将每128比特数据封装为一个数据帧，而且采用均匀封装的方式封装每个数据帧，即封装得到的每个数据帧的大小均为128比特，即16个并行数据字节，即一个并行数据集合。为了更好的说明数据帧的封装过程，即成帧过程，下面通过数据列表的形式详细说明，首先，原始的具有8个并行比特位的TDM并行数据流如表1所示。

P0	O0	N0	M0	L0	K0	J0	I0	H0	G0	F0	E0	D0	C0	B0	A0
P0	O0	N0	M0	L0	K0	J0	I0	H0	G0	F0	E0	D0	C0	B0	A0	P1	O1	N1	M1	L1	K1	J1	I1	H1	G1	F1	E1	D1	C1	B1	A1
P2	O2	N2	M2	L2	K2	J2	I2	H2	G2	F2	E2	D2	C2	B2	A2	P1	O1	N1	M1	L1	K1	J1	I1	H1	G1	F1	E1	D1	C1	B1	A1
P2	O2	N2	M2	L2	K2	J2	I2	H2	G2	F2	E2	D2	C2	B2	A2	P3	O3	N3	M3	L3	K3	J3	I3	H3	G3	F3	E3	D3	C3	B3	A3
P4	O4	N4	M4	L4	K4	J4	I4	H4	G4	F4	E4	D4	C4	B4	A4	P3	O3	N3	M3	L3	K3	J3	I3	H3	G3	F3	E3	D3	C3	B3	A3
P4	O4	N4	M4	L4	K4	J4	I4	H4	G4	F4	E4	D4	C4	B4	A4	P5	O5	N5	M5	L5	K5	J5	I5	H5	G5	F5	E5	D5	C5	B5	A5
P6	O6	N6	M6	L6	K6	J6	I6	H6	G6	F6	E6	D6	C6	B6	A6	P5	O5	N5	M5	L5	K5	J5	I5	H5	G5	F5	E5	D5	C5	B5	A5
P6	O6	N6	M6	L6	K6	J6	I6	H6	G6	F6	E6	D6	C6	B6	A6	P7	O7	N7	M7	L7	K7	J7	I7	H7	G7	F7	E7	D7	C7	B7	A7

表1原始的具有8个并行比特位的128比特并行数据帧格式

从表1可以看出，该128比特数据由16个并行数据字节组成，如代码为A～P的数据，每个并行数据包括8比特数据位，如A0～A7，其中下标为0的代码表示并行数据字节的最低位，如A0、B0、P0等，而下标为7的则表示最高位数据，如A7、B7、P7等，下标为0～6的代码表示业务数据，而下标为7的代码则为与业务数据无关的协议数据，用于指示发送侧机框的发送状态，如主用、备用、正常或故障等。而该128比特数据位的传送顺序为：首先传送A0～A7，然后传送B0～B7，最后传送P0～P7，接着传送下一个128比特数据帧，每个数据帧的传送次序都相同，且每两个数据帧间无间断。

以上说明了原始TDM并行数据流的格式，下面说明为封装数据帧增加帧头的过程。

由于原始128比特数据中的A7～P7，即下标为7的代码都是协议数据，在本发明中，将其中的A7～H7代码用于传送发送侧机框的状态指示，而将另外的I7～P7代码用于传送同步位，即如表2所示，将I7～P7转换为S0～S7来传送同步位，作为封装数据帧的帧头代码。

P0	O0	N0	M0	L0	K0	J0	I0	H0	G0	F0	E0	D0	C0	B0	A0
P0	O0	N0	M0	L0	K0	J0	I0	H0	G0	F0	E0	D0	C0	B0	A0	P1	O1	N1	M1	L1	K1	J1	I1	H1	G1	F1	E1	D1	C1	B1	A1
P2	O2	N2	M2	L2	K2	J2	I2	H2	G2	F2	E2	D2	C2	B2	A2	P1	O1	N1	M1	L1	K1	J1	I1	H1	G1	F1	E1	D1	C1	B1	A1
P2	O2	N2	M2	L2	K2	J2	I2	H2	G2	F2	E2	D2	C2	B2	A2	P3	O3	N3	M3	L3	K3	J3	I3	H3	G3	F3	E3	D3	C3	B3	A3
P4	O4	N4	M4	L4	K4	J4	I4	H4	G4	F4	E4	D4	C4	B4	A4	P3	O3	N3	M3	L3	K3	J3	I3	H3	G3	F3	E3	D3	C3	B3	A3
P4	O4	N4	M4	L4	K4	J4	I4	H4	G4	F4	E4	D4	C4	B4	A4	P5	O5	N5	M5	L5	K5	J5	I5	H5	G5	F5	E5	D5	C5	B5	A5
P6	O6	N6	M6	L6	K6	J6	I6	H6	G6	F6	E6	D6	C6	B6	A6	P5	O5	N5	M5	L5	K5	J5	I5	H5	G5	F5	E5	D5	C5	B5	A5
P6	O6	N6	M6	L6	K6	J6	I6	H6	G6	F6	E6	D6	C6	B6	A6	S7	S6	S5	S4	S3	S2	S1	S0	H7	G7	F7	E7	D7	C7	B7	A7

表2添加同步位之后的数据帧格式

然而，按照表2所示的数据帧格式，数据位的传送顺序是：首先传送A0～A7，依次一直传送至H0～H7，然后传送I0～S0，依次一直传送至P0～S7。从上述传送顺序不难得知，上述S0～S7帧头代码并不是同时传送的，而是被分割到不同的并行数据字节中先后传送的，因此该S0～S7帧头代码还不能作为封装数据帧的帧头。为了将这S0～S7帧头代码转换为数据帧的帧头，此时就需要对表2所示的数据帧格式再进行一次变换，改变数据帧代码的传输顺序，从而使得S0～S7代码能够同时传输，进而使得后续设备可以通过接收到的S0～S7帧头代码来识别数据帧的起始并行数据字节和每个并行数据字节的起始位，即最低位。变换之后的数据帧格式如表3所示，这时，数据帧代码的传输顺序为：A0～H0，A1～H1，I6～P6，最后是S0～S7，即S0～S7成为真正意义上的下一个所封装数据帧的同步帧头。

S0	I6	I5	I4	I3	I2	I1	I0	A7	A6	A5	A4	A3	A2	A1	A0
S0	I6	I5	I4	I3	I2	I1	I0	A7	A6	A5	A4	A3	A2	A1	A0	S1	J6	J5	J4	J3	J2	J1	J0	B7	B6	B5	B4	B3	B2	B1	B0
S2	K6	K5	K4	K3	K2	K1	K0	C7	C6	C5	C4	C3	C2	C1	C0	S1	J6	J5	J4	J3	J2	J1	J0	B7	B6	B5	B4	B3	B2	B1	B0
S2	K6	K5	K4	K3	K2	K1	K0	C7	C6	C5	C4	C3	C2	C1	C0	S3	L6	L5	L4	L3	L2	L1	L0	D7	D6	D5	D4	D3	D2	D1	D0
S4	M6	M5	M4	M3	M2	M1	M0	E7	E6	E5	E4	E3	E2	E1	E0	S3	L6	L5	L4	L3	L2	L1	L0	D7	D6	D5	D4	D3	D2	D1	D0
S4	M6	M5	M4	M3	M2	M1	M0	E7	E6	E5	E4	E3	E2	E1	E0	S5	N6	N5	N4	N3	N2	N1	N0	F7	F6	F5	F4	F3	F2	F1	F0
S6	O6	O5	O4	O3	O2	O1	O0	G7	G6	G5	G4	G3	G2	G1	G0	S5	N6	N5	N4	N3	N2	N1	N0	F7	F6	F5	F4	F3	F2	F1	F0
S6	O6	O5	O4	O3	O2	O1	O0	G7	G6	G5	G4	G3	G2	G1	G0	S7	P6	P5	P4	P3	P2	P1	P0	H7	H6	H5	H4	H3	H2	H1	H0

表3变换之后的数据帧格式

上述将表2所示数据帧格式变换为表3所示数据帧格式的具体方式可以包括：存数据和输出数据两个过程。其中，存数据过程为：首先将表2所示的所有代码按照输出的顺序用一个128比特的存储器进行存储，用TDM系统的发送时钟控靠存储器，第一个时钟节拍首先存储A0～A7，并开始计数，第二个时钟节拍再存储B0～B7，计数器加1，一直到存储H0～H7，然后存储I0～S0，直到存储P0～S7，当一个数据帧的128比特代码位全部存储完毕时，再按照上述过程存储下一个128比特数据帧。而输出数据的过程为：当存储器中已经存储了64比特数据时，即存储到H0～H7时，计数器计到8，这时通过时钟计数器控制输出数据，即在第9个时钟节拍时，开始从存储器中输出数据，即首先输出A0～H0，在第十个时钟节拍时，输出A1～H1，依次一直输出至A7～H7，然后输出J0～P0，依次一直输出至S0～S7，当输完该128比特数据后，再重复上述过程输出下一个128比特的数据帧。

步骤302：依次对封装之后的每个数据帧的每个并行数据字节进行编码，将原始非直流平衡的并行数据流转换为直流平衡的并行数据流。

由于不同机框的地电位不一定完全相等，所以为了保证在跨机框传输数据时不发生信号畸变，两个机框之间通常采取交流耦合的方式互连，即在两个机框之间只传输数据信号的交流部分，而在传输前滤掉其直流部分。而为了保证采用交流耦合方式传输数据信号时不出现误码，必须保证发送的数据信号是直流平衡的，即所发送信号的组成高、低电平数基本相等。而TDM数据流属于不规则数据流，其数据信号的高低电平数不相等，因此在发送侧机框对产生的TDM并行数据流进行并串转换前，首先需要解决如何将TDM数据流转换为组成高、低电平数基本相等的数据流的问题。

而通过现有技术实现并行数据流跨机框传输时，增添4比特并行数据位也不能够保证组成每个并行数据字节的高低电平数基本相等，因此现有技术并不能解决串行数据流跨机框传输时的直流平衡问题。

在这里，本发明利用标准的8B/10B芯片对具有8个并行比特位的并行数据流进行编码，使其转换为具有10个并行比特位的并行数据流，而且保证由该具有10个并行比特位的数据流转换得到的串行数据流为组成高低电平数基本相等的数据流，即直流平衡的数据流。

下面简单说明8B/10B芯片的编码原理，由于8个并行比特位可以对应2⁸，即256个数据，而10个并行比特位可以对应2¹⁰，即1024个数据，因此在将具有8个并行比特位的并行数据字节转换为具有10个并行比特位的并行数据字节时，可以在1024个数据并行字节中选择512个高、低电平数基本相等的并行业务数据字节来交替表示具有8个并行比特位的256个数据，即定义一个8B并行数据字节对应两种10B编码，这两种10B编码可以交替传送。而为了避免了同步帧头与并行业务数据发生代码冲突，在剩余的512个数据中选取协议数据字节来表示并行的同步帧头，这样就建立了具有8个并行比特位的256个数据与具有10个并行比特位且高、低电平数基本相等的并行数据字节之间的映射关系，从而保证由具有10个并行比特位的并行数据字节转换而来的串行数据流在跨机框传输时的直流平衡。而上述之所以选择512个高、低电平数基本相等的并行业务数据字节来交替表示具有8个并行比特位的256个数据，是因为在为8B数据选取10B代码时存在选取的高低电平数不完全相等的情况，这样长时间传送该编码，就会影响到传送串行数据时的直流平衡，因此采取为一个8B数据选取两个10B代码的方式，两个10B代码交替使用，从而保证数据长时间传送时的直流平衡。

步骤303：将转换得到的每个包含10个并行比特位的并行数据字节转换为串行数据流输送至接收侧。

步骤304：在接收侧，从接收到的串行数据流中定位出每个数据帧的帧头以及每个并行数据字节的起始比特位，并根据所定位的每个并行数据字节的起始比特位将串行数据流恢复为所述包含10个并行比特位，且直流平衡的并行数据字节，以及根据所定位的每个数据帧的帧头恢复出所述的数据帧。

步骤305：将组成每个数据帧的具有10个并行比特位的并行数据字节按照上述编码的逆过程，解码为具有8个并行比特位的并行数据字节。

步骤306：对由具有8个并行比特位的并行数据字节组成的每个数据帧进行格式变换，使其转换为表2所示的数据帧格式，然后去掉添加的同步帧头代码，恢复出原始TDM并行数据流。

上述步骤306的具体实现方式可以为：首先将接收到的按照表3所示的传输格式传输的数据用一个128比特的存储器存储，即先存储表3的A0～H0，再存储A1～H1，直到存储完A7～H7，然后存储J0～P0，J1～P1，直到存储完S0～S7，当这128比特数据，即一个数据帧的数据存储完毕时，再重复上述过程存储下一个128比特的数据帧。在上述存储过程中，当存储完A7～H7时，存储器中已存储了64比特的数据，这时，开始从存储器中读数据，即先读A0～A7，然后读B0～B7，依次一直读至H0～H7，然后读I0～S0，依次一直读至P0～S7，当读完该128比特数据以后，再重复上述过程，这样得到表2的数据，即恢复出了原始数据，然后去掉S0～S7，就得到表1所示格式的数据流，完成TDM并行数据流的跨机框传送。

以上说明了本发明实现并行实时数据流跨机框传输的方法，下面说明本发明实现并行实时数据流传输的系统结构，如图4所示，本发明系统包括发送模块和接收模块，

所述发送模块包括：成帧模块和并串转换模块；其中，

成帧模块用于将并行数据字节封装为包括帧头的数据帧；

所述接收模块包括：串并转换模块和解封装模块；其中，

串并转换模块用于从接收到的串行数据流中定位数据帧的帧头，并根据所定位的帧头，将串行数据流转换为由并行数据字节组成的包含帧头的数据帧；

而且，在上述发送模块还可以进一步包括编码模块，所述编码模块用于对封装得到的数据帧进行编码，将组成每个数据帧的每个并行数据字节转换为直流平衡的并行数据字节；

例如，该编码模块可以是符合国际标准的8B/10B编码器等。8B/10B编码器用于对接收到的每个包含8个并行比特位的并行数据字节进行编码，将其转换为具有10个并行比特位且组成高低电平数基本相等的并行数据字节。

而所述接收模块进一步包括解码模块，所述解码模块用于对经过串并转换得到的并行数据字节进行解码，将其恢复为组成原始并行数据帧的并行数据字节。该解码模块也可以是与上述8B/10B编码器相对应的8B/10B解码器，此时8B/10B解码器就用于按照编码的逆过程将接收到的具有10个并行比特位的并行均匀数据字节转换为具有8个并行比特位的并行数据字节；

当上述编码模块和解码模块分别采用8B/10B编码器和8B/10B解码器时，上述并串转换模块则用于将接收到的具有10个并行比特位且直流平衡的并行数据字节转换为串行数据流。在一个8B/10B芯片中通常会集成编码和解码功能部件，因此一个8B/10B芯片往往会同时具备编、解码功能。

而上述接收模块中的串并转换模块则用于根据发送时为每个数据帧设置的帧头定位每个数据帧的起始并行字节，然后将每个帧头代码之后的每10比特串行数据转换为一个具有10个并行比特位的并行数据字节。

上述并串转换模块可以采用通用的并串转换芯片，如物理层编码遵循IEEE 802.3协议的千兆以太网物理层串并转换(GE PHY Serdes)芯片等。相应地，串并转换模块也为与发送侧相匹配的用于进行逆转换的GE PHYSerdes芯片。在一个GE PHY Serdes芯片通常会集成串并转换和并串转换的功能部件，因此一个GE PHY Serdes芯片往往既具有并串转换功能又具有串并转换功能。

上述发送模块可以是交换机内的一个机框，或者是机框内部用于实现并行数据发送功能的一个组成部分等；而接收模块与发送模块相对应，也可以是交换机内的一个机框，或者是机框内部用于实现并行数据发送功能的一个组成部分等。由于业务的需要，一个机框通常既是发送机框又是接收侧机框，因此可以在一个机框中既包括发送模块用于向其它机框发送数据，又包括接收模块，用于接收其它机框输出的数据，甚至可以在一个机框中包括多个发送模块和多个接收模块。

总之，以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims

1、一种传输实时并行数据流的方法，其特征在于，该方法至少包括步骤：

2、根据权利要求1所述的方法，其特征在于，步骤a中，所述将并行数据字节封装为包含帧头的数据帧的步骤包括：

a12、为每个并行数据字节集合添加相同的同步帧头。

3、根据权利要求2所述的方法，其特征在于，步骤a11中，所述设定值为所封装的并行数据字节的所有组成比特位数的整数倍。

4、根据权利要求2或3所述的方法，其特征在于，步骤a11中，所述并行数据字节为包含8个并行比特位的并行数据字节；

所述步骤b包括如下步骤：

5、根据权利要求4所述的方法，其特征在于，所述步骤a12为：在划分出的每个并行数据字节集合中选取并行数据字节的组成比特位数个并行数据字节，并将选取的所有并行数据字节的同一非业务数据位作为帧头代码位，然后在选取的帧头代码位上添加设定的帧头代码；最后对该并行数据字节集合的所有组成数据位进行传输格式变换，使得所述帧头代码的传输格式为在并行数据所有位上并行输出；

6、根据权利要求5所述的方法，其特征在于，步骤a12中，所述对该并行数据字节集合的所有组成数据位进行传输格式变换的步骤包括：首先将添加了帧头代码的并行数据字节集合存储在设置的存储器中，然后按照能够使得所述帧头代码在并行数据所有位上并行输出的方式从存储器中读取并行数据；

7、一种传输实时并行数据流的系统，包括发送模块和接收模块，其特征在于，所述发送模块包括：成帧模块和并串转换模块；其中，

成帧模块用于将并行数据字节封装为包括帧头的数据帧；

所述接收模块包括：串并转换模块和解封装模块；其中，

8、根据权利要求7所述的系统，其特征在于，所述发送模块进一步包括编码模块，所述编码模块用于对封装得到的数据帧进行编码，将组成每个数据帧的每个并行数据字节转换为直流平衡的并行数据字节；

9、根据权利要求8所述的系统，其特征在于，所述编码模块为8B/10B编码器；所述解码模块为8B/10B解码器。

10、根据权利要求7至9中任意一项所述的系统，其特征在于，所述并串转换模块为千兆以太网物理层串并转换GE PHY Serdes芯片；所述串并转换模块为GE PHY Serdes芯片。