CN106776422B - 一种基于8b/10b编解码的串行传输方法及系统 - Google Patents
一种基于8b/10b编解码的串行传输方法及系统 Download PDFInfo
- Publication number
- CN106776422B CN106776422B CN201611041076.4A CN201611041076A CN106776422B CN 106776422 B CN106776422 B CN 106776422B CN 201611041076 A CN201611041076 A CN 201611041076A CN 106776422 B CN106776422 B CN 106776422B
- Authority
- CN
- China
- Prior art keywords
- data
- bit
- parallel data
- bit parallel
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明实施例提供一种基于8B/10B编解码的串行传输方法及系统，涉及通信技术领域。其中方法包括：串行数据发送端将特定格式的16bit并行数据经两次8B/10B编码后转换为20bit并行数据；串行数据发送端将20bit并行数据转换为高速串行数据流后经外界线路传输至串行数据接收端；串行数据接收端接收高速串行数据流，并将高速串行数据流转换为20bit并行数据；串行数据接收端对20bit并行数据进行两次8B/10B解码后得到特定格式的16bit并行数据。本发明实施例可以实现2711格式数据的串行传输，弥补了现有的FPGA内置硬核不能满足2711格式数据的串行传输，需要针对2711格式数据开发专用芯片的缺陷，降低了串行传输的通信成本，并且无需在FPGA上设置多个用于连接专用芯片的通用管脚，简化了FPGA的结构。
Description
技术领域
本发明属于通信技术领域，尤其涉及一种基于8B/10B编解码的串行传输方法及系统。
背景技术
目前8B/10B编解码在串行数据传输上有较为普遍的应用，然而现有的FPGA内置硬核基本仅适用于常用的协议，如：以太网协议，不够灵活，无法满足特定领域的数据格式的要求，如：2711格式数据。目前，在FPGA上实现2711格式数据的串行传输的方式一般为：由FPGA提供较多数目管脚，通过多数目管脚连接针对2711格式数据的专用芯片，然后利用该专用芯片来实现2711格式数据的串行传输，这种方式不仅需要针对2711格式数据的字符开发专用芯片，成本较高，而且还需要在FPGA上设置较多数目管脚，使得FPGA的结构较为复杂。
发明内容
本发明实施例的目的在于提供一种基于8B/10B编解码的串行传输方法及系统，旨在解决现有的在FPGA上实现2711格式数据的串行传输的方式需要针对2711格式数据的字符开发专用芯片，成本较高，而且还需要在FPGA上设置较多数目管脚，使得FPGA的结构较为复杂的问题。
本发明实施例是这样实现的，一种基于8B/10B编解码的串行传输方法，包括：
串行数据发送端将特定格式的16bit并行数据经两次8B/10B编码后转换为20bit并行数据；
所述串行数据发送端将所述20bit并行数据转换为高速串行数据流后经外界线路传输至串行数据接收端；
所述串行数据接收端接收所述高速串行数据流，并将所述高速串行数据流转换为20bit并行数据；
所述串行数据接收端对所述20bit并行数据进行两次8B/10B解码后得到所述特定格式的16bit并行数据。
另一方面本发明实施例提供一种基于8B/10B编解码的串行传输系统，包括串行数据发送端和串行数据接收端，所述串行数据发送端包括8B/10B编码单元和串并发送单元，所述串行数据接收端包括8B/10B解码单元和串并接收单元，其中：
所述8B/10B编码单元，用于将特定格式的16bit并行数据经两次8B/10B编码后转换为20bit并行数据；
所述串并发送单元，用于将所述20bit并行数据转换为高速串行数据流后经外界线路传输至串行数据接收端；
所述串并接收单元，用于接收所述高速串行数据流，并将所述高速串行数据流转换为20bit并行数据；
所述8B/10B解码单元，用于对所述20bit并行数据进行两次8B/10B解码后得到所述特定格式的16bit并行数据。
本发明实施例通过串行数据发送端将特定格式的16bit并行数据经两次8B/10B编码后转换为20bit并行数据；所述串行数据发送端将所述20bit并行数据转换为高速串行数据流后经外界线路传输至串行数据接收端；所述串行数据接收端接收所述高速串行数据流，并将所述高速串行数据流转换为20bit并行数据；所述串行数据接收端对所述20bit并行数据进行两次8B/10B解码后得到所述特定格式的16bit并行数据，从而实现了2711格式数据字符的串行传输，弥补了现有的FPGA内置硬核不能满足2711格式数据的串行传输，需要针对2711格式数据开发专用芯片的缺陷，降低了串行传输的通信成本，并且无需在FPGA上设置多个用于连接专用芯片的通用管脚，简化了FPGA的结构。
附图说明
图1是本发明实施例提供的一种基于8B/10B编解码的串行传输方法的示意流程图；
图2是本发明实施例提供的一种基于8B/10B编解码的串行传输方法中将16bit并行数据编码成20bit并行数据原理的示意图；
图3是本发明实施例提供的一种基于8B/10B编解码的串行传输方法中RD值计算原理的示意图；
图4是本发明实施例提供的一种基于8B/10B编解码的串行传输方法中检测comma字符位置原理的示意图；
图5是本发明实施例提供的一种基于8B/10B编解码的串行传输方法中将20bit并行数据解码成16bit并行数据原理的示意图；
图6是本发明实施例提供的一种基于8B/10B编解码的串行传输系统的示意性框图；
图7是本发明实施例提供的一种基于8B/10B编解码的串行传输系统中8B/10B编码单元的示意性框图；
图8是本发明实施例提供的一种基于8B/10B编解码的串行传输系统中8B/10B解码单元的示意性框图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1是本发明实施例提供的一种基于8B/10B编解码的串行传输方法的示意流程图。参见图1所示，本实施例提供的一种基于8B/10B编解码的串行传输方法可以包括以下步骤：
在S101中，串行数据发送端将特定格式的16bit并行数据经两次8B/10B编码后转换为20bit并行数据。其中，所述特定格式为2711格式。
在本实施例中，步骤S101具体包括：
将所述16bit并行数据拆分为两个8bit并行数据，并将所述两个8bit并行数据均拆分为高3bit和低5bit两个部分；
对所述两个8bit并行数据的高3bit进行3B/4B编码、低5bit进行5B/6B编码得到两组10bit的有效编码数据，并将所述两组10bit的有效编码数据合成为所述20bit并行数据。
其中，所述对所述两个8bit的高3bit进行3B/4B编码、低5bit进行5B/6B编码得到两组10bit的有效编码数据，并将所述两组10bit的有效编码数据合成为所述20bit并行数据包括：
分别将所述高3bit和所述低5bit作为3B/4B编码的ROM表和4B/5B编码的ROM表的地址值进行查表；
将上一个周期20bit并行数据中最后一个数据子块的最终RD值作为本周期20bit并行数据中第一个数据子块的初始RD值；
根据查表结果和所述第一个数据子块的初始RD值获取两组10bit的有效编码数据；
检测Comma字符的输入，并根据检测到的Comma字符生成相应的K码；
根据所述两组10bit的有效编码数据和所述K码生成20bit并行数据。
参见图2所示，在本实施例中，所述串行数据发送端包括两个3B/4B编码的ROM表和两个5B/6B编码的ROM表。其中，3B/4B编码的ROM表的结构为5×8，即深度为8，位宽为5。由于每一个3B值对应一个查找表的输出，因此深度为8.每一个输出值的位宽为5，其中bit3～bit0对应每一个3B值在RD为负的时候的4B编码值，bit4指示此3B值是否对应两个4B编码值，当bit4为“1”时，表示该3B值对应有两个反相的4B编码值，当bit4为“0”时，表示该3B值只对应有一个4B编码值。其中，5B/6B编码的ROM表的结构为7×32，即深度为32，位宽为7。每一个5B值对应一个查找表的输出，因此深度为32。每一个输出值的位宽为7，其中bit5～bit0对应每一个5B值在RD为负的时候的6B编码值，bit6指示此5B值是否对应有两个6B编码值，当bit6为“1”时表示该5B值对应有两个反相的6B编码值，当6bit为“0”时表示该5B值只对应有一个6B编码值。本实施例中，采用的上述两种结构的ROM表的形式，相对于现有技术中采用的每一个3B值或者5B值均对应两个映射的4B或5B值的查找表，可以节省40％左右的存储资源。
在本实施例中，当查找到每个3B值或5B值对应有两个4B编码值或者6B编码值时，可以进一步根据RD值来选择其中一个作为有效的编码值。具体的，如图3所示，在本实施例每个周期的20bit的编码分为四个子块31～34：两个4bit子块33、31和两个6bit子块34、32，按照从低位到高位的顺序排列。上一个周期的最终RD值rd_4b_2h经D型触发器35处理后作为第一个6bit子块的初始RD值rd_last_col，第一个6bit子块的结束RD值rd_6b_1h作为第二个4bit子块的初始RD值，第二个4bit子块的结束RD值rd_4b_1h作为第三个6bit子块的初始RD值，第三个6bit子块的结束RD值rd_6b_2h作为第四个4bit子块的初始RD值。
在本实施例中，通过将高、低位输入信号tk_msb、tk_lsb分别经反相器21处理后作为逻辑与门22的两个输入信号，然后根据逻辑与门22的输出信号d_code_valid_dly1来检测输入的数据是否为comma字符，进而根据检测到的comma字符生成相应的K码。进一步的，comma字符至少包括起始符、空闲符和结束符三种特殊字符，相应的K码值至少包括分别与所述起始符、空闲符和结束符相应的起始码、空闲码和结束码。
在本实施例中，在得到两组10bit的有效编码数据和K码后，即可根据所述两组10bit的有效编码数据和所述K码生成20bit并行数据。
在S102中，所述串行数据发送端将所述20bit并行数据转换为高速串行数据流后经外界线路传输至串行数据接收端。
在S103中，所述串行数据接收端接收所述高速串行数据流，并将所述高速串行数据流转换为20bit并行数据。
在S104中，所述串行数据接收端对所述20bit并行数据进行两次8B/10B解码后得到所述特定格式的16bit并行数据。
在本实施例中，步骤S104具体包括：
所述串行数据接收端检测出所述20bit并行数据中Comma字符的位置；
根据所述Comma字符的位置定位出所述20bit并行数据中两组10bit的有效编码数据，并将所述两组10bit的有效编码数据均拆分为高4bit和低6bit两个部分；
对所述两组10bit的有效编码数据的高4bit进行3B/4B解码，低6bit进行5B/6B解码得到两个8bit的解码数据，并将所述两组8bit的解码数据合成为所述特定格式的16bit并行数据。
参见图4所示，在本实施例中，经串转并后，一个20bit的Comma字符一般会横跨两个周期。将原始的接收数据延迟一拍和接下来的一拍新的接收数据组成一个40bit数据，在这40bit数据中从bit0开始逐位搜索Comma字符，当找到Comma字符后确定后续有效数据编码的位置。其中，图4中的41当前周期数据，42为延迟一拍数据。
其中，对所述两组10bit的有效编码数据的高4bit进行3B/4B解码，低6bit进行5B/6B解码得到两个8bit的解码数据，并将所述两组8bit的解码数据合成为所述特定格式的16bit并行数据具体包括：
分别将两组10bit的有效编码数据的所述高4bit和所述低6bit作为3B/4B解码的ROM表和4B/5B解码的ROM表的地址值进行查表得到两个8bit的解码数据；
根据所述两个8bit的解码数据生成所述特定格式的16bit并行数据。
在本实施例中，所述串行数据接收端包括两个3B/4B解码的ROM表和两个5B/6B解码ROM表。其中，3B/4B解码的ROM表的结构为4×16，即深度为16，位宽为4。每一个4B编码制对应一个查找表的输出，因此深度为16。每一个输出值的位宽为4，其中bit2～bit0对应每一个4B编码值的解码输出值，bit3指示该4B编码值是否为非法值，当bit3为“1”时表示非法。其中，5B/6B解码的ROM表的结构为6×64，即深度为64，位宽为6。每一个6B值对应一个查找表的输出，因此深度为64。每一个输出值的位宽为6，其中bit4～bit0对应每一个6B编码值的解码输出值，bit5指示该6B编码值是否为非法值，当bit5为“1”时表示非法。其中，解码原理可参见图5所示。
以上可以看出，本实施例提供的一种基于8B/10B编解码的串行传输方法通过串行数据发送端将特定格式的16bit并行数据经两次8B/10B编码后转换为20bit并行数据；所述串行数据发送端将所述20bit并行数据转换为高速串行数据流后经外界线路传输至串行数据接收端；所述串行数据接收端接收所述高速串行数据流，并将所述高速串行数据流转换为20bit并行数据；所述串行数据接收端对所述20bit并行数据进行两次8B/10B解码后得到所述特定格式的16bit并行数据，从而实现了2711格式数据字符的串行传输，弥补了现有的FPGA内置硬核不能满足2711格式数据的串行传输，需要针对2711格式数据开发专用芯片的缺陷，降低了串行传输的通信成本，并且无需在FPGA上设置多个用于连接专用芯片的通用管脚，简化了FPGA的结构。
图6是本发明实施例提供的一种基于8B/10B编解码的串行传输系统的示意性框图，该系统用于运行图1所示实施例提供的方法。为了便于说明仅仅示出了与本实施例相关的部分。
参见图6所示，本实施例提供的一种基于8B/10B编解码的串行传输系统，包括串行数据发送端61和串行数据接收端62，所述串行数据发送端61包括8B/10B编码单元611和串并发送单元612，所述串行数据接收端62包括8B/10B解码单元621和串并接收单元622，其中：
所述8B/10B编码单元611，用于将特定格式的16bit并行数据经两次8B/10B编码后转换为20bit并行数据；
所述串并发送单元612，用于将所述20bit并行数据转换为高速串行数据流后经外界线路传输至串行数据接收端；
所述串并接收单元621，用于接收所述高速串行数据流，并将所述高速串行数据流转换为20bit并行数据；
所述8B/10B解码单元622，用于对所述20bit并行数据进行两次8B/10B解码后得到所述特定格式的16bit并行数据。
可选的，所述8B/10B编码单元611包括：
拆分单元71，用于将所述16bit并行数据拆分为两个8bit并行数据，并将所述两个8bit并行数据均拆分为高3bit和低5bit两个部分；
编码单元72，用于对所述两个8bit并行数据的高3bit进行3B/4B编码、低5bit进行5B/6B编码得到两组10bit的有效编码数据，并将所述两组10bit的有效编码数据合成为所述20bit并行数据。
可选的，所述编码单元72包括：
第一查表单元721，用于分别将所述高3bit和所述低5bit作为3B/4B编码的ROM表和4B/5B编码的ROM表的地址值进行查表；
RD计算单元722，用于将上一个周期20bit并行数据中最后一个数据子块的最终RD值作为本周期20bit并行数据中第一个数据子块的初始RD值；
数据编码生成单元723，用于根据查表结果和所述第一个数据子块的初始RD值获取两组10bit的有效编码数据；
K码生成单元724，用于检测Comma字符的输入，并根据检测到的Comma字符生成相应的K码；
第一组合逻辑单元725，用于根据所述两组10bit的有效编码数据和所述K码生成20bit并行数据。
可选的，所述8B/10B解码单元622包括：
Comma字符检测单元81，用于检测出所述20bit并行数据中Comma字符的位置；
编码数据定位单元82，用于根据所述Comma字符的位置定位出所述20bit并行数据中两组10bit的有效编码数据，并将所述两组10bit的有效编码数据均拆分为高4bit和低6bit两个部分；
解码单元83，用于对所述两组10bit的有效编码数据的高4bit进行3B/4B解码，低6bit进行5B/6B解码得到两个8bit的解码数据，并将所述两组8bit的解码数据合成为所述特定格式的16bit并行数据。
可选的，所述解码单元83包括：
第二查表单元831，用于分别将两组10bit的有效编码数据的所述高4bit和所述低6bit作为3B/4B解码的ROM表和4B/5B解码的ROM表的地址值进行查表得到两个8bit的解码数据；
第二组合逻辑单元832，用于根据所述两个8bit的解码数据生成所述特定格式的16bit并行数据。
需要说明的是，本发明实施例提供的上述系统中各个单元，由于与本发明方法实施例基于同一构思，其带来的技术效果与本发明方法实施例相同，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
因此，可以看出，本实施例提供的一种基于8B/10B编解码的串行传输系统同样可以实现2711格式数据的串行传输，弥补了现有的FPGA内置硬核不能满足2711格式数据的串行传输，需要针对2711格式数据开发专用芯片的缺陷，降低了串行传输的通信成本，并且无需在FPGA上设置多个用于连接专用芯片的通用管脚，简化了FPGA的结构。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种基于8B/10B编解码的串行传输方法，其特征在于，包括：
串行数据发送端将特定格式的16bit并行数据经两次8B/10B编码后转换为20bit并行数据；所述特定格式为2711格式；
所述串行数据发送端将所述20bit并行数据转换为高速串行数据流后经外界线路传输至串行数据接收端；
所述串行数据接收端接收所述高速串行数据流，并将所述高速串行数据流转换为20bit并行数据；
所述串行数据接收端对所述20bit并行数据进行两次8B/10B解码后得到所述特定格式的16bit并行数据；
所述串行数据发送端将特定格式的16bit并行数据经两次8B/10B编码后转换为20bit并行数据包括：将所述16bit并行数据拆分为前后串联的两个8bit并行数据，并将所述两个8bit并行数据均拆分为高3bit和低5bit两个部分；对所述两个8bit并行数据的高3bit进行3B/4B编码、低5bit进行5B/6B编码得到两组10bit的有效编码数据，并将所述两组10bit的有效编码数据合成为所述20bit并行数据；
所述对所述两个8bit的高3bit进行3B/4B编码、低5bit进行5B/6B编码得到两组10bit的有效编码数据，并将所述两组10bit的有效编码数据合成为所述20bit并行数据包括：分别将所述高3bit和所述低5bit作为3B/4B编码的ROM表和4B/5B编码的ROM表的地址值进行查表；将上一个周期20bit并行数据中最后一个数据子块的最终RD值作为本周期20bit并行数据中第一个数据子块的初始RD值；根据查表结果和所述第一个数据子块的初始RD值获取两组10bit的有效编码数据；检测Comma字符的输入，并根据检测到的Comma字符生成相应的K码；根据所述两组10bit的有效编码数据和所述K码生成20bit并行数据，所述Comma字符至少包括起始符、空闲符和结束符三种特殊字符，所述K码值至少包括分别与所述起始符、空闲符和结束符相应的起始码、空闲码和结束码；
所述串行数据接收端对所述20bit并行数据进行两次8B/10B解码后得到所述特定格式的16bit并行数据包括：将接收的20bit并行数据延迟一拍和接下来新接收的一拍20bit并行数据组成40bit数据，在所述40bit数据中从bit0开始逐位搜索Comma字符，使所述串行数据接收端检测出所述20bit并行数据中Comma字符的位置；根据所述Comma字符的位置定位出所述20bit并行数据中两组10bit的有效编码数据，并将所述两组10bit的有效编码数据均拆分为高4bit和低6bit两个部分；对所述两组10bit的有效编码数据的高4bit进行3B/4B解码，低6bit进行5B/6B解码得到两个8bit的解码数据，并将所述两组8bit的解码数据合成为所述特定格式的16bit并行数据。
2.如权利要求1所述的基于8B/10B编解码的串行传输方法，其特征在于，所述对所述两组10bit的有效编码数据的高4bit进行3B/4B解码，低6bit进行5B/6B解码得到两个8bit的解码数据，并将所述两组8bit的解码数据合成为所述特定格式的16bit并行数据包括：
分别将两组10bit的有效编码数据的所述高4bit和所述低6bit作为3B/4B解码的ROM表和4B/5B解码的ROM表的地址值进行查表得到两个8bit的解码数据；
根据所述两个8bit的解码数据生成所述特定格式的16bit并行数据。
3.一种基于8B/10B编解码的串行传输系统，其特征在于，包括串行数据发送端和串行数据接收端，所述串行数据发送端包括8B/10B编码单元和串并发送单元，所述串行数据接收端包括8B/10B解码单元和串并接收单元，其中：
所述8B/10B编码单元，用于将特定格式的16bit并行数据经两次8B/10B编码后转换为20bit并行数据；所述特定格式为2711格式；
所述串并发送单元，用于将所述20bit并行数据转换为高速串行数据流后经外界线路传输至串行数据接收端；
所述串并接收单元，用于接收所述高速串行数据流，并将所述高速串行数据流转换为20bit并行数据；
所述8B/10B解码单元，用于对所述20bit并行数据进行两次8B/10B解码后得到所述特定格式的16bit并行数据；
所述8B/10B编码单元包括：拆分单元，用于将所述16bit并行数据拆分为前后串联的两个8bit并行数据，并将所述两个8bit并行数据均拆分为高3bit和低5bit两个部分；编码单元，用于对所述两个8bit并行数据的高3bit进行3B/4B编码、低5bit进行5B/6B编码得到两组10bit的有效编码数据，并将所述两组10bit的有效编码数据合成为所述20bit并行数据；
所述编码单元包括：第一查表单元，用于分别将所述高3bit和所述低5bit作为3B/4B编码的ROM表和4B/5B编码的ROM表的地址值进行查表；RD计算单元，用于将上一个周期20bit并行数据中最后一个数据子块的最终RD值作为本周期20bit并行数据中第一个数据子块的初始RD值；数据编码生成单元，用于根据查表结果和所述第一个数据子块的初始RD值获取两组10bit的有效编码数据；K码生成单元，用于检测Comma字符的输入，并根据检测到的Comma字符生成相应的K码；第一组合逻辑单元，用于根据所述两组10bit的有效编码数据和所述K码生成20bit并行数据；
所述8B/10B解码单元包括：Comma字符检测单元，用于将接收的20bit并行数据延迟一拍和接下来新接收的一拍20bit并行数据组成40bit数据，在所述40bit数据中从bit0开始逐位搜索Comma字符，使所述串行数据接收端检测出所述20bit并行数据中Comma字符的位置；编码数据定位单元，用于根据所述Comma字符的位置定位出所述20bit并行数据中两组10bit的有效编码数据，并将所述两组10bit的有效编码数据均拆分为高4bit和低6bit两个部分；解码单元，用于对所述两组10bit的有效编码数据的高4bit进行3B/4B解码，低6bit进行5B/6B解码得到两个8bit的解码数据，并将所述两组8bit的解码数据合成为所述特定格式的16bit并行数据。
4.如权利要求3所述的基于8B/10B编解码的串行传输系统，其特征在于，所述解码单元包括：
第二查表单元，用于分别将两组10bit的有效编码数据的所述高4bit和所述低6bit作为3B/4B解码的ROM表和4B/5B解码的ROM表的地址值进行查表得到两个8bit的解码数据；
第二组合逻辑单元，用于根据所述两个8bit的解码数据生成所述特定格式的16bit并行数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611041076.4A CN106776422B (zh) | 2016-11-21 | 2016-11-21 | 一种基于8b/10b编解码的串行传输方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611041076.4A CN106776422B (zh) | 2016-11-21 | 2016-11-21 | 一种基于8b/10b编解码的串行传输方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106776422A CN106776422A (zh) | 2017-05-31 |
| CN106776422B true CN106776422B (zh) | 2021-08-27 |
Family
ID=58974064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611041076.4A Active CN106776422B (zh) | 2016-11-21 | 2016-11-21 | 一种基于8b/10b编解码的串行传输方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106776422B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108988991B (zh) * | 2018-07-26 | 2020-12-01 | 电子科技大学 | 带宽自适应的串行数据传输系统 |
| CN111258946A (zh) * | 2019-12-03 | 2020-06-09 | 湖南迈克森伟电子科技有限公司 | 一种gtx与tlk2711系列芯片的通信方法 |
| CN111225301B (zh) * | 2019-12-27 | 2021-07-20 | 广州芯德通信科技股份有限公司 | 一种8b/10b编码与64b/66b编码互转的装置和方法 |
| CN115361064B (zh) * | 2022-07-27 | 2023-09-01 | 中国船舶集团有限公司第七二四研究所 | 一种多路光纤数据传输的同步信号自动对准方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1841976A (zh) * | 2005-03-29 | 2006-10-04 | 华为技术有限公司 | 一种传输实时并行数据流的方法及系统 |
| US7181555B2 (en) * | 2001-03-08 | 2007-02-20 | Yamaha Corporation | Data communication apparatus, data communication method, and program |
| CN102707653A (zh) * | 2012-06-07 | 2012-10-03 | 中国科学院安徽光学精密机械研究所 | 高精度智能增益多路数据采集系统 |
| CN104467865A (zh) * | 2014-12-01 | 2015-03-25 | 山东华芯半导体有限公司 | 串行通信协议控制器、字节拆分电路及8b10b编码器 |
-
2016
- 2016-11-21 CN CN201611041076.4A patent/CN106776422B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7181555B2 (en) * | 2001-03-08 | 2007-02-20 | Yamaha Corporation | Data communication apparatus, data communication method, and program |
| CN1841976A (zh) * | 2005-03-29 | 2006-10-04 | 华为技术有限公司 | 一种传输实时并行数据流的方法及系统 |
| CN102707653A (zh) * | 2012-06-07 | 2012-10-03 | 中国科学院安徽光学精密机械研究所 | 高精度智能增益多路数据采集系统 |
| CN104467865A (zh) * | 2014-12-01 | 2015-03-25 | 山东华芯半导体有限公司 | 串行通信协议控制器、字节拆分电路及8b10b编码器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106776422A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106776422B (zh) | 一种基于8b/10b编解码的串行传输方法及系统 | |
| US6747580B1 (en) | Method and apparatus for encoding or decoding data in accordance with an NB/(N+1)B block code, and method for determining such a block code | |
| US10216690B2 (en) | Single-wire interface bus transceiver system based on I2C-bus, and associated method for communication of single-wire interface bus | |
| CN1713626B (zh) | 电压电平编码系统和方法 | |
| US8898550B2 (en) | Encoding of data for transmission | |
| JP2016514430A (ja) | クロック情報を信号状態の遷移に組み込むマルチワイヤシグナリングのためのトランスコーディング方法 | |
| US11611354B2 (en) | Data encoding method, decoding method, related device, and storage medium | |
| KR100774180B1 (ko) | 디지털 멀티미디어 인터페이스를 가지는 디지털 멀티미디어데이터 송수신장치 | |
| WO2011137790A1 (zh) | 通用公共无线接口业务发送/接收方法及装置 | |
| TW201316718A (zh) | 編碼方法、編碼裝置、解碼方法、解碼裝置、資料傳送裝置及資料接收裝置 | |
| KR100969748B1 (ko) | 직렬 통신 시스템에서 직렬 데이터의 송수신 방법 및 장치와 이를 위한 직렬 통신 시스템 | |
| RU2015129532A (ru) | Способ, система и устройство связи для оптической сетевой системы | |
| CN111726312A (zh) | 差分信号处理设备、其操作方法和电子信令的方法 | |
| US9621388B2 (en) | Method for serial data transmission and system therefor | |
| CN113438052B (zh) | 信号解码方法、装置、电子设备以及存储介质 | |
| CN105760329A (zh) | 一种减少总线耦合翻转的编解码装置 | |
| US9872035B2 (en) | System and method for transcoding data | |
| CN113949388A (zh) | 用于串行器/解串器系统的编解码器与编解码方法 | |
| CN103347114B (zh) | 一种基于蓝牙的dtmf解码方法和系统 | |
| KR101127063B1 (ko) | 아스키 코드와 연동 가능한 2-바이트 한글 완성형 코드를 포함하는 데이터 구조를 기록한 컴퓨터로 읽을 수 있는 매체와, 아스키 코드와 연동 가능한 2-바이트 한글 완성형 코드를 이용하는 인코더 및 디코더와, 아스키 코드와 연동 가능한 2-바이트 한글 완성형 코드를 이용한 인코딩 방법 및 디코딩 방법과, 이를 행하는 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체 | |
| CN113238610A (zh) | 一种计数器信号同步的方法、装置、设备及存储介质 | |
| JPH0846648A (ja) | 通信装置 | |
| JP2011155330A (ja) | 伝送システム | |
| US20220329325A1 (en) | Microcontroller and signal modulation method | |
| CN118264359A (zh) | 一种数据传输方法、装置、电子设备和计算机程序产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |