CN115361064B - 一种多路光纤数据传输的同步信号自动对准方法 - Google Patents
一种多路光纤数据传输的同步信号自动对准方法 Download PDFInfo
- Publication number
- CN115361064B CN115361064B CN202210888226.4A CN202210888226A CN115361064B CN 115361064 B CN115361064 B CN 115361064B CN 202210888226 A CN202210888226 A CN 202210888226A CN 115361064 B CN115361064 B CN 115361064B
- Authority
- CN
- China
- Prior art keywords
- data
- clock
- optical fiber
- degree
- synchronization trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Abstract
本发明涉及一种多路光纤数据传输的同步信号自动对准方法,利用前级分机向各收发子阵发送数字基带信号和通道及波束控制信息数据包的物理光纤作为载体,处于前级分机的光纤数据发送端在每帧数据包的包头中加入包含有COMMA字符的特殊编码数据作为时间同步的标识,然后处于收发子阵的光纤数据接收端对8b/10b编码后的COMMA字符进行探测、8b/10b解码、光纤数据恢复时钟的相位调节,自动调节有源面阵中各子阵的时间同步触发信号与子阵内本地时钟的相位关系,以完成本子阵接收到的时间同步触发信号与前级分机发送端时基的对齐,以此类推,最终实现有源天线面阵中所有子阵的同步工作的方法。
Description
技术领域
本发明涉及一种同步信号的自动对准方法。
背景技术
随着科技的发展和技术的进步,相控阵雷达有源天线面阵中的组件由“砖”式堆砌方式逐步演变为“瓦片”式的堆叠方式。“砖”式堆砌下的T/R组件也进化成了“瓦片”式堆叠下的收发子阵。其特点在于单个模块内通道密度更高、体积更小、重量更轻、成本更低。单个有源面阵内所有的收发子阵需要在同一时刻进行信号的发射或者是信号的接收,这对子阵之间的同步工作提出了严格的要求。但是伴随着功放芯片的进步,有源面阵的发射功率也越来越大,集成的通道也越来越多,对数据和信号的处理速率也越来越快。各种复杂的使用环境,扩大了信号噪声,增强了电磁干扰,降低了时序裕量。采用传统差分双绞线的方式来传输时间同步触发,不仅增加了单个子阵的接口数量和接口类型,间接造成了成本的上升;而且每个子阵额外增加的线缆数量,致使面阵内部线缆排布难度增大,电磁干扰严重,甚至在极端电磁环境下造成误触发。
在技术发展过程中,有源天线面阵需要发射的信号形式越来越多样化和复杂化,工作脉冲宽度的变化、工作周期的捷变、波束指向位置的快速变化等因素使得有源天线面阵中的子阵难以满足自行产生信号的要求,将信号产生向系统后级移动,由后级分机将需要发射的信号进行数字化,形成数字基带信号,然后通过光纤发送到有源天线面阵中的各子阵。虽然发送给每个子阵的基带信号都是相同的,但是根据天线面阵资源调度的灵活性要求,在同一时刻对每个子阵中的每个收发通道的控制是完全不同的,所以每个数据接收端都有对应的光纤与数据发送端直接相连。在此基础上可以利用这根本就必不可少的光纤,通过在数据发送端对传输数进行特殊编码,以及在数据接收端增加字符探测、解码、对齐等功能模块,实现取消传输同步触发的差分双绞线。这种方式既能解决噪声及电磁干扰对电触发的影响,提升可靠性,也能有效减少有源天线面阵与后级分级之间的物理连线,降低成本,简化设计,降低调试及维护难度。
但是在相控阵雷达系统中,有源面阵中的时钟分配传输网络(如图1所示),由于使用的传输电缆特性各不相同、功分网络的路径差,以及子阵加电顺序的先后、时钟恢复电路中计数器的起始位置不同等各种因素,造成了单纯依靠光纤和时钟线路在物理上等长来保证各子阵之间的时间同步不再可靠,随使用环境的变化(包含但不限于时间、空间、温度、湿度等),有源面阵内的所有子阵间的时钟分配传输网络、光纤数据传输路径都会发生变化,导致已标定的光纤数据恢复时钟与子阵本地时钟之间的相位差出现变化,最终导致个别子阵的时间同步信号与其他子阵刚好相差一个本地时钟周期的情况,俗称“触发跳相”。为解决跳相问题,目前大多采用人工标定的方式,使面阵中的所有子阵的时间同步触发信号对齐。当有源面阵与后级分机之间的装放位置发生变化时,导致时钟分配传输网络的电缆发生物理特性的改变,这将致使子阵中光纤数据恢复时钟与子阵本地时钟之间的相位差出现变化,再次发生“触发跳相”。当有源面阵与后级分机不再出现位置变化时,随设备的工作环境的变化,时钟分配传输网络电缆与数据传输的光缆的物理特性也会随之产生改变,同样会导致“触发跳相”的发生。
发明内容
为解决当时钟分配传输网络的电缆与数据传输光缆的物理特性发生改变,导致的子阵内光纤数据恢复时钟与子阵本地时钟之间的相位差出现变化而产生的“触发跳相”问题,本发明的提出了一种多路光线数据传输同步信号的自动对准方法。
本发明的技术方案包括:
步骤1:数据接收端在FPGA数据恢复时钟下将接收到的经串并转换后、且未经8b/10b解码的连续两组40bits并行数据,通过移位存储的方式存储到一个位宽为80bits的移位存储器中,并构建40个位宽为40bits的比较寄存器组,采用单bit滑窗的方式分别从移位寄存器中截取出40个40bits的数据,分别存储到比较寄存器组中;同时遍历40个比较寄存器组中的低10bits字段,探测经发送端8b/10b编码后的COMMA字符,如果在40个比较寄存器组的低10bits字段中均未找到该COMMA字符,则将先进入移位存储器的40bits数据移出,后进入的40bits数据左移40bits,腾出的空间内再移入一个新的40bits数据;然后将40个比较寄存器组中的数据按上述方式更新,再次寻找编码后的COMMA字符;如果在某个比较寄存器的低10bits区域内探测到COMMA编码字符,则将该比较寄存器的40bits并行数据输出,且后续的并行数据均从该比较寄存器提取;
步骤2:所述步骤1中输出的40bits并行数据进入8b/10b解码器,进行解码,解码后,40bits位宽转换为32bits位宽,然后判断该32bits并行数据是否是与数据发送端附加于数据帧头时间同步触发编码字符一致;如果数据完全一致,则在FPGA恢复时钟域下产生一个时间同步触发信号,然后在FPGA本地时钟域下通过时钟管理单元按照90度相位递增产生4个时钟序列信号,即0度时钟、90度时钟、180度时钟和270度时钟;由这4个时钟对恢复时钟域产生的时间同步触发信号进行同时采样,并采取多级寄存的方式以消除跨时钟域的影响;
步骤3:在0度时钟域判断4个时钟域对时间同步触发信号的采样值,根据实际采样值与最佳采样区间关系计算出由恢复时钟域下产生的同步触发信号相对于本地时钟域的时间差,根据时间差判断同步触发信号的上升沿是否落在本地时钟域的最佳采样区间,然后调节FPGA内的高速串行收发器的RX_SLIDE信号,通过该信号对FPGA数据恢复时钟的相位进行调节,数据恢复时钟产生的同步触发信号上升沿与该相位同步改变,最终实现同步触发信号与本地时钟之间的时间差调节,最后经本地0度时钟域判断,4个时钟对时间同步触发信号的采样值处于最佳采样区间,确保有源天线面阵中的所有子阵的同步触发信号在本地时钟域的自动对齐。
实现本发明的技术解决方案为:
本发明利用了有源天线面阵中各子阵的本地时钟产生的4个具有90度相位差的时钟对由光纤数据恢复时钟产生的时间同步触发信号的采样结果与理论最佳采样区间的两个边界值进行比较,计算出时间同步触发信号需要调节的时间,并自动对光纤数据恢复时钟的相位进行调节,实现有源面阵中所有子阵的自动对齐,以完成工作时间的精确同步。
附图说明
图1是有源面阵时钟分配传输网络示意图;
图2是光纤数据接收端自动对准逻辑功能框图;
图3是数据接收端移位寄存器和比较寄存器存储示意图;
图4是数据接收端恢复时钟与本地时钟相位关系时序图。
具体实施方式
下面结合附图和实施例对本发明作进一步的解释说明。
本发明采用等相电缆为天线面阵中的每个子阵提供相位相等的时钟信号,作为每个子阵的本地输入时钟,并且在数据的发送端需要剔除各通道的光纤数据发送缓冲器,以确保所有光纤通道的数据能在同一时刻发送,同时对将要发送的数据进行封装,使用包含COMMA字符的特殊数据作为每一发送帧数据的帧头,其他数据跟随其后。在发送前对数据进行8b/10b编码,然后转换为串行数据后经光纤发送。数据接收端利用FPGA的高速串行收发器接收来自光纤的串行数据,然后通过串并转换器将串行数据转换为位宽为40bit的并行数据,同时通过CDR电路,从串行数据中提取出光纤数据恢复时钟。
在COMMA字符探测器中构建一个位宽为80bit的移位寄存器,每个时钟周期将从串并转换器输出的并行数据放置到移位寄存器的低40bit,移位寄存器中原低40bit的数据移位到高40bit。再构建40个位宽为40bit的比较寄存器,用于存储移位寄存器中不同bit段的数据。在一个时钟周期内,将40个比较寄存器中的低10bit数据与COMMA字符8b/10b编码后的10bit数据进行比较。如果相同,则表示该比较寄存器中的数据为串并转换后边界对齐的并行数据,每个时钟周期都将这个比较寄存器中的数据送入8b/10b解码器,经解码后的并行数据如果是与发送端约定好的特殊字符,则表示时间同步开始;如果不同,则将移位寄存器中的高40bit数据移出移位寄存器,将低40bit的数据左移到高40bit的位置,空出的低40bit位置移入新的并行数据。然后再重复上述步骤。但是由于不同子阵之间的时钟经功分器、电缆传输后会产生相位差,并且不同的子阵由于加电时刻的不一致,也会导致子阵间光纤数据恢复时钟的相位不一致。当两个子阵之间的本地时钟与恢复时钟的相位关系处于一种特殊情况下,则会导致子阵间存在刚好一个本地时钟周期的时间差。
将本地输入时钟通过一个MMCM,产生4个相位与本地时钟相差0度、90度、180度和270度的时钟,用这4个时钟对由恢复时钟产生的时间同步触发信号进行采样,并且在各自时钟下经过多级寄存,以消除跨时钟域带来的影响。然后用0度时钟判断在4个时钟下采集到的并行数据是否处于最佳采样区间,如果没有处于最佳采样区间,则通过高速串行收发器的RX_SLIDE端口对恢复时钟的相位进行调节,使得由恢复时钟产生的时间同步触发信号在被由本地时钟产生的4个相位时钟采样后,采样结果处于最佳采样区间。当每个子阵的同步触发信号都处于最佳采样区间时,通过判断RX_SLIDE的移动次数,以及移动后边界对齐码所处的比较寄存器位置,可以判断出天线面阵中所有收发子阵同步触发的对齐状态。
优选实施例中,数据发送端将一个由COMMA字符和约定特殊编码的字符组成的32bit的数据(为便于后续描述,本例中将这个数据指定为十六进制数AA3641BC,其中BC为COMMA字符)作为每个发送给数据接收端的数据包中的第一个数据,后面再跟随其他对子阵的控制信号、发射基带信号和间隔开销。将32bit并行数据进行8b/10b编码后转换为40bit的编码数据,经电光转换后由光纤以5Gbps的速率向数据接收端发送。数据发送端通过去除每个光纤通道的发送缓冲器来确保发送给每一个子阵的光纤数据都是同时发送的。
数据接收端将接收到的光信号转换为电信号,形成高速串行数据,串行数据进入FPGA的高速串行收发器,高速串行收发器将速率为5Gbps的串行数据进行串并转换,输出一个未经解码的40bit的并行数据和一路从数据中恢复出来的125MHz的恢复时钟。
40bit的并行数据在125MHz的恢复时钟下首先进入COMMA字符探测模块。在COMMA字符探测模块中,输入的40bit数据在时钟作用下首先进入位宽为80bit的移位寄存器的第39到第0位,见图3所示。在下一个时钟周期,先进入的这个40bit数据整体移动到移位寄存器的第79到第40位,将第39到第0位空出留给本周期新输入的40bit数据,这样在2个周期后就将80bit的移位寄存器填满。然后在下一个周期,将移位寄存器中的数据采用单bit滑窗的方式存储到比较寄存器中。取移位寄存器中第39到第0位存储到第1个比较寄存器中,第40到第1位存储到第2个比较寄存器中,以此类推,直到将移位寄存器中第79到第40位存储到第40个比较寄存器,以上存储操作可以在一个时钟周期内完成。存储完成后,在下一个周期,分别在40个比较寄存器的低10位中寻找与COMMA字符经8b/10b编码后的RD+(10b编码后为十六进制数17C)或RD-(10b编码后为十六进制数283)对应的数,当找到后,将整个比较寄存器中的40bit数据输出到8b/10b解码模块中,并且后续每个并行数据的输出也从该比较寄存器取数。
8b/10b解码模块对输入的40bit编码数据进行解码,解码后40bit数据缩短为32bit数据。32bit的数据由8b/10b解码模块输出,进入自动对齐模块。自动对齐模块首先判断输入的数据是否是与发送端约定好的,作为数据帧起始标识符的特定数据(在本例中为AA3641BC)。当检测到这个特殊字符时,自动对齐模块在光纤数据恢复时钟下产生时间同步触发信号。经时钟电缆输入的本地时钟通过MMCM时钟管理模块,产生4个频率与本地时钟相同,但是相位相差90度的时钟:即0度时钟与本地时钟同相、90度时钟与本地时钟相位相差90度、180度时钟与本地时钟相位相差180度、270度时钟与本地时钟相位相差270度。用这4个时钟分别对由光纤数据恢复时钟产生的时间同步触发信号进行采样,然后在各自时钟下进行多级寄存,以消除跨时钟域造成的影响。最后由0度时钟来判断经4个时钟采样后的数据,见图4所示。在图4(A)中,光纤数据恢复时钟滞后0度时钟相位差小于90度,时间同步触发在恢复时钟下产生,然后由4个时钟进行采样,从图中可以看出,0度时钟的上升沿无法采样到时间同步触发信号,而90度时钟、180度时钟和270度时钟的上升沿都能正确采样到时间同步触发,此时4个时钟对应的采样数据为“0111”。随着光纤数据恢复时钟与0度时钟之间的相位差的扩大,从图4(B)和图4(C)中可以看出,光纤数据恢复时钟滞后0度时钟相位差大于90度且小于180度时,4个时钟对应的采样数据为“0011”;光纤数据恢复时钟滞后0度时钟相位差大于180度且小于270度时,4个时钟对应的采样数据为“0001”;光纤数据恢复时钟滞后0度时钟相位差大于270度且小于360度时,4个时钟对应的采样数据为“0000”,在采样时刻的下一个周期4个时钟对应的采样数据为“1111”。当有源面阵中的某个子阵的光纤数据恢复时钟与本地时钟产生的0度时钟的相位差出现图4(D)所示的这种情况时,将会导致该子阵的信号产生或信号接收时刻与其他子阵在时间上刚好相差了一个时钟周期。由于光纤数据恢复时钟的抖动、本地时钟的抖动、工作环境变化造成时钟的延时等因素,将导致光纤数据恢复时钟和本地时钟产生的0度时钟之间的相位差以270度为中心产生波动,当相位差小于270度时,4个时钟对应的采样数据为“0001”,表明时间同步触发信号能在0度时钟的本周期内采样到;当相位差大于270度时,4个时钟对应的采样数据为“0000”,表明时间同步触发信号不能在0度时钟的本周期内采样到,而是能在下一个周期被采样到。这将造成存在这种情况的子阵与其他子阵之间的工作时刻相差一个时钟周期,在产生的信号或接收的信号上表现为该子阵产生或接收的信号与其他子阵产生或接收的信号相差一个时钟周期对应的相位差,也就是俗称的“跳相”。
时钟的抖动是不可避免的情况,所以当自动对齐模块,用0度时钟检测到4个采样时钟对时间同步触发的采样值为“0111”时,光纤数据的恢复时钟与0度时钟之间的相位差并不一定与图4(A)中标注的一致,这个相位差可能处于1度到89度之间的任意位置。当相位差小于某个值时,由于时钟的抖动,在某些时刻会被误判为相位差小于0度(即光纤数据恢复时钟超前与0度时钟),这与图4(D)情况类似,产生“跳相”。类似地当用0度时钟检测到4个采样时钟对时间同步触发的采样值为“0001”时,光纤数据的恢复时钟与0度时钟之间的相位差并不一定与图4(C)中标注的一致,这个相位差可能处于181度到269度之间的任意位置。当相位差大于某个值时,由于时钟的抖动,在某些时刻会被误判为相位差大于270度形成图4(D)的情况,产生“跳相”。所以,当光纤数据恢复时钟与0度时钟的相位差处于最佳区间时,必然不会出现“跳相”的情况。这个相位差的最佳区间反映到4个时钟的采样数据上,对应数据“0111”的一部分,数据“0011”的全部和数据“0001”的一部分。
当光纤传输速率为5Gbps时,每一个UI对应200ps。对于粗略对齐,当自动对齐模块的0度时钟检测到4个采样时钟对时间同步触发的采样值为“0111”时,由于无法判断光纤数据恢复时钟与0度时钟之间的具体相位差值是多少,只知道当前相位差处于0度(不含)到90度(不含)之间,并且此时的时钟抖动值也是未知的,但是可以明确的是两个时钟的累积抖动最大不会超过两个UI。假定光纤数据恢复时钟产生的时间同步触发信号滞后0度时钟1度,而0度时钟检测到4个采样时钟对时间同步触发的采样值为“0111”是小概率事件(因为在环境改变之后两个时钟的相位差远大于11.11ps),考虑时钟抖动后这个采样值大概率会是“0000”。当时钟无抖动时,时间同步触发信号上升沿滞后0度时钟上升沿1度是可以满足采样要求的(假定建立时间为0),所以此时仅需要考虑增加时间同步触发信号相对0度时钟的延时,用这部分延时抵消时钟的抖动,这样就能确保0度时钟检测到4个采样时钟对时间同步触发的采样值必然为“0111”。通过调节数据接收端的RX_SLIDE,使光纤数据恢复时钟延时3个UI,以满足时钟的延时抵消时钟的抖动(3个UI仅作为举例说明,实际需要根据实测时钟抖动进行设置)。当光纤数据恢复时钟产生的时间同步触发信号滞后0度时钟89度,而0度时钟检测到4个采样时钟对时间同步触发的采样值为“0111”同样是小概率事件,但是此时时钟的抖动会使会使采样值变为“0011”。而“0011”这个数值全部处于最佳采样区间。当处于这种情况时,即使光纤数据恢复时钟也延时3个UI,还是能确保采样值是“0011”。所以,对于粗略对齐,当0度时钟检测到4个时钟对时间同步触发信号的采样值为“0111”时,都通过RX_SLIDE对光纤数据恢复时钟延时3个UI,确保光纤数据恢复时钟与0度时钟的相位差处于最佳区间。与采样值为“0111”类似,当自动对齐模块的0度时钟检测到4个采样时钟对时间同步触发的采样值为“0001”时,由于无法判断光纤数据恢复时钟与0度时钟之间的具体相位差值是多少,只知道当前相位差处于180度(不含)到270度(不含)之间,如果光纤数据恢复时钟产生的时间同步触发信号滞后0度时钟269度,此时0度时钟检测到4个采样时钟对时间同步触发的采样值为“0001”是小概率事件(因为在环境改变之后两个时钟的相位差远大于11.11ps),考虑时钟抖动后这个采样值大概率会是“0000”,即由图4(C)转变为图4(D)。如果通过数据接收端的RX_SLIDE来调节光纤数据恢复时钟的相位,缩小光纤数据恢复时钟与0度时钟的相位差,使光纤数据恢复时钟超前3个UI,以满足时钟的超前抵消时钟的抖动。调整完成后,就能确保0度时钟检测到4个采样时钟对时间同步触发的采样值必然为“0001”。当光纤数据恢复时钟产生的时间同步触发信号滞后0度时钟181度,而0度时钟检测到4个采样时钟对时间同步触发的采样值为“0001”同样是小概率事件,但是此时时钟的抖动会使会使采样值变为“0011”。而“0011”这个数值全部处于最佳采样区间。当处于这种情况时,即使光纤数据恢复时钟也超前3个UI,还是能确保采样值是“0011”。所以,对于粗略对齐,当0度时钟检测到4个时钟对时间同步触发信号的采样值为“0001”时,都通过RX_SLIDE对光纤数据恢复时钟超前3个UI,确保光纤数据恢复时钟与0度时钟的相位差处于最佳区间。
Claims (1)
1.一种多路光纤数据传输的同步信号自动对准方法,其特征在于:
步骤1:数据接收端在FPGA数据恢复时钟下将接收到的经串并转换后、且未经8b/10b解码的连续两组40bits并行数据,通过移位存储的方式存储到一个位宽为80bits的移位存储器中,并构建40个位宽为40bits的比较寄存器组,采用单bit滑窗的方式分别从移位寄存器中截取出40个40bits的数据,分别存储到比较寄存器组中;同时遍历40个比较寄存器组中的低10bits字段,探测经发送端8b/10b编码后的COMMA字符,如果在40个比较寄存器组的低10bits字段中均未找到该COMMA字符,则将先进入移位存储器的40bits数据移出,后进入的40bits数据左移40bits,腾出的空间内再移入一个新的40bits数据;然后将40个比较寄存器组中的数据按上述方式更新,再次寻找编码后的COMMA字符;如果在某个比较寄存器的低10bits区域内探测到COMMA编码字符,则将该比较寄存器的40bits并行数据输出,且后续的并行数据均从该比较寄存器提取;
步骤2:所述步骤1中输出的40bits并行数据进入8b/10b解码器,进行解码,解码后,40bits位宽转换为32bits位宽,然后判断该32bits并行数据是否是与数据发送端附加于数据帧头时间同步触发编码字符一致;如果数据完全一致,则在FPGA恢复时钟域下产生一个时间同步触发信号,然后在FPGA本地时钟域下通过时钟管理单元按照90度相位递增产生4个时钟序列信号,即0度时钟、90度时钟、180度时钟和270度时钟;由这4个时钟对恢复时钟域产生的时间同步触发信号进行同时采样,并采取多级寄存的方式以消除跨时钟域的影响;
步骤3:在0度时钟域判断4个时钟域对时间同步触发信号的采样值,根据实际采样值与最佳采样区间关系计算出由恢复时钟域下产生的同步触发信号相对于本地时钟域的时间差,根据时间差判断同步触发信号的上升沿是否落在本地时钟域的最佳采样区间,然后调节FPGA内的高速串行收发器的RX_SLIDE信号,通过该信号对FPGA数据恢复时钟的相位进行调节,数据恢复时钟产生的同步触发信号上升沿与该相位同步改变,最终实现同步触发信号与本地时钟之间的时间差调节,最后经本地0度时钟域判断,4个时钟对时间同步触发信号的采样值处于最佳采样区间,确保有源天线面阵中的所有子阵的同步触发信号在本地时钟域的自动对齐。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210888226.4A CN115361064B (zh) | 2022-07-27 | 2022-07-27 | 一种多路光纤数据传输的同步信号自动对准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210888226.4A CN115361064B (zh) | 2022-07-27 | 2022-07-27 | 一种多路光纤数据传输的同步信号自动对准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115361064A CN115361064A (zh) | 2022-11-18 |
CN115361064B true CN115361064B (zh) | 2023-09-01 |
Family
ID=84032201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210888226.4A Active CN115361064B (zh) | 2022-07-27 | 2022-07-27 | 一种多路光纤数据传输的同步信号自动对准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115361064B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116775546A (zh) * | 2023-06-30 | 2023-09-19 | 海光信息技术股份有限公司 | 用于芯粒互联接口的数据传输方法及芯粒互联接口 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106776422A (zh) * | 2016-11-21 | 2017-05-31 | 深圳市科楠科技开发有限公司 | 一种基于8b/10b编解码的串行传输方法及系统 |
CN109150490A (zh) * | 2018-10-09 | 2019-01-04 | 西安电子工程研究所 | 基于fpga光纤数据传输实现的多板卡脉冲同步方法 |
CN109286483A (zh) * | 2018-11-13 | 2019-01-29 | 珠海格力电器股份有限公司 | 一种采集数据的方法和设备 |
CN111835497A (zh) * | 2020-06-12 | 2020-10-27 | 中国船舶重工集团公司第七二四研究所 | 一种基于fpga的光纤数据传输精确时间同步方法 |
CN114416626A (zh) * | 2021-11-22 | 2022-04-29 | 中国科学院西安光学精密机械研究所 | 一种基于8b/10b编码的异步串行数据恢复方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200620938A (en) * | 2004-09-07 | 2006-06-16 | Nec Electronics Corp | Synchronization device and semiconductor device |
-
2022
- 2022-07-27 CN CN202210888226.4A patent/CN115361064B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106776422A (zh) * | 2016-11-21 | 2017-05-31 | 深圳市科楠科技开发有限公司 | 一种基于8b/10b编解码的串行传输方法及系统 |
CN109150490A (zh) * | 2018-10-09 | 2019-01-04 | 西安电子工程研究所 | 基于fpga光纤数据传输实现的多板卡脉冲同步方法 |
CN109286483A (zh) * | 2018-11-13 | 2019-01-29 | 珠海格力电器股份有限公司 | 一种采集数据的方法和设备 |
CN111835497A (zh) * | 2020-06-12 | 2020-10-27 | 中国船舶重工集团公司第七二四研究所 | 一种基于fpga的光纤数据传输精确时间同步方法 |
CN114416626A (zh) * | 2021-11-22 | 2022-04-29 | 中国科学院西安光学精密机械研究所 | 一种基于8b/10b编码的异步串行数据恢复方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115361064A (zh) | 2022-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9577815B1 (en) | Clock data alignment system for vector signaling code communications link | |
US8180007B2 (en) | Method for clock and data recovery | |
CN111835497B (zh) | 一种基于fpga的光纤数据传输精确时间同步方法 | |
US8934591B2 (en) | Clock and data recovery circuit and parallel output circuit | |
CA2010144C (en) | Network clock synchronisation | |
CN108880723B (zh) | 一种时钟同步的方法和装置 | |
WO1998033292A1 (en) | Digital phase aquisition with delay-locked loop | |
CN101378278B (zh) | 无线多入多出通信系统的信道测量 | |
CN101874379B (zh) | 比特识别电路 | |
US11671194B2 (en) | Technologies for high-precision timestamping of packets | |
CN115361064B (zh) | 一种多路光纤数据传输的同步信号自动对准方法 | |
US8611487B2 (en) | Enhanced phase discriminator for fast phase alignment | |
JP2007274122A (ja) | パラレル変換回路 | |
CN104579570A (zh) | 数据接收器、数据接收系统和数据传输系统 | |
CN113886315A (zh) | 一种时钟数据恢复系统、芯片及时钟数据恢复方法 | |
CN107317644A (zh) | 一种兼容突发和连续数据的帧同步装置 | |
CN108449086B (zh) | 多通道高速串行总线发送端并行端口同步方法及电路 | |
US20030190006A1 (en) | Data recovery circuit | |
US6396953B1 (en) | Data pattern correlator | |
US7209848B2 (en) | Pulse stretching architecture for phase alignment for high speed data acquisition | |
CN111245545A (zh) | 一种基于光纤链路的高精度触发同步方法 | |
US8155215B2 (en) | Transmission system, transmitter, receiver, and transmission method | |
CN106209292A (zh) | 一种利用过采样方法实现stm‑1的sdh光接口的方法与装置 | |
US20230044462A1 (en) | Low Latency Network Device and Method for Treating Received Serial Data | |
CN115037400A (zh) | 一种Serdes动态阈值码流同步检测方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 210003 No. 346, Zhongshan North Road, Jiangsu, Nanjing Applicant after: 724 Research Institute of China Shipbuilding Corp. Address before: 210003 No. 346, Zhongshan North Road, Jiangsu, Nanjing Applicant before: 724TH RESEARCH INSTITUTE OF CHINA SHIPBUILDING INDUSTRY Corp. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |