CN104579583A - 一种对8b/10b编码方式的改进方法 - Google Patents
一种对8b/10b编码方式的改进方法 Download PDFInfo
- Publication number
- CN104579583A CN104579583A CN201510065551.0A CN201510065551A CN104579583A CN 104579583 A CN104579583 A CN 104579583A CN 201510065551 A CN201510065551 A CN 201510065551A CN 104579583 A CN104579583 A CN 104579583A
- Authority
- CN
- China
- Prior art keywords
- coding
- 10bit
- 4bit
- 3bit
- disp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000008569 process Effects 0.000 claims abstract description 4
- 230000008859 change Effects 0.000 claims description 9
- 230000000630 rising effect Effects 0.000 claims description 6
- 230000006872 improvement Effects 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明公开了一种对8b/10b编码方式的改进方法，其具体实现过程为：把1节8bit字节拆分成5bit和3bit，然后在极性偏差RD（running disparity）控制器的控制下以并列方式编解码。该一种对8b/10b编码方式的改进方法与现有技术相比，经过改进可以实现简化码表，降低功耗，而且相对于传统的块分组的方法，增强了编码的实时性，提高了编码的工作效率，实用性强。
Description
技术领域
本发明涉及计算机技术领域，具体地说是一种实用性强、对8b/10b编码方式的改进方法。
背景技术
8b/10b，也叫做8比特/10比特或8b10b。8b/10b最初由IBM公司于1983年发明并应用于ESCON（200M互连系统），由Al Widmer和Peter Franaszek在IBM的刊物“研究与开发”上描述。其基本思想很简单，就是将8bit的码字经过映射机制转化为10bit的码字，为了平衡了数据流中“0”和“1”的数量，这就是8b/10b编码的根本目的——直流平衡，因此，其也往往被称为直流平衡8b/10b编码。8b/10b编码是目前许多高速串行总线采用的编码机制，如 USB3.0、1394b、Serial ATA、PCI Express、Infini-band、Fibre Channel（光纤通道）、RapidIO等总线或网络等。
当前针对8b/10b的编码方法分为三种，第一种为查找表法，它用存储器存储所有可能出现的码组，再把输入码组作为存储地址，找出对应的编解码。该方法简单直接，但是编解码电路工作速度受到存储器读取时间的限制，并且不可避免地增加电路的面积和功耗。第二种方法则是通过逻辑运算直接完成编解码功能，该方法的难点在于逻辑关系复杂，同时由于延时、竞争和冒险的存在，使输出的数据抖动严重。第三种就是结合上面两种方法的优点，先对8bit进行分组，分成5bit和3bit，分别对5bit和3bit进行查找编码，然后再将编码后的两部分组合传出，称为块分组法。
基于上述方法，现提供一种实用性强、对8b/10b编码方式的改进方法。
发明内容
本发明的技术任务是针对以上不足之处，提供一种实用性强、对8b/10b编码方式的改进方法。
一种对8b/10b编码方式的改进方法，首先把1节8bit字节拆分成5bit和3bit，然后在极性偏差RD控制器的控制下以并列方式对两组字节进行编解码，最后整合输出10bit码字，其具体实现过程为：
一、RD的初始化值为RD-，在时钟上升沿时按照RD-完成第一个8bit数据低5位5bit编码，同时在同一时钟上升沿按照RD-对高位3bit进行编码；
上述极性偏差RD负责控制串行数据流中的直流平衡，在整个编码中起到纽带作用，将5b/6b编码和3b/4b有选择的连接起来，RD只有正负两种状态：RD+和RD-，分别表明数据流中“0”的个数不小于“1”的个数和“1”的个数比“0”的个数多；
二、通过奇偶校验的方法对5bit编码后的6bit进行计算不均等性Disp，并根据结果确定当前的RD是否需要改变，如果6bit的Disp为0则RD不需要变化，否则取反；
所述不均等性Disp是指数据流中“1”和“0”的个数差，
三、根据6bit确定的RD数据确定的3bit编码的输出：若为RD-则直接输出4bit；若为RD+则根据3bit是否在001，010，101，110之中，在则直接输出4bit，反之则对4bit按位取反后输出，并且对输出的4bit计算RD值，这一RD值作为本组10bit的编码结果极性，当下一组8bit数据编码时，根据这一4bit的RD为指导依据。
在8b/10b编码中为减小游程长度RL的长度，规定编码后的“1”“0”的位数只可能发生三种情况：4个“1”和6个“0”，5个“1”和5个“0”，6个“1”和4个“0”，对应这三种情况的不均等性Disp分别为：-2，0，+2；
上述游程长度指数据流中连续“1”或连续“0”的最大位数，并且在编码后10bit数据流的游程长度要求不能大于5。
所述RD的两种状态由10bit编码中“1”和“0”的个数决定下一状态，如果当前输出的10bit的不均等性Disp为0，则次状态保持不变，否则RD反转。
本发明的一种对8b/10b编码方式的改进方法，具有以下优点：
该发明的一种对8b/10b编码方式的改进方法采用8b/10b编码，8b/10b 编解码技术设定传输数据流拥有连续“1”或连续 “0”不能超过5个，保证传输的直流成分接近0，避免因接收端时钟漂移或同步丢失而引起数据丢失；8B/10B 编码方法具有直流补偿功能，能够保证链路中数据不会随着时间推移而出现直流偏移；这使得信号的转换不会因电压位阶的关系造成信号错误；
采用块分组的方式，系统优化考虑把1节8bit字节拆分成5bit和3bit，然后在极性偏差RD（running disparity）控制器的控制下以并列方式编解码。这种方法的组合逻辑实现可以简化码表，减小电路板的面积，有效提高编码工作速度，同时由于电路的面积减小，功耗显著降低；
具有实时性：原来的块分组虽然是分块但在执行上是顺序的，首先完成5b/6b编码，然后再按照其输出的极性偏差RD值进行相应的3b/4b编码，这样就使得两种编码不能同步完成，从而改变在原来块分组方式下，3/4b和5/6b分组编码不同步的情况；实用性强，易于推广。
附图说明
附图1为5b/6b编码表示意图。
附图2为3b/4b编码表示意图。
附图3为RD状态转换图。
附图4为编码模块示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明。
本发明在分析8b/10b编码原理基础上，提出了一种将同步块分组法与查找表法相结合的编码改进设计方法，使其能在同一时钟下可以同步完成5b/6b的编码和3b/4b的编码。在原本的块分组法中，分开的两组编码有先后顺序，3b/4b编码要比5b/6b编码最少要滞后一个时钟周期的时间，不能做到真正的同步，经过改进可以实现简化码表，降低功耗，而且相对于传统的块分组的方法，增强了编码的实时性，提高了编码的工作效率。
首先把1节8bit字节拆分成5bit和3bit，然后在极性偏差RD控制器的控制下以并列方式对两组字节进行编解码，最后整合输出10bit码字，其具体实现过程为：
一、RD的初始化值为RD-，在时钟上升沿时按照RD-完成第一个8bit数据低5位5bit编码，同时在同一时钟上升沿按照RD-对高位3bit进行编码；
上述极性偏差RD负责控制串行数据流中的直流平衡，在整个编码中起到纽带作用，将5b/6b编码和3b/4b有选择的连接起来，RD只有正负两种状态：RD+和RD-，分别表明数据流中“0”的个数不小于“1”的个数和“1”的个数比“0”的个数多；
二、通过奇偶校验的方法对5bit编码后的6bit进行计算不均等性Disp，并根据结果确定当前的RD是否需要改变，如果6bit的Disp为0则RD不需要变化，否则取反；
所述不均等性Disp是指数据流中“1”和“0”的个数差，
三、根据6bit确定的RD数据确定的3bit编码的输出：若为RD-则直接输出4bit；若为RD+则根据3bit是否在001，010，101，110之中，在则直接输出4bit，反之则对4bit按位取反后输出，并且对输出的4bit计算RD值，这一RD值作为本组10bit的编码结果极性，当下一组8bit数据编码时，根据这一4bit的RD为指导依据。
在8b/10b编码中为尽可能减小RL的长度，规定编码后的“1”“0”的位数只可能发生三种情况：4个“1”和6个“0”，5个“1”和5个“0”，6个“1”和4个“0”，对应这三种情况的不均等性Disp分别为：-2，0，+2；
上述游程长度指数据流中连续“1”或连续“0”的最大位数，并且在编码后10bit数据流的游程长度要求不能大于5。
所述RD的两种状态由10bit编码中“1”和“0”的个数决定下一状态，如果当前输出的10bit的不均等性Disp为0，则次状态保持不变，否则RD反转。
实施例：
在块分组法中，通常用字符HGFEDCBA来表示编码前的8位二进制数，则低5位是EDCBA，高3位就是HGF。5b/6b编码后6位二进制数的表示方式为abcdei，而3b/4b编码后4位二进制数的表示方式为fghj，最后合成的10位二进制数为abcdeifghj。
如附图1、图2所示，实现对8bit分组编码的简单化，以局部查找表的方法简化编码工作，并且通过RD对编码进行指导，保证在一个时钟内确定编码结果。注意在图2中对HGF=111时候分为两种，一般情况下使用P7，但当Disp>0且e=i=0或Disp<0且e=i=1时，使用A7代替P7。
图3表示RD的状态转换，RD只有正负两种状态，由10bit编码中“1”和“0”的个数决定下一状态，如果当前输出的10bit的Disp为0，则次状态保持不变，否则RD反转。
图4是3b/4b编码，5b/6b编码和RD控制模块示意图。两个分组编码模块进行分别的编码和局部Disp的计算，然后都输出给RD控制模块。RD通过输入的Disp进行RD的判断和对两组编码是否取反的控制。从而改变原来块分组法中由先计算5b/6b编码的RD然后控制3b/4b编码的输出再进行整合的的方式，对编码后的数据取反判断均由RD控制模块判断实现同步编码。
上述具体实施方式仅是本发明的具体个案，本发明的专利保护范围包括但不限于上述具体实施方式，任何符合本发明的一种对8b/10b编码方式的改进方法的权利要求书的且任何所述技术领域的普通技术人员对其所做的适当变化或替换，皆应落入本发明的专利保护范围。
Claims (3)
1.一种对8b/10b编码方式的改进方法，其特征在于，首先把1节8bit字节拆分成5bit和3bit，然后在极性偏差RD控制器的控制下以并列方式对两组字节进行编解码，最后整合输出10bit码字，其具体实现过程为：
一、RD的初始化值为RD-，在时钟上升沿时按照RD-完成第一个8bit数据低5位5bit编码，同时在同一时钟上升沿按照RD-对高位3bit进行编码；
上述极性偏差RD负责控制串行数据流中的直流平衡，在整个编码中起到纽带作用，将5b/6b编码和3b/4b有选择的连接起来，RD只有正负两种状态：RD+和RD-，分别表明数据流中“0”的个数不小于“1”的个数和“1”的个数比“0”的个数多；
二、通过奇偶校验的方法对5bit编码后的6bit进行计算不均等性Disp，并根据结果确定当前的RD是否需要改变，如果6bit的Disp为0则RD不需要变化，否则取反；
所述不均等性Disp是指数据流中“1”和“0”的个数差；
三、根据6bit确定的RD数据确定的3bit编码的输出：若为RD-则直接输出4bit；若为RD+则根据3bit是否在001，010，101，110之中，在则直接输出4bit，反之则对4bit按位取反后输出，并且对输出的4bit计算RD值，这一RD值作为本组10bit的编码结果极性，当下一组8bit数据编码时，根据这一4bit的RD为指导依据。
2.根据权利要求1所述的一种对8b/10b编码方式的改进方法，其特征在于，在8b/10b编码中为减小游程长度RL的长度，规定编码后的“1”“0”的位数只可能发生三种情况：4个“1”和6个“0”，5个“1”和5个“0”，6个“1”和4个“0”，对应这三种情况的不均等性Disp分别为：-2，0，+2；
上述游程长度指数据流中连续“1”或连续“0”的最大位数，并且在编码后10bit数据流的游程长度要求不能大于5。
3.根据权利要求2所述的一种对8b/10b编码方式的改进方法，其特征在于，所述RD的两种状态由10bit编码中“1”和“0”的个数决定下一状态，如果当前输出的10bit的不均等性Disp为0，则次状态保持不变，否则RD反转。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510065551.0A CN104579583A (zh) | 2015-02-09 | 2015-02-09 | 一种对8b/10b编码方式的改进方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510065551.0A CN104579583A (zh) | 2015-02-09 | 2015-02-09 | 一种对8b/10b编码方式的改进方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104579583A true CN104579583A (zh) | 2015-04-29 |
Family
ID=53094888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510065551.0A Pending CN104579583A (zh) | 2015-02-09 | 2015-02-09 | 一种对8b/10b编码方式的改进方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104579583A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104881386A (zh) * | 2015-05-14 | 2015-09-02 | 南京国电南自美卓控制系统有限公司 | 一种解决blvds总线直流平衡问题的装置 |
| CN105515587A (zh) * | 2015-12-07 | 2016-04-20 | 中国电子科技集团公司第三十二研究所 | 基于8b/10b编码规范的8b/10b编码生成集实现方法 |
| CN106533613A (zh) * | 2015-09-10 | 2017-03-22 | 安徽大学 | 新型高速8b/10b编码电路技术 |
| CN106788446A (zh) * | 2016-11-25 | 2017-05-31 | 电子科技大学 | 一种新的8b/10b编码实现方法 |
| WO2018040824A1 (zh) * | 2016-08-31 | 2018-03-08 | 深圳市中兴微电子技术有限公司 | 数据编码方法、数据解码方法和装置、存储介质 |
| CN109165001A (zh) * | 2018-08-24 | 2019-01-08 | 京东方科技集团股份有限公司 | 编码方法、装置及显示装置 |
| CN109889306A (zh) * | 2019-01-16 | 2019-06-14 | 中国航空工业集团公司洛阳电光设备研究所 | 一种用于高速光纤数字传输系统的编码极性计算方法 |
| CN113949388A (zh) * | 2021-12-21 | 2022-01-18 | 浙江芯昇电子技术有限公司 | 用于串行器/解串器系统的编解码器与编解码方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101175077A (zh) * | 2007-10-26 | 2008-05-07 | 华中科技大学 | 光纤通道知识产权核 |
| CN101692633A (zh) * | 2009-09-10 | 2010-04-07 | 中兴通讯股份有限公司 | 一种编码/解码的方法及装置 |
| US20140281097A1 (en) * | 2009-12-09 | 2014-09-18 | Kabushiki Kaisha Toshiba | Semiconductor device and memory system |
-
2015
- 2015-02-09 CN CN201510065551.0A patent/CN104579583A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101175077A (zh) * | 2007-10-26 | 2008-05-07 | 华中科技大学 | 光纤通道知识产权核 |
| CN101692633A (zh) * | 2009-09-10 | 2010-04-07 | 中兴通讯股份有限公司 | 一种编码/解码的方法及装置 |
| US20140281097A1 (en) * | 2009-12-09 | 2014-09-18 | Kabushiki Kaisha Toshiba | Semiconductor device and memory system |
Non-Patent Citations (1)
| Title |
|---|
| 秦蒙等: "光纤通信中8B/10B编码器的设计与实现", 《电视技术》 * |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104881386A (zh) * | 2015-05-14 | 2015-09-02 | 南京国电南自美卓控制系统有限公司 | 一种解决blvds总线直流平衡问题的装置 |
| CN104881386B (zh) * | 2015-05-14 | 2017-12-19 | 南京国电南自维美德自动化有限公司 | 一种解决blvds总线直流平衡问题的装置 |
| CN106533613A (zh) * | 2015-09-10 | 2017-03-22 | 安徽大学 | 新型高速8b/10b编码电路技术 |
| CN105515587A (zh) * | 2015-12-07 | 2016-04-20 | 中国电子科技集团公司第三十二研究所 | 基于8b/10b编码规范的8b/10b编码生成集实现方法 |
| CN105515587B (zh) * | 2015-12-07 | 2019-05-31 | 中国电子科技集团公司第三十二研究所 | 基于8b/10b编码规范的8b/10b编码生成集实现方法 |
| WO2018040824A1 (zh) * | 2016-08-31 | 2018-03-08 | 深圳市中兴微电子技术有限公司 | 数据编码方法、数据解码方法和装置、存储介质 |
| CN106788446A (zh) * | 2016-11-25 | 2017-05-31 | 电子科技大学 | 一种新的8b/10b编码实现方法 |
| CN109165001A (zh) * | 2018-08-24 | 2019-01-08 | 京东方科技集团股份有限公司 | 编码方法、装置及显示装置 |
| US11081044B2 (en) | 2018-08-24 | 2021-08-03 | Beijing Boe Display Technology Co., Ltd. | Encoding method and apparatus, display apparatus, medium and signal transmission system |
| CN109889306A (zh) * | 2019-01-16 | 2019-06-14 | 中国航空工业集团公司洛阳电光设备研究所 | 一种用于高速光纤数字传输系统的编码极性计算方法 |
| CN109889306B (zh) * | 2019-01-16 | 2021-12-17 | 中国航空工业集团公司洛阳电光设备研究所 | 一种用于高速光纤数字传输系统的编码极性计算方法 |
| CN113949388A (zh) * | 2021-12-21 | 2022-01-18 | 浙江芯昇电子技术有限公司 | 用于串行器/解串器系统的编解码器与编解码方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104579583A (zh) | 一种对8b/10b编码方式的改进方法 | |
| CN104008078B (zh) | 一种基于fpga的数据传输板之间进行高速传输的方法 | |
| CN102340316A (zh) | 基于fpga的微型空间过采样直流平衡串行解串器 | |
| CN102970043A (zh) | 一种基于gzip的压缩硬件系统及其加速方法 | |
| CN106055512B (zh) | 一种mipi接口raw10数据重组编码与读出方法 | |
| CN102456308A (zh) | 一种光电设备的驱动电路及其驱动控制方法 | |
| CN104467865B (zh) | 串行通信协议控制器、字节拆分电路及8b10b编码器 | |
| CN102104375A (zh) | 基于fpga的lvds接口电路和数据传输方法 | |
| CN107395539A (zh) | 一种适用于jesd204b协议中的8b10b编码器设计方法 | |
| CN104796653B (zh) | 基于fpga实现的在lpdt模式下传输mipi信号的方法和装置 | |
| CN103138889A (zh) | 高速8b/10b编码装置及编码器 | |
| CN104918049A (zh) | 适用于hevc标准的二进制算术编码模块 | |
| CN105472831A (zh) | 一种光驱动芯片控制发光器件的方法及其光驱动芯片 | |
| CN201674483U (zh) | 一种irig_b码解码接口电路 | |
| CN104486033A (zh) | 一种基于c-ran平台的下行多模信道编码系统及方法 | |
| CN106533613A (zh) | 新型高速8b/10b编码电路技术 | |
| CN201355878Y (zh) | 一种实现同步刷新的系统 | |
| CN201533304U (zh) | 一种高速部分并行ldpc信道编码器 | |
| CN105302764B (zh) | 模式选择平衡编码互连 | |
| CN105259784A (zh) | 面向电力系统仿真的信令编码方法及其高速数据传输方法 | |
| CN109889306A (zh) | 一种用于高速光纤数字传输系统的编码极性计算方法 | |
| CN105049057A (zh) | 一种面向128位并行输入的crc-32校验电路 | |
| CN202502376U (zh) | 基于cpld的多路译码车载装定电路 | |
| CN201393232Y (zh) | 使用新型cmi编码的总线通讯电路 | |
| CN102957433A (zh) | 基于rd+的8b/10b编码电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150429 |
|
| WD01 | Invention patent application deemed withdrawn after publication |