CN201355878Y - 一种实现同步刷新的系统 - Google Patents

Abstract

本实用新型公开了一种在单线传输方案中实现同步刷新的系统和方法，实现同步刷新的系统，包括：解码模块，用于对级联串行输入帧信号解码；显示控制模块，对解码模块传来的串行帧信号检测帧开始包、帧状态包，截取帧数据包，并转发帧信号，另一方面，根据输入的帧数据包内容生成显示控制信号并输出；本地时钟，用于向解码模块、编码模块以及显示控制模块提供时钟信号；编码模块，用于对串行帧数据重新编码生成级联串行输出帧信号，并发送给下一级级联控制装置。本实用新型还公开了实现同步刷新的方法。此方案有效解决了单线级联串行传输的同步刷新问题，避免了级联长度对显示效果产生的影响。

Description

一种实现同步刷新的系统

技术领域

本实用新型涉及图像显示领域，尤其涉及的是LED灯具单线传输系统中实现同步刷新的系统。

背景技术

随着LED的广泛使用，采用LED发射三基色光，以按照像素形成图像的LED显示装置已经被大量制造，并用于运动场、建筑物侧面、火车站内的信息显示板或广告板上。

在LED控制领域，主要存在着单总线并行传输结构、多线(如两线、四线)串行传输结构以及单线串行传输结构等3种用于系统内级联控制信号传输的方案。例如，单线串行传输方案如图1所示，图中所示系统内部各灯具之间采用单根信号线进行连接，灯具的控制信号由左端的控制器发出，由左向右依次传输经过灯具1至灯具n。这种级联方式将时钟信号及数据信号集成在一条级联传输线上，相对于单总线并行传输结构及多线串行传输结构来说，在保证了系统级联性能的前提下，降低了系统复杂度和系统实现的成本。在每一级灯具当中，控制装置完成级联数据的输入和输出，并生成显示控制信号来控制灯点的显示。在整个的级联链当中，为实现较好的显示效果，级联链中的所有灯点需要同步刷新显示内容，在多线传输方案当中，使用加载信号load完成各级灯具的显示同步，但是在单线传输方案中，由于只有一根传输线，没有单独的加载信号线来完成数据同步加载，因此，在目前的单线串行传输方案中，需要对串行的级联数据进行传输控制，以在单线串行传输方案中实现同步刷新。

实用新型内容

本实用新型所要解决的技术问题是提供一种在单线传输方案中实现同步刷新的系统。

本实用新型的技术方案如下：

一种实现同步刷新的系统，包括若干级联控制装置，所述级联控制装置包括：解码模块、显示控制模块、编码模块和本地时钟；所述解码模块、所述显示控制模块和所述编码模块顺序连接，所述本地时钟分别与所述解码模块、所述显示控制模块和所述编码模块相连接，用于提供时钟信号；所述解码模块，用于接收级联输入的串行帧信号，并进行解码；所述显示控制模块，对所述解码模块传来的串行帧信号，检测帧开始包和帧状态包，截取帧数据包，并转发所述帧信号，还用于根据所述帧数据包的内容，生成显示控制信号并输出；所述编码模块，用于对串行帧数据重新编码生成级联串行输出帧信号，并发送给下一级的级联控制装置。

本实用新型通过每一帧信号由若干数据包组成，每包由固定位数数据组成，由帧开始包实现帧同步，由帧状态包提取帧数据包个数，级联链中各节点本地截取的帧数据包不再转发，级联链中各控制装置在截取完各自所需的帧数据包后由显示控制模块同时刷新内部显示数据，达到显示内容变化同步的目的，有效解决单线串行传输方案中的同步刷新问题。

附图说明

图1为现有技术的单线串行传输方案示意图；

图2是本实用新型一个实施例的控制装置的示意图；

图3本实用新型中串行信号每1位逻辑值的协定方法；

图4是本实用新型每一帧级联信号的结构示意图；

图5是本实用新型同步刷新方法的流程图；

图6是本实用新型的一个实施例的结构示意图；

图7是本实用新型的一个实施例的结构示意图；

图8是本实用新型的一个实施例中同步刷新方法的数据传输控制示意图；

图9是本实用新型的一个实施例中同步刷新方法的数据传输控制示意图。

具体实施方式

以下结合附图和具体实施例，对本实用新型进行详细说明。

实施例1

本实施例提供一种实现同步刷新的系统，参考图2、图3、图4和图6，图2是本实用新型控制装置的示意图，图3是本实用新型中串行信号每1位逻辑值的协定方法，图4是级联信号每一帧的结构示意图，图6所示的同步刷新系统中包括三级级联控制装置，各级控制装置的结构如如图2所示，包括解码模块、显示控制模块、编码模块和本地时钟；其中，解码模块、显示控制模块和编码模块顺序连接，本地时钟分别与解码模块、显示控制模块和编码模块相连接，用于提供时钟信号；解码模块，用于接收级联输入的串行帧信号，并进行解码；显示控制模块，对解码模块传来的串行帧信号，检测帧开始包和帧状态包，截取帧数据包，并转发帧信号，还用于根据帧数据包的内容，生成显示控制信号并输出；编码模块，用于对串行帧数据重新编码生成级联串行输出帧信号，并发送给下一级的级联控制装置。具体来说，级联串行输入帧信号sin由输入端输入解码模块，解码模块使用本地时钟clk对级联串行输入信号sin的高电平长度采样，将采样结果与系统设置的特定格式进行对比，本实用新型中，按照图3所示格式规定进行对比，得到输入级联信号每1位信号的解码数据data_in，并将该值发送给显示控制模块；由显示控制模块检测帧开始包和帧状态包，截取帧数据包，并转发帧信号，显示控制模块还根据解码数据data_in得到显示控制信号pwm_ctrl并输出给灯点，并且，显示控制模块还将根据级联输出要求对输入的解码数据data_in进行修改，生成用于输出的待编码数据data_out，发送给后面的编码模块；编码模块使用本地时钟信号对数据data_out按照系统设置的特定格式进行对比，本实施例中，为了方便数据控制解码模块和编码模块使用相同的协定进行编码和解码，即在编码模块也按照图3所示格式进行编码，对于逻辑1输出一个高电平较长的完整周期脉冲，对于逻辑0输出一个高电平较短的完整周期脉冲，生成级联串行输出信号sout，发送给下一级控制装置。

又一个例子，如图7所示，实现同步刷新的系统可以包含五级级联控制装置，即控制装置1、控制装置2、控制装置3、控制装置4、控制装置5与控制器级联形成级联链。

实施例2

本实施例提供一种实现同步刷新的方法，参考图4、图5、图6和图8，为实现灯点显示内容的同步刷新，串行级联信号以帧为单位进行传输控制，每一帧级联信号的结构如图4所示，一帧信号按传输时间顺序依次由一个帧开始包(Frame start)、一个帧状态包(Frame state)、若干个帧数据包组成，例如，帧数据包为D1、D2、D3......Dn，上述每个包均包含k位编码数据，即各数据包的数据位数相同。

其中，帧开始包用于标志一帧信号的开始；帧状态包中包含了当前帧信号所包含的帧数据包个数信息；各帧数据包包含LED显示内容的信息。在数据传输开始时，流程图如图5所示，级联串行帧信号sin经过解码模块解码得到data_in，例如，输入信号解码包括以下步骤：级联控制装置的解码模块使用本地时钟对级联串行输入信号的高电平采样；将采样结果与系统规定的信号格式进行对比，对比这一步骤可以在解码模块或显示控制模块中进行，信号格式可预先存储在解码模块、显示控制模块或与其任一连接的存储单元中；根据对比结果输出解码数据给显示控制模块。

之后，data_in输入显示控制装置，显示控制模块首先对输入数据data_in进行帧开始包检测，确定一帧信号的传输开始；第二步，从帧状态包中提取出当前帧信号所包含的帧数据包个数信息f，然后根据本级控制装置所要截取掉的帧数据包个数m，按照帧数据包传输时从前到后的顺序进行帧数据包的截取，例如，先输入控制装置的帧数据包先被截取掉。在级联输出方面，显示控制模块在当前帧数据输入的开始时刻之后的(m×k+a)×t秒(数据周期为t秒，下同)时间之后，开始输出数据data_out；其中a取大于等于1的数值。

例如，首先，原样转发输入的帧开始包；接着，转发帧状态包，在转发之前，需要修改帧状态包中的帧数据包个数信息，例如，将帧状态包中所含的帧数据包个数，修改为帧数据在输入时所含帧数据包个数，减去本级控制装置截取掉的帧数据包个数，所得到的差值；然后，原样转发未被本级控制装置所截取掉的帧数据包Dn-m...Dn；最后，编码模块将待输出的帧数据，按照图3所示的格式进行编码，即对于逻辑1输出一个高电平较长的完整周期脉冲，对于逻辑0输出一个高电平较短的完整周期脉冲，生成级联串行输出信号sout，发送给下一级控制装置。

也就是说，所述重新编码，包括以下步骤：用一个高电平时间较短的完整周期脉冲信号表示逻辑0，用一个高电平时间较长的完整周期脉冲信号表示逻辑1。

当级联链中某一级控制装置检测到当前帧信号的帧状态包中帧数据包个数信息f小于或等于该级控制装置所要截取掉的帧数据包个数m时，则在该控制装置完成该帧信号中所剩余的帧数据包的截取之后延迟一固定时间，即所述第二预设时间，然后，各级控制装置根据其对应的级联控制装置的帧数据包，同时输出显示控制信号，完成一帧显示数据的同步刷新，上述延迟的固定时间最少为1位数据周期，即最少延迟t秒，各级控制装置同时输出显示控制信号，完成一帧显示数据的同步刷新；如果当前帧信号的帧状态包中帧数据包个数信息f大于该级控制装置所要截取掉的帧数据包个数m，则继续按照上述步骤进行帧数据包的截取，帧数据的转发，输出数据的编码发送。

举例来说，结合图6所示的同步刷新系统，控制器控制三级级联控制装置，每级控制装置被设定为截取3个帧数据包，每个帧数据包均包含40位编码数据，帧数据包个数为9，图7所示横轴是以数据位为单位定义的时间轴T，假设一位数据周期的时间为t秒，则X位数据所占的时间长度就是X×t秒。在0时刻，帧信号开始输入到控制装置1，经过解码以后，显示控制模块检测帧开始包，提取到数据包个数为9，大于系统预设截取的数据包个数3，因此由显示控制模块截取3个数据包，剩余的帧信号，包括帧开始包、帧状态包、剩余帧数据包，由显示控制模块原样传输，经过编码模块重新编码，在第一预设时间之后，例如(3×40+1)×t秒后，控制装置1开始帧信号输出，信号内容即为图中控制装置2输入所示：帧开始包内容不变；帧状态包由Frame state1变为Frame state2，其内容由当前帧数据含9个帧数据包变为包含6个帧数据包；帧数据包由D1到D9的9个帧数据包变为D4到D9的6个。

同样道理，控制装置3在控制装置2接收输入数据之后的(3×40+1)×t秒，再开始接收输入数据，帧状态包变为Frame state3，其内容为当前帧信号含3个帧数据包，这与该级控制装置所要截取的帧数据包个数相同，因此，在控制装置3截取完帧数据包D7、D8、D9之后的t秒，控制装置1、2、3同时刷新显示输出数据，其中，控制装置1显示D1、D2、D3的内容，控制装置2显示D4、D5、D6的内容，控制装置3显示D7、D8、D9的内容。

实施例3

本实施例提供一种实现同步刷新的方法，与实施例2的不同在于本实施例采用五级级联控制装置，其余编码方法、解码方法和数据截取方法等与实施例1相同。例如，图8是本实用新型的五级级联控制装置结构示意图，每级控制装置截取4个帧数据包，每个帧数据包包含80位编码数据，帧数据包个数为19个，图9所示横轴为时间轴T，其定义同实施例2。

在0时刻，帧数据开始输入到控制装置1，经过解码以后，显示控制模块检测帧开始包，提取到数据包个数为19，大于系统预设截取的数据包个数4，因此由显示控制模块截取4个数据包，剩余的帧信号，包括帧开始包、帧状态包、剩余帧数据包，由显示控制模块原样传输，经过编码模块重新编码，在第一预设时间之后，例如，(4×80+5)×t秒后，例如，以5×t秒延迟时间为设定值，控制装置1开始帧数据输出，数据内容即为图中控制装置2输入所示：帧开始包内容不变；帧状态包由Frame state1变为Framestate2，其内容由当前帧数据含19个帧数据包变为包含15个帧数据包；帧数据包由D1到D19的20个帧数据包变为D5到D19的15个，截取四个帧数据包，经过第一预设时间(4×80+5)×t秒时间之后，控制装置2开始帧数据输出。

同样道理，控制装置3在控制装置2接收输入数据之后的(4×80+5)×t秒，再接收输入数据，帧开始包不变，帧状态包变为Frame state3，其内容为当前帧数据含11个帧数据包，帧数据包个数变为D9到D19的11个，截取了四个帧数据包，经过(4×80+5)×t秒时间之后，控制装置3开始帧数据输出。

由于控制装置3经过(4×80+5)×t秒时间之后，才开始帧数据输出，因此，控制装置4在控制装置3接收输入数据之后的(4×80+5)×t秒，开始接收输入数据，帧开始包不变，帧状态包变为Frame state4，其内容为当前帧数据包含7个帧数据包，帧数据包个数变为D13到D19的7个，截取四个帧数据包，经过(4×80+5)×t秒时间之后，控制装置4开始帧数据输出。

同样道理，控制装置5在控制装置4接收输入数据之后的(4×80+5)×t秒，再接收输入数据，帧开始包不变，帧状态包变为Frame state5，其内容为当前帧数据包含3个帧数据包，帧数据包个数变为D17到D19的3个，此时，剩余数据包个数小于该级控制装置所要截取的帧数据包个数，因此，在控制装置5截取完帧数据包D17、D18、D19之后，经过第二预设时间之后，例如，4×t秒后，控制装置1、控制装置2、控制装置3、控制装置4、控制装置5同时刷新显示输出数据，其中，控制装置1显示D1、D2、D3、D4的内容，控制装置2显示D5、D6、D7、D8的内容，控制装置3显示D9、D10、D11、D12的内容，控制装置4显示D13、D14、D15、D16的内容，控制装置5显示D17、D18、D19的内容。

在本实用新型中的变量包括：每级控制装置截取掉的帧数据包个数m、每个帧数据包所包含的数据位数k、帧数据包个数f，各级联控制装置之间转发数据的时间间隔a，变量m由系统根据需要设定，变量k根据显示效果的需要进行设定，各级联控制装置之间转发数据的时间间隔a，取大于等于1的数值，是为了保证能够准确地转发帧信号。以上变量都可在系统需要的合理范围内变化，上述说明书部分列举了两种实施例说明各个变量的变化状态，对于变量的其他各种取值，本实用新型同样能实现同步刷新的目的，在此不再赘述。

应当理解的是，对本领域普通技术人员来说，可以根据本实用新型做出其他各种数值变换，而所有这些变换都应属于本实用新型所附权利要求的保护范围。

Claims (1)

1、一种实现同步刷新的系统，其特征在于，包括若干级联的级联控制装置，所述级联控制装置包括：解码模块、显示控制模块、编码模块和本地时钟；

所述解码模块、所述显示控制模块和所述编码模块顺序连接，

所述本地时钟分别与所述解码模块、所述显示控制模块和所述编码模块相连接，用于提供时钟信号；

所述解码模块，用于接收级联输入的串行帧信号，并进行解码；

所述显示控制模块，对所述解码模块传来的串行帧信号，检测帧开始包和帧状态包，截取帧数据包，并转发所述帧信号，还用于根据所述帧数据包的内容，生成显示控制信号并输出；

所述编码模块，用于对串行帧数据重新编码生成级联串行输出帧信号，并发送给下一级的级联控制装置。

Images