CN101340757B - 一种灯点显示芯片级联信号的单线传输协议 - Google Patents

Abstract

本发明公开了一种灯点显示芯片级联信号的单线传输协议，用于显示系统中级联信号的传输，首先将传输给灯点显示芯片的输入级联信号用一组串行的帧数据表示；接着接收所述输入级联信号灯点显示芯片从输入帧数据中截取数据；最后用截取数据后的所述输入帧数据构建串行输出帧数据，并在固定的时间段后发送给级联的灯点显示芯片。本发明使级联信号以串行帧数据的方式进行传输，减少了传输过程中信号的数量，提高了信号传输的成功率，增强了对级联信号进行控制地灵活性。

Description

一种灯点显示芯片级联信号的单线传输协议

技术领域

本发明涉及一种半导体器件之间信号传输的实现方法，尤其涉及一种灯点显示芯片级联信号的单线传输协议。

背景技术

在由灯点显示控制控制的显示系统当中，由于每个灯点显示芯片所能驱动的灯点个数有限，若要实现大规模的显示系统，就必须对显示芯片进行级联从而级联更多的灯点。

现有的灯点显示芯片在进行级联时，往往采用四根或更多根级联传输线来实现级联信号的传输。如图1所示，芯片110和芯片120之间、芯片120和芯片130之间分别使用四根级联线进行级联，并联的四个级联传输线从上到下依次传输信号clk(Clock，时钟信号)、data(数据信号)、load(载入信号)、oe(output enable，输出使能信号)；同时在芯片之间，分别从左至右依次串行传输下去，完成级联信号的传输，同时通过级联信号实现对各灯点显示芯片所控制的灯点的控制。

现有的级联信号传输方法，四条传输线上的信号clk、data、load、oe之间需要保证严格的时序配合关系，一旦时序配合不准确，数据信号就不能正确传输，使时序配合不准确的芯片以及后面与其级联的芯片之间无法传输级联信号，造成整个灯饰系统出现严重的显示故障。

因此，现有技术存在缺陷，有待于进一步改进和发展。

发明内容

本发明的目的在于提供一种级联灯点显示信号单线传输协议，使级联信号以一组串行数据进行传输。

本发明的技术方案如下：

一种级联信号的单线传输协议，用于显示系统中级联信号的传输，包括以下步骤：

A、将传输给灯点显示芯片的输入级联信号用一组串行的帧数据表示；

B、接收所述输入级联信号灯点显示芯片从输入帧数据中截取所需数据；

C、用截取数据后的所述输入帧数据构建串行输出帧数据，并在固定的时间段后发送给级联的灯点显示芯片。

所述的方法，其中，所述步骤A中帧数据的结构依次包括：帧开始包、帧状态包、数据包和帧尾包。

所述的方法，其中，所述帧状态包包括所述显示系统对全部灯点显示芯片的控制信息。

所述的方法，其中，所述数据包的个数由单个灯点显示芯片控制的灯点的数目决定。

所述的方法，其中，所述数据包包括对红、绿和蓝三种灯的控制信息。

所述的方法，其中，所述步骤C还包括，将截取数据后的灯点显示芯片的芯片状态包，添加在所述帧尾包之后。

所述的方法，其中，所述步骤C还包括，去掉所述帧尾包，并将截取数据后的灯点显示芯片的芯片状态包添加在所述数据包之后。

所述的方法，其中，所述步骤C还包括修改所述帧状态包。

所述的方法，其中，所述芯片状态包包括一个节点状态包。

所述的方法，其中，所述芯片状态包包括一个以上的驱动芯片状态包。

所述的方法，其中，所述步骤C中固定时间段的值传输特定长度的数据所需的时间，所述特定长度的数据值为灯点显示芯片控制的灯点的个数与数据包长度的乘积加上一个比特之和。

与现有技术相比，本发明提供了一种灯点显示芯片级联信号的单线传输协议，使级联信号以串行帧数据的方式进行传输，减少了传输过程中信号的数量，提高了信号传输的成功率，增强了对级联信号进行控制地灵活性。

附图说明

图1为现有技术下灯点显示芯片级联信号传输过程的示意图；

图2为本发明输入帧数据的结构示意图；

图3为本发明帧开始包的组成示意图；

图4为本发明帧状态包的组成示意图；

图5为本发明数据包的组成示意图；

图6为本发明帧尾包的组成示意图；

图7为本发明灯点显示芯片为灯点显示驱动芯片的显示系统；

图8为本发明灯点显示芯片为灯点显示控制芯片的显示系统；

图9为本发明灯点显示芯片截取数据包后，帧数据的结构示意图；

图10为本发明节点状态包的组成示意图；

图11为本发明灯点显示驱动芯片状态包的组成示意图；

图12为本发明芯片状态包包括节点状态包和灯点显示驱动芯片状态包的组成示意图；

图13为本发明灯点显示芯片为灯点显示驱动芯片控制一个灯点时，确定发送周期的示意图；

图14为本发明灯点显示芯片为灯点显示控制芯片控制多个灯点时，确定发送周期的示意图。

具体实施方式

下面结合附图，对本发明的较佳实施例作进一步详细说明。

本发明提供的灯点显示芯片级联信号的单线传输协议，适用于显示系统的灯点显示芯片之间级联信号地传输，所述显示系统的一种实施例如图7所示，所述显示系统700中的显示芯片为灯点显示驱动芯片，包括级联的灯点显示驱动芯片710、灯点显示驱动芯片720和灯点显示驱动芯片730。

现有技术下，每个灯点显示芯片可以控制多个灯点，本发明叙述的实施例中每个灯点显示芯片只控制一个灯点，包括灯点显示驱动芯片和灯点显示控制芯片。所述灯点表示一个像素，一个像素可以由三个LED灯，即RLED灯(红色LED灯)、GLED灯(绿色LED灯)和BLED灯(蓝色LED灯)构成。

本发明的单线传输协议规定，一个串行帧数据的一次接收和发送过程包括以下步骤：

A、将传输给所述灯点显示驱动芯片710的输入级联信号用一组串行的帧数据表示；

B、所述灯点显示驱动芯片710接收级联信号的方式为，从所述输入帧数据中截取所需的数据；

C、所述输入级联信号从所述灯点显示驱动芯片710输出的方式是，对截取数据后的所述输入帧数据修改并增添部分数据，以构建成串行的输出帧数据，所述帧数据代表输出级联信号，并在固定的时间段之后发送给级联的所述灯点显示驱动芯片720。

本发明的单线传输协议规定，所述步骤A中输入帧数据的结构如图2所示，依次包括帧开始包(Frame S)210、帧状态包(Frame state)220、N个数据包(D1…Dn)230和帧尾包240(Frame tail)。

在一个帧，即一组帧数据中，所述帧开始包210、帧状态包220和帧尾包240均只有1个，并且各个包的位数都定为40bits。所述数据包230的个数则由显示系统控制的灯点的个数决定。

根据本发明的单线传输协议，所述灯点显示驱动芯片710接收所述输入级联信号，也就是接收所述输入帧数据时：首先检测帧的所述帧开始包210，确定数据的开始；然后读取所述帧状态包220的信息；之后进行所述数据包230的读取，也就是数据包的截取，这里以特定的占空比的脉冲宽度调制方式(pwm，Pulse Width Modulation)对用所述帧数据进行编码，得到所需的数据。

所述帧数据的具体结构如下：

I、所述帧开始包210代表通信的开始，如图3所示，其大小为40bits的固定值，该有具体长度的固定值决定所述帧开始包的唯一性。

II、所述帧状态包220包括了传输中帧的状态信息以及系统对全局芯片的控制信息，所述显示系统在传输数据时，通过所述帧状态包对全局芯片进行控制。所述帧状态包的大小为40bits，其组成如图4所示，包括帧状态包的标志位221、数据包数222、有效数据包数223、帧状态包的包尾数224和帧状态包的奇偶校验位225。

II-1、所述帧状态包的标志位221共12bits，用于定义灯点显示芯片级联信号的传输方向、定义级联信号控制的主体等等。

II-2、所述数据包数222共12bits。

II-3、所述有效数据包数223共12bits，是在所述LED系统建立的时候就确定下来的，该数值不会在传输过程中发生变化。

II-4、所述帧状态包的包尾位共3位，设置为010。

II-5、所述奇偶校验位，代表该状态包前39bits中1的个数，1代表前39bit当中有奇数个1，0代表前39bits中有偶数个1。

III、所述数据包230的组成如图5所示，包括数据位R231、数据位G232、数据位B233、数据包的包尾数234和数据包的奇偶校验位235。

III-1、所述数据位R231，共12bits，代表红色光的数据。

III-2、所述数据位G232，共12bits，代表绿色光的数据。

III-3、所述数据位B233，共12bits，代表蓝色光的数据。

III-4、所述数据包的包尾位234，共3bits，固定为010，在数据传输时对所述固定位010进行判断，如果该位出现错误，将被判为数据传输错误。

III-5、所述数据包的奇偶校验位235：是对数据包的数据安全解码，前39bit数据为1的个数为奇数时该位为1，个数为偶数时，该位为0。

IV、本发明所述帧尾包240代表数据包传输的结束，如图6所示，为固定的40bits值。

所述输入帧数据的接收过程具体如下：

本发明所述步骤B中，所述单个灯点显示芯片从输入帧数据中接收并截取数据的过程中，所述级联的灯点显示芯片是灯点驱动芯片，用来直接驱动与其连接的LED灯进行显示，并且每个灯点显示芯片控制一个灯点，如图7所示。这种情况下：所述显示系统700共控制三个灯点，因此，所述输入帧数据的数据包有三个。

所述显示系统700输入帧数据的接收过程具体如下，其第一个数据包D1将由级联的第一个灯点显示驱动芯片710保存；所述输入帧数据的第二个数据包D2将由级联的第二个灯点显示驱动芯片720保存；以此类推，第三个数据包D3将由第三个级联的灯点显示驱动芯片730保存。本发明所述帧数据的接收过程，是对接收的帧数据以特定的占空比，采用脉冲宽度调制方式(PWM，Pulse Width Modulation)进行解码的过程。

本发明的第二种显示系统800，如图8所示，所述级联的显示芯片为显示控制芯片，包括级联的灯点显示控制芯片810、灯点显示控制芯片820和灯点显示控制芯片830，这三个灯点显示控制芯片没有直接驱动LED灯，属于控制芯片。所述显示系统800的每个灯点显示控制芯片上挂载有三个驱动芯片，例如所述灯点显示控制芯片810上挂载有驱动芯片811、驱动芯片812和驱动芯片813，所述每个挂载的驱动芯片可以控制一个灯点。对于所述显示系统800，其帧数据的结构同所述显示系统700相同，只是所述输入帧数据有N个数据包：

N＝级联芯片个数*每个芯片挂载驱动芯片的个数。

图8所示的所述显示系统800共有六个数据包。

所述显示系统800在执行步骤B，即从输入帧数据中接收并截取数据的过程中，所述输入帧数据的D1～D2的2个数据包将由所述灯点显示控制芯片810保存；所述输入帧数据的D3～D4的2个数据包将由同所述灯点显示控制芯片810级联的所述灯点显示控制芯片820保存；以此类推；所述输入帧数据的D5～D6的2个数据包将由所述灯点显示控制芯片830保存。本发明所述显示系统800帧数据的接收过程，是对接收的帧数据以特定的占空比，采用脉冲宽度调制方式进行解码的过程，

在所述灯点显示驱动芯片710和所述灯点显示控制芯片810接收完数据包之后，进入步骤C，还要在截取后的帧数据包上修改的帧状态包并增添的芯片状态包，以构建得到串行的输出帧数据，所述输出帧数据的构建过程，是对接收的帧数据以特定的占空比，采用脉冲宽度调制方式进行编码的过程，具体如下：

所述单个灯点显示芯片截取数据包后，把芯片状态包250拼接在所述帧尾包240之后，如图9所示，这里截取的数据包数同添加的芯片状态包数相同。

所述灯点显示芯片作为驱动芯片时，例如灯点显示驱动芯片710，所述芯片状态包250是以一个节点状态包的形式存在。所述节点状态包如图10所示，其开头位有1个bit，本发明的协议规定所述开头位为1；所述节点状态包的空闲为共13bits，全部设为0；所述节点状态包的数据频率位共14bits，代表当前节点的数据频率值。所述节点状态包的灯点数共5bits，代表当前灯点显示芯片个数，即当前节点截取的数据包数，也就是在所述帧尾包240之后添加的芯片状态包数；所述节点状态包的状态位共3bits，表示当前节点的状态信息，即LED灯的状态，或者级联第一级驱动芯片时的状态；所述节点状态包的包尾位共3bits，固定为010；所述节点状态包的奇偶校验位，在当前39bits中1的个数为奇数时，则表示为1，在当前39bits中1的个数为偶数时，则表示为0。

所述灯点显示芯片只作为控制芯片不用作驱动芯片，即不直接级联LED灯时，所述芯片状态包由两部分构成，包含一个节点状态包和若干个驱动芯片状态包，如图12所示，所述驱动芯片状态包的个数就是所述灯点显示芯片级联的驱动芯片的个数。例如对于图8所示的所述灯点显示控制芯片810，当与所述灯点显示控制芯片810级联的驱动芯片有三个时，所述芯片状态包包括一个节点状态包和三个驱动芯片状态包。

为了符合截取的数据包数同添加的芯片状态包数相同的原则，所述灯点显示控制芯片810把所述帧尾包240去掉，把所述节点状态包放在所述帧尾包的位置，并把三个驱动芯片状态包拼接在所述节点状态包240之后。

所述驱动芯片状态包的组成如图11示，包括：驱动芯片状态包的开头位、驱动芯片状态包的空闲位、驱动芯片状态包的固定值位、驱动芯片状态包的状态位、驱动芯片状态包的包尾位和驱动芯片状态包的奇偶校验位。

所述驱动芯片状态包的开头位有1bit，本发明设置所述开头位为1；所述驱动芯片状态包252的空闲位共20bits，设置为0；所述驱动芯片状态包252的固定值位共12bits，设置为12’h555；所述驱动芯片状态包252的状态位共3bits，表示当前节点的状态信息，即LED灯的状态，或是级联第一级之后的驱动芯片时的状态，所述状态位为1时，表示该驱动芯片有问题，所述状态位为0时，时表示该驱动芯片正常工作；所述包尾数共3bits，设置为3’b010；所述奇偶校验位在当前39bits中1的个数为奇数时，设置为1，在当前39bits中的1的个数为偶数时，设置为0。

本发明的单线传输协议中，有效数据包数减芯片状态包数就是数据包的个数。

本发明在将芯片状态包250拼接在所述帧尾包240之后的过程也是以特定的占空比的脉冲宽度调制方式进行地；之后还需以特定的占空比用脉冲宽度调制方式对需要输出的帧数据进行编码；然后确定所述输出帧数据的发送周期，即在一个固定时间段之后将所述输出帧数据发送给与所述单个灯点显示芯片级联的下一个灯点显示芯片。

所述固定时间段数值地确定原则如下：所述固定时间段的数值为传输特定长度的数据所需的时间，所述特定长度的数据值为灯点显示芯片控制的灯点的个数与数据包长度的乘积加上一个比特之和。

确定所述固定时间段的第一个实施例是，所述灯点显示驱动芯片710作为驱动芯片并控制一个灯点时，与所述灯点显示驱动芯片710级联的灯点显示驱动芯片720，将会相对前一个所述灯点显示驱动芯片710延后传输(40+1)bits的传输时间才能开始接收数据，如图13所示。本发明中，每个灯点包括三个LED灯，即RLED灯、GLED灯和BLED灯。

确定所述固定时间段的第二个实施例是，所述灯点显示控制芯片810作为控制芯片，并且所述灯点显示控制芯片810上挂载有n个驱动芯片，每个驱动芯片驱动一个灯点时，与所述单个灯点显示控制芯片级联的灯点显示控制芯片将会相对前一个灯点显示控制芯片延后传输(n*40+1)bits的数据传输时间才能开始接收数据，如图14所示。

本发明为一种灯点显示芯片级联信号的单线传输协议，将原来复杂的4个并行信号之间的时序关系简化为1组串行数据的传输，通过对数据的编码和解码实现数据的传输，增强了显示系统控制地灵活性；同时本发明的单线传输协议只需要一根级联线，与传统的每个芯片需要4根级联传输线减幅达75％，节省了施工单位的成本，简化了施工的步骤，还能减少传输过程中信号的数量，提高信号传输的成功率；特别是本发明采用脉冲宽度调制方式进行接收数据和构建输出帧数据的方式，使单线传输过程的控制更加简单。

应当理解的是，上述针对本发明较佳实施例的表述较为详细，并不能因此而认为是对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。

Claims (10)

1.一种灯点显示芯片级联信号的单线传输方法，用于显示系统中级联信号的传输，包括以下步骤：

A、将传输给灯点显示芯片的输入级联信号用一组串行的帧数据表示；

B、灯点显示芯片接收所述输入级联信号，从输入帧数据中截取所需数据；

C、所述灯点显示芯片对截取数据后的所述输入帧数据进行修改并增添部分数据以构建成串行输出帧数据，并在固定的时间段后发送给级联的下一灯点显示芯片；

所述步骤B中截取所需数据的方式和步骤C中构建串行输出帧数据的方式为脉冲宽度调制方式；

所述步骤A中帧数据的结构依次包括：帧开始包、帧状态包、数据包和帧尾包。

2.根据权利要求1所述的方法，其特征在于，所述帧状态包包括所述显示系统对全部灯点显示芯片的控制信息。

3.根据权利要求1所述的方法，其特征在于，所述数据包的个数由单个灯点显示芯片控制的灯点的数目决定。

4.根据权利要求1所述的方法，其特征在于，所述数据包包括对红、绿和蓝三种灯的控制信息。

5.根据权利要求1所述的方法，其特征在于，所述步骤C还包括，将截取数据后的灯点显示芯片的芯片状态包，添加在所述帧尾包之后。

6.根据权利要求1所述的方法，其特征在于，所述步骤C还包括，去掉所述帧尾包，并将截取数据后的灯点显示芯片的芯片状态包添加在所述数据包之后。

7.根据权利要求2所述的方法，其特征在于，所述步骤C还包括修改所述帧状态包。

8.根据权利要求5所述的方法，其特征在于，所述芯片状态包包括一个节点状态包。

9.根据权利要求8所述的方法，其特征在于，所述芯片状态包包括一个以上的驱动状态包。

10.根据权利要求1所述的方法，其特征在于，所述步骤C中固定时间段的值为传输特定长度的数据所需的时间，所述特定长度的数据为所述灯点显示芯片控制的灯点的个数与数据包长度的乘积加上一个比特之和。

Images