CN206003086U - 一种基于描述符的高速数据采集装置 - Google Patents

一种基于描述符的高速数据采集装置 Download PDF

Info

Publication number
CN206003086U
CN206003086U CN201620740105.5U CN201620740105U CN206003086U CN 206003086 U CN206003086 U CN 206003086U CN 201620740105 U CN201620740105 U CN 201620740105U CN 206003086 U CN206003086 U CN 206003086U
Authority
CN
China
Prior art keywords
blvds
data
descriptor
fpga
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620740105.5U
Other languages
English (en)
Inventor
李伟
黄作兵
赵永
黄蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Guodian Nanzi 710086 Automation Co. Ltd.
Original Assignee
NANJING GUODIAN NANZI MEIZHUO CONTROL SYSTEM CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING GUODIAN NANZI MEIZHUO CONTROL SYSTEM CO Ltd filed Critical NANJING GUODIAN NANZI MEIZHUO CONTROL SYSTEM CO Ltd
Priority to CN201620740105.5U priority Critical patent/CN206003086U/zh
Application granted granted Critical
Publication of CN206003086U publication Critical patent/CN206003086U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Communication Control (AREA)

Abstract

本实用新型公开了一种基于描述符的高速数据采集装置,包括主站板卡和若干从站板卡,主站板卡和从站板卡通过BLVDS总线连接;主站板卡上设置有相连的CPU和第一FPGA,第一FPGA包括第一通信控制器、采样间隔寄存器、卡板轮询寄存器、第一BLVDS编码电路和若干接收描述符寄存器;从站板卡上设置有第二FPGA,第二FPGA包括依次连接的AD采集电路、AD数据处理器、第二通信控制器和第二BLVDS编码电路。本实用新型在以BLVDS总线进行数据通信的基础上,通过设置若干接收描述符寄存器,可以缓存多通道高速数据,从而保证设备正常通信,解决在高速采集过程中,无法实时处理高速采集数据的问题。

Description

一种基于描述符的高速数据采集装置
技术领域
本实用新型涉及一种基于描述符的高速数据采集装置,属于数据采集领域。
背景技术
BLVDS(总线型低电压差分信号)总线具备250mV的低电压差分信号以及快速的过渡时间,其抗干扰特性与数据高速传输特点,使其在多点电缆以及背板有广泛的应用。在BLVDS总线进行高速数据采集的过程中,往往由于CPU处理数据速度不够快,从而导致不能及时处理多通道高速采集的数据,造成连续采样中断,继而影响后续算法的正确运行,严重影响程序的正常运行。
实用新型内容
为了解决上述技术问题,本实用新型提供了一种基于描述符的高速数据采集装置。
为了达到上述目的,本实用新型所采用的技术方案是:
一种基于描述符的高速数据采集装置,包括主站板卡和若干从站板卡,所述主站板卡和从站板卡通过BLVDS总线连接;
所述主站板卡上设置有相连的CPU和第一FPGA,所述第一FPGA包括第一通信控制器、用以存储采用间隔时间数据的采样间隔寄存器、用以存储卡板轮询顺序数据的卡板轮询寄存器、第一BLVDS编码电路和若干接收描述符寄存器;所述采样间隔寄存器、卡板轮询寄存器、第一BLVDS编码电路和若干接收描述符寄存器均与第一通信控制器连接,所述第一BLVDS编码电路与BLVDS总线连接;
所述从站板卡上设置有第二FPGA,所述第二FPGA包括依次连接的AD采集电路、AD数据处理器、第二通信控制器和第二BLVDS编码电路,所述第二BLVDS编码电路与BLVDS总线连接,所述AD采集电路采集AD数据。
所述接收描述符寄存器是32位寄存器,其中,1-16位为RAM接收地址位,17-27位为数据帧长度位,28位为接收状态位,29位为CRC校验状态位,30位为清除控制位,31-32位为保留位。
所述接收描述符寄存器有8个。
所述BLVDS总线包括BLVDS数据总线和BLVDS同步总线。
所述CPU通过GPMC接口和第一FPGA连接。
所述AD采集电路通过SPI接口采集AD数据。
本实用新型所达到的有益效果:本实用新型在以BLVDS总线进行数据通信的基础上,通过设置若干接收描述符寄存器,可以缓存多通道高速数据,从而保证设备正常通信,解决在高速采集过程中,无法实时处理高速采集数据的问题。
附图说明
图1为本实用新型的结构框图。
图2为主站板卡的结构框图。
图3为从站板卡的结构框图。
具体实施方式
下面结合附图对本实用新型作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案,而不能以此来限制本实用新型的保护范围。
如图1所示,一种基于描述符的高速数据采集装置,包括主站板卡和若干从站板卡,主站板卡和从站板卡通过BLVDS总线连接,BLVDS总线包括BLVDS数据总线和BLVDS同步总线。
如图2所示,主站板卡上设置CPU和第一FPGA,CPU通过GPMC接口和第一FPGA连接,第一FPGA包括第一通信控制器、用以存储采用间隔时间数据的采样间隔寄存器、用以存储卡板轮询顺序数据的卡板轮询寄存器、第一BLVDS编码电路和若干接收描述符寄存器。采样间隔寄存器、卡板轮询寄存器、第一BLVDS编码电路和若干接收描述符寄存器均与第一通信控制器连接,第一BLVDS编码电路与BLVDS总线连接。
如图3所示,从站板卡上设置有第二FPGA,第二FPGA包括依次连接的AD采集电路、AD数据处理器、第二通信控制器和第二BLVDS编码电路,第二BLVDS编码电路与BLVDS总线连接,AD采集电路通过SPI接口采集AD数据。
上述接收描述符寄存器设置有8个,描述符寄存器是32位寄存器,其中,1-16位为RAM接收地址位,17-27位为数据帧长度位,28位为接收状态位,29位为CRC校验状态位,30位为清除控制位,31-32位为保留位。
接收描述符寄存器的工作过程如下:在接收数据过程中,将接收到的数据帧存入前16位设定的RAM接收地址中,断帧后,将28位置1,表示接收到一帧数据,然后进行CRC校验,如果CRC校验正确,将29位置1,否则置0,数据帧长度存入27-17位中;如上述步骤完成一帧数据接收工作,等到下一帧数据来到时,将对下一接收描述符寄存器进行设置,如此循环,共8个,通过接收描述符寄存器,实现对数据帧的缓存处理,CPU与第一FPGA进行数据交互,依次查询8个接收描述符寄存器,如果接收描述符寄存器第28位是1,则根据接收描述符寄存器中帧长度,CRC状态以及帧存储地址,取出帧数据,然后通过向接收描述符寄存器第30位写入1,清除接收描述符寄存器接收状态位为0,以便下次使用。
上述装置的工作过程如下:主站板卡上通过设置采样间隔寄存器决定采样间隔时间,设置卡件轮询寄存器设置轮询哪些从站卡件,第一通信控制器根据采样间隔寄存器以及卡件轮询寄存器数值,首先将0x05,0x64,0x5A,3字节采样同步报文,通过第一BLVDS编解码电路发送至BLVDS同步总线;从站板卡上实时监测BLVDS同步总线,当监测到有0x05,0x64,0x5A,3字节采样同步报文后,开始采样,AD采集电路通过SPI接口采集AD数据,连续采集8次,AD数据处理器将8次数据求和然后求平均,待通过BLVDS数据总线接收到主站板卡发送读取AD数据报文时,第二通信控制器将运算后的AD采集数据进行组包,发送到第二BLVDS编解码模块,由其发送至BLVDS数据总线上;主站板卡读取各个AD采集数据,并进行报文CRC校验。
上述装置在以BLVDS总线进行数据通信的基础上,通过设置若干接收描述符寄存器,可以缓存多通道高速数据,从而保证设备正常通信,解决在高速采集过程中,无法实时处理高速采集数据的问题。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本实用新型的保护范围。

Claims (6)

1.一种基于描述符的高速数据采集装置,其特征在于:包括主站板卡和若干从站板卡,所述主站板卡和从站板卡通过BLVDS总线连接;
所述主站板卡上设置有相连的CPU和第一FPGA,所述第一FPGA包括第一通信控制器、用以存储采用间隔时间数据的采样间隔寄存器、用以存储卡板轮询顺序数据的卡板轮询寄存器、第一BLVDS编码电路和若干接收描述符寄存器;所述采样间隔寄存器、卡板轮询寄存器、第一BLVDS编码电路和若干接收描述符寄存器均与第一通信控制器连接,所述第一BLVDS编码电路与BLVDS总线连接;
所述从站板卡上设置有第二FPGA,所述第二FPGA包括依次连接的AD采集电路、AD数据处理器、第二通信控制器和第二BLVDS编码电路,所述第二BLVDS编码电路与BLVDS总线连接,所述AD采集电路采集AD数据。
2.根据权利要求1所述的一种基于描述符的高速数据采集装置,其特征在于:所述接收描述符寄存器是32位寄存器,其中,1-16位为RAM接收地址位,17-27位为数据帧长度位,28位为接收状态位,29位为CRC校验状态位,30位为清除控制位,31-32位为保留位。
3.根据权利要求2所述的一种基于描述符的高速数据采集装置,其特征在于:所述接收描述符寄存器有8个。
4.根据权利要求1所述的一种基于描述符的高速数据采集装置,其特征在于:所述BLVDS总线包括BLVDS数据总线和BLVDS同步总线。
5.根据权利要求1所述的一种基于描述符的高速数据采集装置,其特征在于:所述CPU通过GPMC接口和第一FPGA连接。
6.根据权利要求1所述的一种基于描述符的高速数据采集装置,其特征在于:所述AD采集电路通过SPI接口采集AD数据。
CN201620740105.5U 2016-07-14 2016-07-14 一种基于描述符的高速数据采集装置 Active CN206003086U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201620740105.5U CN206003086U (zh) 2016-07-14 2016-07-14 一种基于描述符的高速数据采集装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620740105.5U CN206003086U (zh) 2016-07-14 2016-07-14 一种基于描述符的高速数据采集装置

Publications (1)

Publication Number Publication Date
CN206003086U true CN206003086U (zh) 2017-03-08

Family

ID=58201933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620740105.5U Active CN206003086U (zh) 2016-07-14 2016-07-14 一种基于描述符的高速数据采集装置

Country Status (1)

Country Link
CN (1) CN206003086U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109766310A (zh) * 2019-01-16 2019-05-17 华北电力大学 一种数字故障录波装置内部插件间多通道高速通讯的方法
CN113866502A (zh) * 2021-12-02 2021-12-31 深圳市鼎阳科技股份有限公司 频谱分析仪及其数据扫描和处理方法
CN115543898A (zh) * 2022-09-26 2022-12-30 南京国电南自维美德自动化有限公司 一种通信总线扩展方法及装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109766310A (zh) * 2019-01-16 2019-05-17 华北电力大学 一种数字故障录波装置内部插件间多通道高速通讯的方法
CN113866502A (zh) * 2021-12-02 2021-12-31 深圳市鼎阳科技股份有限公司 频谱分析仪及其数据扫描和处理方法
CN115543898A (zh) * 2022-09-26 2022-12-30 南京国电南自维美德自动化有限公司 一种通信总线扩展方法及装置

Similar Documents

Publication Publication Date Title
CN205563568U (zh) 一种基于fpga的高速数据采集装置
CN107766200A (zh) 一种i2c总线监控系统及监控方法
CN206003086U (zh) 一种基于描述符的高速数据采集装置
CN103399546B (zh) 三冗余控制方法及系统
CN104484306B (zh) 基于差分信号的主从同步串行通讯总线及其实现方法
CN104794089A (zh) 适用于单片机的改进型uart通信的方法、装置及系统
CN104486112A (zh) 一种数据帧的接收处理方法
CN204256732U (zh) 基于PCI-Express接口的高速数据传输装置
CN104660470A (zh) RapidIO总线协议的检测装置和检测方法
CN106326045B (zh) 一种检测总线延时的方法
CN104281082A (zh) 局部放电信号采集方法和系统
CN104361373A (zh) 一种射频信号的采集与处理方法
CN104881386B (zh) 一种解决blvds总线直流平衡问题的装置
CN206209885U (zh) 一种电力自动化分布式信息采集系统
CN105281972B (zh) 1553b总线的对比采集结构及对比采集方法
CN104464254A (zh) 一种分布式数据同步采集装置及方法
CN101860402A (zh) 减少emi的并行数据传输方法
CN103932657B (zh) 提高胶囊内镜系统中监视实时性的方法
CN106125597A (zh) 基于lvds环网总线的机器人高速测控系统及方法
CN204667392U (zh) 一种解决blvds总线直流平衡问题的装置
CN106919492A (zh) 一种通过cpld解析sgpio的系统及方法
CN206249285U (zh) 一种基于云计算的云盘管理系统
CN204217041U (zh) 瞬时动态信号采集定位模块
CN207766288U (zh) 一种多源异构数据快速采集系统
CN104765703B (zh) 一种在fpga平台上进行数据报文采集的方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 210032 8 Xing Huo Road, Pukou hi tech Development Zone, Nanjing, Jiangsu

Patentee after: Nanjing Guodian Nanzi 710086 Automation Co. Ltd.

Address before: 210032 8 Xing Huo Road, Pukou hi tech Development Zone, Nanjing, Jiangsu

Patentee before: Nanjing Guodian Nanzi Meizhuo Control System Co.,Ltd.