CN104869750B - 一种印刷电路板 - Google Patents
一种印刷电路板 Download PDFInfo
- Publication number
- CN104869750B CN104869750B CN201510234326.5A CN201510234326A CN104869750B CN 104869750 B CN104869750 B CN 104869750B CN 201510234326 A CN201510234326 A CN 201510234326A CN 104869750 B CN104869750 B CN 104869750B
- Authority
- CN
- China
- Prior art keywords
- spacing
- vias
- vcc
- gnd
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明实施例公开了一种印刷电路板PCB,PCB上封装有芯片,芯片封装所在的PCB区域内包含VCC过孔和与VCC过孔相邻的第一GND过孔和第二GND过孔,VCC过孔和第一GND过孔之间的间距为第一间距,VCC过孔与第二GND过孔之间的间距为第二间距,第一间距大于第二间距,VCC过孔与第一GND过孔之间布局有预设电子器件。本发明实施例能够在不增加PCB制造成本的前提下,实现预设电子器件的布局,提升芯片的性能。
Description
技术领域
本发明实施例涉及电子技术领域,尤其涉及一种印刷电路板。
背景技术
随着通信设备传输速率越来越快,信号完整性(Signal Integrity,SI)和电源完整性(Power Integrity,PI)变得越来越重要。研究表明,如图1所示,在印刷电路板(Printed Circuit Board,PCB)上芯片的电源(Volt Current Condenser,VCC)端与接地(Ground,GND)端之间增加去耦电容,能够起到滤波和防止浪涌的作用,对芯片的SI和PI有很好的作用,这种方法是目前业界广泛使用的一种提升芯片性能的方法。
而设备应用的球栅阵列结构(Ball Grid Array,BGA)的PCB封装芯片未来的发展趋势是高密集成化、小型化,增加去耦电容会遇到封装空间不足的问题,目前大都采用PCB特殊工艺例如树脂塞孔加表面电镀(Plating Over Filled Via,POVF)或树脂塞孔工艺解决封装空间不足的问题。这种方法会将芯片覆盖的PCB区域内VCC过孔与相邻的两个GND过孔等间距设置,由于过孔间距较小,无法直接布局去耦电容,需要在过孔上面填充树脂然后镀铜形成焊盘,去耦电容焊接在焊盘解决空间不足问题,但这种特殊工艺会导致PCB制造成本增加,因此,有必要提出一种新的方法解决上述问题。
发明内容
有鉴于此,本发明实施例提供了一种印刷电路板,能够在不增加PCB制造成本的前提下布局预设电子器件,提升芯片的性能。
本发明实施例提供的PCB上封装有芯片,所述芯片封装所在的PCB区域内包含VCC过孔和与所述VCC过孔相邻的第一GND过孔和第二GND过孔,其特征在于,所述VCC过孔和所述第一GND过孔之间的间距为第一间距,所述VCC过孔与所述第二GND过孔之间的间距为第二间距,所述第一间距大于所述第二间距,所述VCC过孔与所述第一GND过孔之间布局有预设电子器件。
可选地,所述第一间距的取值范围包括:32mil至40mil,所述第二间距的取值范围包括:23mil至31mil。
可选地,所述第一间距的取值为35mil,所述第二间距的取值为28mil。
可选地,所述预设电子器件包括以下电子器件中的任意一个:电容、电感、电阻及磁珠。
可选地,所述第一GND过孔与所述第二GND过孔之间的间距为63mil。
可选地,所述预设电子器件在所述PCB上的布局角度包括:80度至100度。
从以上技术方案可以看出,本发明实施例具有以下优点:
本发明实施例中,芯片封装所在的PCB区域内VCC过孔和相邻的第一GND过孔之间的间距为第一间距,VCC过孔与相邻的第二GND过孔之间的间距为第二间距,第一间距大于第二间距,VCC过孔与第一GND过孔之间布局有预设电子器件。即本发明实施例中,将VCC过孔与相邻的两个GND过孔之间设置为非等间距,仅在与VCC过孔间距较大的GND过孔之间布局预设电子器件,从而通过过孔的非等间距设置实现预设电子器件的布局,避免了采用PCB特殊工艺带来的成本增加问题,提升了芯片的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中去耦电容在电路中的位置示意图;
图2为本发明PCB上布局的过孔一个实施例示意图;
图3为现有技术中PCB上布局的过孔一个实施例示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
通过背景技术的描述可知,现有的PCB板过孔布局,VCC过孔与相邻的各个GND过孔等间距布局,由于过孔间距较小,为实现去耦电容等电子器件的布局,需要使用特殊的工艺,这会增加PCB板的制造成本。因而,本发明实施例提供了一种印刷电路板,能够在不增加PCB制造成本的前提下,实现预设电子器件的布局,提升芯片的性能。
经研究发现,过孔非等间距布局且VCC过孔仅与任意一个GND过孔之间布局去耦电容也可以起到滤波和防止浪涌的作用,效果并不会衰减,且不会出现差分信号链路不等长等问题。因而本发明提出了一种PCB板过孔非等间距布局的方案,具体可参阅图2。
如图2所示,芯片封装所在的PCB区域内包含VCC过孔与GND过孔,VCC过孔与GND过孔行间隔布局,VCC过孔与同一列上方相邻的GND过孔之间的间距为A(即第一间距),VCC过孔与同一列下方相邻的GND过孔之间的间距为B(即第二间距),其中A大于B,将预设电子器件布局在与VCC过孔较大的GND过孔之间,具体在本实施例中,即将预设电子器件布局在VCC过孔与同一列上方相邻的GND过孔之间。
具体实现中,预设电子器件包括但不限于电容、电感、电阻及磁珠等电子器件。
通常情况下,按照PCB特殊工艺布局去耦电容等预设电子器件时,过孔等间距设计,如图3所示,过孔间距由芯片的焊盘间距决定,该间距为C,C大约为31.5mil。而本发明在进行过孔非等间距布局时,可以将第一间距A设置为大于C的值,将第二间距B设置为小于C的值,第二间距B最好大于22mil,因为过孔间距缩小至22mil之后可能会存在阳极导电细丝失效的风险。在一个具体的实施例中,A的取值范围可以是32mil至40mil,B的取值范围可以是23mil至31mil,具体A的取值满足无需使用特殊工艺就能实现预设电子器件的布局即可,优选地,A的取值为35mil,B的取值为28mil。
本实施例中,与任意一行VCC过孔相邻的两行GND过孔之间的间距可以为固定值,该值为63mil。即可以理解为,本发明是在现有技术过孔等间距布局的基础上,将与VCC过孔相邻的两行GND过孔同时等间距的上下移动以形成过孔非等间距的布局;或者可以理解为保持现有技术等间距布局时GND过孔位置不动,将两行GND过孔之间的VCC过孔向上移动或向下移动以形成非等间距的布局。
另外,在现有技术过孔等间距布局,采用特殊工艺封装预设电子器件时,由于过孔间距太小,预设电子器件在PCB上的封装角度只能是20度,影响贴装和焊接质量。而本发明采用过孔非等间距布局时,由于为预设电子器件预留了较大的过孔间距,因而可以在PCB上将预设电子器件呈垂直方向(约90度)布局,即可以将预设电子器件在PCB上呈80至100度的方向布局,这样可以提升器件的稳定性,提高贴装和焊接质量。
需要说明的是,以上实施例仅以VCC过孔与GND过孔呈行间隔分布为例进行说明,在实际应用中,VCC过孔与GND过孔还可以呈列间隔分布等其他分布形式,此处不做具体限定。
本发明实施例提供的PCB,仅调整了过孔之间的间距即可实现预设电子器件的布局,相较于现有技术采用特殊工艺制造的PCB,可以节约成本8%至15%,可以很好的适应未来高密度化、小型化的芯片,应用前景广阔。
以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (4)
1.一种印刷电路板PCB,所述PCB上封装有芯片,所述芯片封装所在的PCB区域内包含VCC过孔和与所述VCC过孔相邻的第一GND过孔和第二GND过孔,其特征在于,所述VCC过孔和所述第一GND过孔之间的间距为第一间距,所述VCC过孔与所述第二GND过孔之间的间距为第二间距,所述第一间距大于所述第二间距,所述VCC过孔与所述第一GND过孔之间布局有预设电子器件;
其中,所述预设电子器件包括以下电子器件中的任意一个:电容、电感、电阻及磁珠;
其中,所述第一间距的取值范围包括:32mil至40mil,所述第二间距的取值范围包括:23mil至31mil,以避免阳极导电细丝失效的风险。
2.如权利要求1所述的PCB,其特征在于,所述第一间距的取值为35mil,所述第二间距的取值为28mil。
3.如权利要求1或2任意一项所述的PCB,其特征在于,所述第一GND过孔与所述第二GND过孔之间的间距为63mil。
4.如权利要求1或2任意一项所述的PCB,其特征在于,所述预设电子器件在所述PCB上的布局角度包括:80度至100度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510234326.5A CN104869750B (zh) | 2015-05-08 | 2015-05-08 | 一种印刷电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510234326.5A CN104869750B (zh) | 2015-05-08 | 2015-05-08 | 一种印刷电路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104869750A CN104869750A (zh) | 2015-08-26 |
CN104869750B true CN104869750B (zh) | 2018-06-19 |
Family
ID=53915138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510234326.5A Active CN104869750B (zh) | 2015-05-08 | 2015-05-08 | 一种印刷电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104869750B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115549433A (zh) * | 2021-06-30 | 2022-12-30 | 华为技术有限公司 | 一种滤波模组和电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6225702B1 (en) * | 1997-08-29 | 2001-05-01 | Mitsubishi Denki Kabushiki Kaisha | Ball grid array to prevent shorting between a power supply and ground terminal |
CN101009255A (zh) * | 1998-09-18 | 2007-08-01 | 株式会社日立制作所 | 半导体装置 |
CN101765242A (zh) * | 2008-12-25 | 2010-06-30 | 深圳富泰宏精密工业有限公司 | 用户识别卡及其连接器,以及具有该连接器的便携式通信装置 |
-
2015
- 2015-05-08 CN CN201510234326.5A patent/CN104869750B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6225702B1 (en) * | 1997-08-29 | 2001-05-01 | Mitsubishi Denki Kabushiki Kaisha | Ball grid array to prevent shorting between a power supply and ground terminal |
CN101009255A (zh) * | 1998-09-18 | 2007-08-01 | 株式会社日立制作所 | 半导体装置 |
CN101765242A (zh) * | 2008-12-25 | 2010-06-30 | 深圳富泰宏精密工业有限公司 | 用户识别卡及其连接器,以及具有该连接器的便携式通信装置 |
Also Published As
Publication number | Publication date |
---|---|
CN104869750A (zh) | 2015-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104754855A (zh) | 柔性电路板及其制作方法 | |
TWI573229B (zh) | 配線基板 | |
JP2006196859A (ja) | 多層プリント回路板 | |
CN104956477A (zh) | 布线基板 | |
CN104716114A (zh) | 半导体装置 | |
CN104394646A (zh) | 印刷电路板、球栅阵列封装体及印刷电路板的布线方法 | |
US20160338200A1 (en) | Solder void reduction between electronic packages and printed circuit boards | |
KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
CN103491720B (zh) | 一种印刷电路板的制作方法及印刷电路板 | |
TW201528884A (zh) | 線路板及電子總成 | |
US20100276188A1 (en) | Method and apparatus for improving power gain and loss for interconect configurations | |
CN104037155A (zh) | 模块及该模块的制造方法、以及具有该模块的电子装置 | |
CN101883472A (zh) | 表面贴片电容的pcb封装及其方法、印刷电路板和设备 | |
CN104869750B (zh) | 一种印刷电路板 | |
DE102005013270A1 (de) | Schaltungsplatine zum Verbinden einer integrierten Schaltung mit einem Träger und einem IC-BGA-Gehäuse, das dieselbe verwendet | |
CN106572590A (zh) | 印刷电路板及其制作方法和电子设备 | |
US9949381B2 (en) | Electronic device with at least one impedance-compensating inductor and related methods | |
US9565762B1 (en) | Power delivery network in a printed circuit board structure | |
CN102136459B (zh) | 封装结构及其制法 | |
JP2013211426A (ja) | 部品内蔵配線板、及びその製造方法 | |
CN102415224A (zh) | 用于改善互连结构的功率增益和损耗的方法和设备 | |
JP2012033786A (ja) | 配線基板 | |
TW201611675A (zh) | 電路板結構之改良方法 | |
CN207897217U (zh) | 一种高信赖性碳墨线路板 | |
CN103887275A (zh) | 使用柔性基板实现三维层间垂直互连的结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20211223 Address after: 450046 Floor 9, building 1, Zhengshang Boya Plaza, Longzihu wisdom Island, Zhengdong New Area, Zhengzhou City, Henan Province Patentee after: Super fusion Digital Technology Co.,Ltd. Address before: 518129 Bantian HUAWEI headquarters office building, Longgang District, Guangdong, Shenzhen Patentee before: HUAWEI TECHNOLOGIES Co.,Ltd. |