CN104838509B - 双端子封装 - Google Patents

双端子封装 Download PDF

Info

Publication number
CN104838509B
CN104838509B CN201380055363.9A CN201380055363A CN104838509B CN 104838509 B CN104838509 B CN 104838509B CN 201380055363 A CN201380055363 A CN 201380055363A CN 104838509 B CN104838509 B CN 104838509B
Authority
CN
China
Prior art keywords
opening
led matrix
electrode
end sub
sheet metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380055363.9A
Other languages
English (en)
Other versions
CN104838509A (zh
Inventor
Y·布林寇
M·舒尔
R·格斯卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sensor Electronic Technology Inc
Original Assignee
Sensor Electronic Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sensor Electronic Technology Inc filed Critical Sensor Electronic Technology Inc
Publication of CN104838509A publication Critical patent/CN104838509A/zh
Application granted granted Critical
Publication of CN104838509B publication Critical patent/CN104838509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

提供了一种用于封装诸如发光二极管的双端子装置的解决方案。在一个实施例中，一种封装双端子装置的方法包括：图案化金属片以包括多个开口；接合至少一个双端子装置至金属片，其中第一开口对应于至少一个双端子装置的第一接触与第二接触之间的距离；以及在至少一个双端子装置每个周围切割金属片，其中金属片形成了至第一接触的第一电极以及至第二接触的第二电极。

Description

双端子封装
对相关申请的引用
当前申请请求享有2012年10月22日提交的名为“双端子封装方法”的共同未决美国临时申请No.61/716,655的优先权，并在此通过引用的方式将其全文并入。
技术领域
本公开大体涉及一种双端子装置，并且更特别地涉及一种用于封装双端子装置(诸如发光二极管)的解决方案。
背景技术
存在各种方案用以封装发光二极管(LEDs)。封装LED的一种方法包括提供衬底腔，在衬底腔的表面上形成电极层，并且然后在腔内形成开口。通过开口的形成而分隔阳极和阴极。LED芯片被放置在腔的底部处并且在开口之上。LED芯片电连接至阳极和阴极。采用封装材料来填充所形成的腔。通过切割工艺和沿着腔中的切割线而切割从而形成个体LED装置。
另一方案提供了倒装芯片(flip chip)LED的封装阵列和封装单元。LED芯片安装在能够承受用于封装的制造工艺的共晶温度(eutectic temperature)的陶瓷材料上。多个金属引线直接分布在陶瓷材料上以完成LED封装单元，或者多个LEDs与金属引线在陶瓷材料上串联或并联连接以完成高密度封装阵列。
发明内容
本发明的方面提供了一种用于封装双端子装置(诸如LED)的改进的解决方案。在一个实施例中，封装双端子装置的方法包括：图案化金属片以包括多个开口；将至少一个双端子装置接合至金属片，其中第一开口对应于至少一个双端子装置的第一接触与第二接触之间的距离；以及在至少一个双端子装置的每个的周围切割金属片，其中金属片形成了至第一接触的第一电极、以及至第二接触的第二电极。
本发明的第一方面提供了一种封装双端子装置的方法，方法包括：图案化金属片以包括多个开口；将至少一个双端子装置接合至金属片，其中第一开口对应于在至少一个双端子装置的第一接触与第二接触之间的距离；以及在至少一个双端子装置的每个的周围切割金属片，其中金属片形成了至第一接触的第一电极、以及至第二接触的第二电极。
本发明的第二方面提供了一种封装双端子发光二极管(LED)装置的方法，方法包括：图案化金属片以包括多个开口；将多个LED装置接合至金属片，其中第一开口对应于至少一个LED装置的第一接触与第二接触之间的距离，以及第二开口对应于第一LED装置与第二LED装置之间的距离；以及在LED装置的每个的周围切割金属片，其中金属片形成了至第一接触的第一电极、以及至第二接触的第二电极。
本发明的第三方面提供了一种双端子发光二极管(LED)封装阵列，包括：包括多个双端子LED装置的晶片；以及被图案化以包括多个开口的金属片，其中金属片被接合至多个双端子LED装置以形成用于多个双端子LED装置的每个的第一电极和第二电极，以使得金属片的第一开口对应于至少一个LED装置的第一接触与第二接触之间的距离，以及第二开口对应于第一LED装置与第二LED装置之间的距离。
设计本发明的示意性方面以解决在此所述的一个或多个问题和/或并未讨论的一个或多个其他问题。
附图说明
结合示出了本发明各个方面的附图，从对本发明各个方面的以下详细描述将更易于理解本公开的这些和其他特征。
图1示出了根据实施例的示意性发光装置的示意性结构。
图2示出了根据实施例的接合至晶片的示意性金属片。
图3示出了根据实施例的示意性LED封装阵列。
图4A-图4C示出了根据实施例的示意性的已封装的双端子装置。
图5示出了根据实施例的在三维凹陷(depression)内的示意性的已封装的双端子装置。
图6A-图6B示出了根据实施例的示意性的已封装的双端子装置。
图7A-图7B示出了根据实施例的示意性的已封装的双端子装置。
图8A-图8D示出了根据实施例的示意性的已封装的双端子装置。
图9示出了根据实施例的用于制造电路的示意性流程图。
应该注意的是附图无需按照比例绘制。附图意在仅示出本发明的典型方面，并且因此不应被视作限定了本发明的范围。在附图中，相似的附图标记在附图之间代表相似的元件。
具体实施方式
如上所述，本发明的方面提供了一种用于封装双端子装置(诸如LED)的改进的解决方案。在一个实施例中，一种封装双端子装置的方法包括：图案化金属片以包括多个开口；将至少一个双端子装置接合至金属片，其中第一开口对应于至少一个双端子装置的第一接触与第二接触之间的距离；以及在至少一个双端子装置的每个周围切割金属片，其中金属片形成了至第一接触的第一电极、以及至第二接触的第二电极。如在此所使用的，除非另外指示，词语“集合”意味着一个或多个(也即至少一个)，以及短语“任何解决方案”意味着任何现在已知的或者稍后研发的解决方案。
参照附图，图1示出了根据实施例的示意性双端子发光装置10的示意性结构。在实施例中，发光装置10被配置作为发光二极管(LED)来工作。备选地，发光装置10可以被配置以作为激光二极管(LD)来工作。在各种情形下，在发光装置10的工作期间，施加能与带隙相比的偏置导致电磁辐射从发光装置10的有源区域18发射。由发光装置10发射的电磁辐射可以包括在任何波长范围(包括可见光、紫外辐射、深紫外辐射、红外光和/或类似的)内的峰值波长。
发光装置10包括衬底12，与衬底12相邻的缓冲层14，与缓冲层14相邻的n型覆层16，具有与n型覆层16相邻的n型侧面19A的有源区域18。此外，发光装置10包括与有源区域18的p型侧面19B相邻的p型层20，以及与p型层20相邻的p型覆层22。
在更具体的示意性实施例中，发光装置10是基于III-V族材料的装置，其中各个层中的一些或所有由选自III-V族材料系统的元素形成。在另外更加具体的示意性实施例中，发光装置10的各个层由基于III族氮化物的材料形成。III 族氮化物材料包括一种或多种III族元素(例如，硼(B)，铝(Al)，镓(Ga)和铟(In))和氮(N)，诸如BwAlXGaYInZN，其中0≤W，X，Y，Z≤1，并且W+X+Y+Z＝1。示意性的III族氮化物材料包括具有任何摩尔比例的III族元素的AIN、GaN、InN、BN、AlGaN、AlInN、AlBN、AlGaInN、AlGaBN、AlInBN和AlGaInBN。
基于III族氮化物的发光装置10的示意性实施例包括由InyAlxGa1-x-yN、GazInyAlxB1-x-y-zN、AlxGa1-xN半导体合金或类似物构成的有源区域18。类似的，n型覆层16和p型层20均可以由InyAlxGa1-x-yN合金、GazInyAlxB1-x-y-zN合金或类似物构成。在各个层16、18和20之间，由x、y和z给定的摩尔比例可以变化。衬底12可以是蓝宝石、碳化硅(SiC)、硅(Si)、GaN、AlGaN、AlON、LiGaO2或其他合适的材料，且缓冲层14可以由AlN、AlGaN/AlN超晶格和/或类似物的构成。
如参照发光装置10所示，p型金属24可以附接至p型覆层22，且p型接触26可以附接至p型金属24。类似的，n型金属28可以附接至n型覆层16，以及n型接触30可以附接至n型金属28。p型金属24和n型金属28可以分别形成至对应的层22、16的欧姆接触。
如参照发光装置10来进一步示出的，装置10可以经由接触26、30被安装至基台36。在该情形下衬底12以倒装芯片构造位于发光装置10的顶部上。在这种意义上，p型接触26和n型接触30均可以分别经由接触焊垫32、34附接至基台36。基台36可以由氮化铝(AIN)、碳化硅(SiC)和/或类似物来形成。无论如何，应该理解的是，发光装置10仅是可以以倒装芯片构造来封装的各种类型装置的示意说明。
实施例提供了用于封装双端子装置(诸如双端子LED)的解决方案，双端子装置适用于某种环境，在所述环境中大量装置外延生长在晶片上。例如，在此所述的封装解决方案可以在其中至少十个装置生长在晶片上的环境中实施。在外延生长期间，形成了装置管芯(device die)10。随后，装置管芯10可以经由接触焊垫32、34放置在基台36上。应该理解的是图1示出了倒装芯片LED设计，其中大部分的发射穿过衬底12。
为了封装多个双端子装置，提供金属片以形成用于双端子装置中的每个的电极。图2示出了根据实施例的用于封装双端子装置的示意性金属片40。金属片40可以包括设计用于形成至双端子装置的电极的任何导电金属。例如，金属片40可以包括铜或铝。金属片40的尺寸可以被选择为至少是包括了多个双端子装置10A、10B的晶片60的尺寸。在一个实施例中，金属片40的尺寸超过晶片60的直径。
为了形成用于双端子装置10的每个的电极，图案化金属片40以包括多个开口。例如，图案化金属片40以包括第一开口42和第二开口44。可以制造金属片40以包括多个开口的图案。第一开口42的宽度d1对应于双端子装置10A的第一接触(例如p接触32)与第二接触(例如n接触34)之间的距离。第二开口44的宽度d2对应于第一双端子装置10A与第二双端子装置10B的接触之间的距离。尽管晶片60示出为仅包括四个双端子装置，应该理解的是晶片60可以包括任何数目的双端子装置。在这种意义上，金属片40可以包括任意数目的开口，开口的每个可以具有基于以下的任何宽度：对应的双端子装置，以及相邻装置之间的距离(根据晶片60上的装置的位置)。在实施例中，金属片40包括交替的开口42、44的图案。
一旦金属片40被图案化了，图案化的金属片40接合至晶片60上的多个双端子装置10A、10B。图案化的金属片40可以使用任何已知技术接合至多个双端子装置10A、10B。例如，图案化的金属片40可以管芯接合至多个双端子装置10A、10B。在将图案化金属片40接合至多个双端子装置10A、10B的过程中，因为多个双端子装置10A、10B以周期性布置位于晶片60上，第一接触条带46接合至装置10A的第一接触(例如p接触32)，并且第二接触条带48接合至装置10A的第二接触(例如n接触34)。多个开口42、44匹配晶片60上的多个装置10A、10B的布置。
一旦图案化的金属片40被接合至晶片60上的多个双端子装置10A、10B，可以在双端子装置10A、10B的每个的周围切割金属片40。例如，如图3中所示，可以沿着虚线切割图案化的金属片40以产生(经由金属片40)连接至电极的个体的双端子装置10A、10B。
装置可以在图案化金属片40被接合至装置10A、10B之后经受额外的工艺处理。例如，现在参照图4A-图4C，示出了示意性的已封装的双端子装置110A-110C。一旦切出了每个个体的LED装置110A-110C，可以使用任何解决方案将封装剂50放置至LED装置110A-110C的衬底12上。备选地，可以在切割出每个LED装置110A-110C之前封装每个LED装置110A-110C。图4A示出了示意性双端子LED装置110A的顶视图。图4B示出了包括封装剂50的双端子LED装置的剖视图。
封装剂50可以包括可以被配置用于改进从LED装置10的光提取的任何类型材料。例如，封装剂可以包括折射率匹配材料，以减小来自装置表面的全内反射(total interalreflection)。示意性材料是环氧树脂材料。在另一实施例中，封装剂50由包括母体材料以及结合在母体材料中的至少一种填充剂材料的复合材料形成，如在美国专利申请公开No.2013/0078411中所示和所述的，在此通过引用将该美国专利申请全文并入。
图4C示出了双端子LED装置110C的备选实施例。在该实施例中，在将封装剂50沉积至衬底12上之前，可以粗化衬底12的表面52以提高LED装置110C的光提取效率。在这种意义上，可以使用沉积和/或刻蚀的任何组合来形成粗糙度。例如，示意性的粗化包括衬底材料的纳米量级对象(诸如，纳米点和/或纳米棒)的选择性沉积和/或刻蚀，以形成大尺度(例如，特征尺度处于比LED装置的波长更大的数量级)和/或小尺度(例如，特征尺度处于LED装置的波长的数量级)的粗糙部件。该沉积和/或刻蚀可以用于在衬底12的表面52上形成周期性和/或非周期性随机图案。
在图5中所示的实施例中，可以压印(imprint)金属片140以包括用于容纳双端子装置10的三维凹陷54。可以使用任何已知技术来压印金属片140。例如，可以使用金属冲压来压印金属片140。可以在切割多个开口42、44之前或者在切割多个开口42、44之后压印金属片140。
现在参照图6A，示出了包括三维凹陷54的金属片140的局部三维视图。图6B示出了沿着线B’-B’切割的双端子装置10的剖视图。双端子装置10位于三维凹陷54的底部处。三维凹陷54有助于反射从作为LED或类似物工作的双端子装置10发出的光。三维凹陷54的表面对于由LED装置10发出的波长可以具有至少50％的反射率。
尽管图6B示出三维凹陷54为梯形形状，应该理解的是三维凹陷54可以包括任何形状。例如，如图8A中可见，三维凹陷54可以包括弯曲侧面。封装剂50可以基本上填充了由三维凹陷54形成的所有围封部分(enclosure)。
在实施例中，介电层可以沉积在第一开口内42内，该第一开口内42在第一接触条带46与第二接触条带48之间。介电层62可以包括一种或多种介电材料。例如，图7A中所示的介电层62包括三个层。介电层62可以为第一接触条带46和第二接触条带48的热膨胀提供空间。现在参照图7B，介电层63可以沉积在位于第一装置10A与第二装置10B之间的第一开口内。该介电层63也可以包括用于器件隔离的一种或多种介电材料。
图8A-图8D示出了已封装的LED装置的备选实施例。如上所述，图8A 示出了包括弯曲侧面的三维凹陷54。应该理解的是，三维凹陷54可以包括任何 轮廓(profile)。在图8B中，三维凹陷154可以包括反射涂层64。反射涂层 64在三维凹陷154的并未接触LED装置10的表面上。反射涂层64可以有助 于进一步反射从LED装置10发出的光。反射涂层64可以包括具有超过10W/km 的导热系数的导热材料。在实施例中，反射涂层64包括铝。也可以采用反射紫 外辐射的材料。例如，示意性的紫外反射材料包括：抛光的铝，高度紫外反射 膨胀聚四氟乙烯(ePTFE)膜(例如，扩散反射体材料)、含氟聚 合物(例如Labsphere Inc.的)和/或类似物。无论如何，反射材料 可以包括施加至下层衬底材料的涂层。
已封装的LED装置可以包括荧光材料以指示LED装置10的导通/截止状 态。在一个实施例中，在图8C中，可以在接触条带46、48的一个中内形成孔 洞66。例如，如图8C所示，孔洞66示出为形成在第二接触条带48内。孔洞 66也可以延伸穿过反射涂层64。孔洞66可以采用荧光材料填充，荧光材料诸 如磷光体(phosphor)(例如，诸如白光发光二极管中使用的那些)，以及具 有能带带隙小于由LED装置10发出的辐射(例如以可见光波长)的半导体量子点，和/或类似物。当由LED装置10产生光时，可以穿过孔洞66来观察光。 例如，如果LED装置10是发射非可见光的紫外LED，孔洞66内的荧光材料 可以作为LED装置10导通/截止状态的指示剂。在备选实施例中，在图8D中， 荧光材料的袋68可以放置在反射涂层64上。荧光材料的这些袋68可以用于指 示LED装置10的导通/截止状态或者用于提供可见光发射。
在实施例中，本发明提供了一种设计和/或制造电路的方法，该电路包括了如这里所述设计和制造的一个或多个装置。在这种意义上，图9示出了根据实施例的用于制造电路1026的示意性流程图。初始地，用户可以采用装置设计系统1010以产生用于在此所述的半导体装置的装置设计1012。装置设计1012可以包括程序代码，该程序代码可以由装置制造系统1014使用以根据由装置设计1012限定的特征来产生物理装置1016的集合。类似的，装置设计1012可以被提供至电路设计系统1020(例如，作为电路中使用的可用部件)，用户可以采用该电路没计系统以产生电路设计1022(例如，通过将一个或多个输入和输出连接至电路中所包括的各种装置)。电路设计1022可以包括程序代码，该程序代码包含了如在这里所述而设计的装置。在任何情况下，电路没计1022和/或一个或多个物理装置1016可以被提供至电路制造系统1024，电路制造系统1024可以根据电路设计1022产生物理电路1026。物理电路1026可以包括如在这里所述而设计的一个或多个装置1016。
在另一实施例中，本发明提供了一种用于没计如在这里所述的半导体装置1016的装置设计系统1010和/或用于制造如在这里所述的半导体装置1016的装置制造系统1014。在该情形中，系统1010、1014可以包括通用计算装置，其被编程以实施没计和/或制造如在这里所述的半导体装置1016的方法。类似的，本发明的实施例提供了一种用于设计电路1026的电路设计系统1020，和/或一种用于制造电路1026的电路制造系统1024，电路1026包括了如这里所述设计和/或制造的至少一个装置1016。在该情形中，系统1020、1024可以包括通用目的的计算装置，该计算装置被编程以实施一种设计和/或制造电路1026的方法，电路1026包括了如这里所述的至少一个半导体装置1016。
在又一实施例中，本发明提供了一种固定在至少一个计算机可读介质中的计算机程序，当该计算机程序被执行时，使得计算机系统实施没计和/或制造在此所述的半导体装置的方法。例如，计算机程序可以使得装置设计系统1010产生在此所述的装置设计1012。在这种意义上，计算机可读介质包括程序代码，当其由计算机系统执行时实施了在此所述的一些或所有方法步骤。应该理解的是，术语“计算机可读介质”包括现在已知或稍后研发的一个或多个任意类型的表达的有形媒介，计算装置可以由此感知、复制、或者以其它方式通信交流(communicate)程序代码的已存储副本。
在另一实施例中，本发明提供了一种提供程序代码副本的方法，当该程序代码副本由计算机系统执行时实施了在此所述的一些或全部方法步骤。在该情形下，计算机系统可以处理程序代码的副本以产生并发送数据信号的集合(用于在第二、不同的位置处接收)，该数据信号的集合具有以在数据信号的集合中编码程序代码的副本的方式来设置和/或改变其特征的一个或多个。类似的，本发明的实施例提供了一种获取实施了在此所述的一些或全部方法步骤的程序代码副本的方法，其包括接收在此所述的数据信号集合并且将该数据信号集合转换为固定在至少一个计算机可读介质处的计算机程序副本的计算机系统。在各种情形下，可以使用任何类型通信链路以发送/接收数据信号的集合。
在又一实施例中，本发明提供了一种产生用于设计在此所述的半导体装置的装置设计系统1010和/或用于制造在此所述的半导体装置的装置制造系统1014的方法。在该情形下，可以获得(例如，产生、维护、使其可用等)计算机系统，并且可以获得(例如，产生、购买、使用、修改等)用于执行在此所述的方法步骤的一个或多个部件并且将其配置至计算机系统。在这种意义上，配置可以包括以下一个或多个：(1)在计算装置上安装程序代码；(2)添加一个或多个计算和/或I/O装置至计算机系统；(3)合并和/或修改计算机系统以使其能够执行在比所述的方法步骤；和/或类似的。
已经为了示意和说明目的展现了本发明的各个特征方面的前述说明。并非意在穷举或将本发明限定于公开的确切形式，并且明显地，许多修改和改变是可能的。对于本领域技术人员而言明显的这些修改和改变包括在由所附权利要求所限定的本发明的范围内。

Claims (20)

1.一种封装双端子装置的方法，所述方法包括：
图案化金属片以包括多个开口，所述多个开口延伸穿过金属板，其中所述多个开口包括：
第一组开口，所述第一组开口中的每个开口的宽度基本类似于包括在晶片上的多个双端子装置的每个双端子装置的第一电极和第二电极之间的距离；以及
第二组开口，所述第二组开口中的每个开口的宽度基本类似于所述多个双端子装置中的第一双端子装置的第一电极或第二电极和与晶片上的所述第一双端子装置相邻的多个双端子装置中的第二双端子装置的相邻电极之间的目标距离；
直接接合包括在所述晶片上的多个双端子装置至所述金属片，其中所述第一双端子装置位于第一组开口的第一开口上，使得所述第一双端子装置的第一接触件和第二接触件直接并且分别接合至第一开口的相对侧上的金属片，并且其中所述第一双端子装置的第一接触件或第二接触件以及所述第二双端子装置的相邻接触件直接并且分别接合至第二组开口中的第二开口的相对侧上的金属片；以及
在接合之后，切割所述多个双端子装置的每个双端子装置周围的所述金属片以及晶片，其中接合的金属片形成至每个双端子装置的接触件的电极。
2.根据权利要求1所述的方法，其中图案化包括：使第一组开口中的开口与第二组开口中的开口相间。
3.根据权利要求1所述的方法，进一步包括：封装每个双端子装置。
4.根据权利要求1所述的方法，进一步包括：在所述第一双端子装置的所述第一电极与所述第二电极之间的所述第一开口内沉积介电层。
5.根据权利要求4所述的方法，进一步包括：在第一双端子装置和接合至第一开口上的金属片的第三双端子装置之间的所述第一开口内沉积介电层。
6.根据权利要求1所述的方法，其中，图案化所述金属片包括压印用于至少所述第一双端子装置或者第二双端子装置的三维凹陷。
7.根据权利要求6所述的方法，进一步包括：在所述三维凹陷内沉积反射涂层。
8.根据权利要求6所述的方法，其中，所述多个双端子装置包括发光二极管，并且所述目标距离是所述第一双端子装置的第一电极或第二电极和所述第二双端子装置的相邻电极之间的距离，所述方法进一步包括在所述三维凹陷内沉积荧光材料，其中所述荧光材料指示所述至少一个双端子装置的导通/截止状态。
9.一种封装双端子发光二极管LED装置的方法，所述方法包括：
图案化金属片以包括多个开口，所述多个开口延伸穿过金属板，其中所述多个开口包括：
第一组开口，所述第一组开口中的每个开口的宽度基本类似于位于晶片上的第一LED装置的第一电极和第二电极之间的距离；以及
第二组开口，所述第二组开口中的每个开口的宽度基本类似于第一LED装置的第一电极或第二电极与位于晶片上的第二LED装置的相邻电极之间的距离；
直接接合位于所述晶片上的第一LED装置和第二LED装置至所述金属片，其中所述第一LED装置的第一接触件和第二接触件直接被接合到第一组开口的第一开口的相对侧上，并且其中所述第一LED装置和所述第二LED装置位于第二组开口中的第二开口的相对侧上；以及
在所述LED装置的每个LED装置的周围切割所述金属片，其中接合的金属片形成至所述第一LED装置和所述第二LED装置的相邻电极的第一接触件和第二接触件的第一电极和第二电极。
10.根据权利要求9所述的方法，进一步包括：在所述LED装置的每个LED装置的周围切割所述晶片并封装所述LED装置中的每个LED装置。
11.根据权利要求9所述的方法，其中，图案化所述金属片包括为所述LED装置中的每个LED装置压印三维凹陷。
12.根据权利要求11所述的方法，进一步包括：在所述第一LED装置的所述第一电极与所述第二电极之间的所述第一开口内沉积介电层。
13.根据权利要求12所述的方法，进一步包括：在所述第一LED装置和接合到第一开口上的金属片的第三LED装置之间的所述第一开口内沉积介电层。
14.根据权利要求11所述的方法，进一步包括：在所述LED装置的每个LED装置的所述三维凹陷内沉积反射涂层。
15.根据权利要求14所述的方法，进一步包括：与所述反射涂层相邻地沉积荧光材料，其中所述荧光材料指示所述LED装置的每个LED装置的导通/截止状态。
16.一种双端子发光二极管LED封装阵列，包括：
晶片，包括多个双端子LED装置；以及
金属片，被图案化以包括多个开口，所述多个开口延伸穿过所述金属片，其中所述金属片被接合至所述多个双端子LED装置以形成用于所述多个双端子LED装置的每个双端子LED装置的第一电极和第二电极，使得所述金属片的第一开口对应于所述LED装置中的至少一个LED装置的第一接触件的第一电极以及第二接触件的第二电极之间距离，并且第二开口对应于第一LED装置和第二LED装置之间的距离，其中所述金属片被直接接合到所述多个双端子LED装置的每个双端子LED装置的每个接触件，以形成所述多个双端子LED装置的每个双端子LED装置的第一电极以及第二电极。
17.根据权利要求16所述的双端子发光二极管LED封装阵列，其中，所述金属片进一步包括用于所述多个LED装置中的每个LED装置的多个三维凹陷。
18.根据权利要求17所述的双端子发光二极管LED封装阵列，进一步包括：在所述多个三维凹陷的至少一个三维凹陷内的反射涂层。
19.根据权利要求16所述的双端子发光二极管LED封装阵列，其中所述金属片被管芯接合到所述多个双端子LED装置的每个双端子LED装置的每个接触件。
20.根据权利要求16所述的双端子发光二极管LED封装阵列，进一步包括：在所述多个LED装置的每个LED装置的所述第一电极与所述第二电极之间的第一组开口中的每个开口内的介电层。
CN201380055363.9A 2012-10-22 2013-10-22 双端子封装 Active CN104838509B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261716655P 2012-10-22 2012-10-22
US61/716,655 2012-10-22
PCT/US2013/066035 WO2014066301A1 (en) 2012-10-22 2013-10-22 Two terminal packaging

Publications (2)

Publication Number Publication Date
CN104838509A CN104838509A (zh) 2015-08-12
CN104838509B true CN104838509B (zh) 2018-10-19

Family

ID=50484557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380055363.9A Active CN104838509B (zh) 2012-10-22 2013-10-22 双端子封装

Country Status (5)

Country Link
US (1) US9117983B2 (zh)
KR (1) KR101823570B1 (zh)
CN (1) CN104838509B (zh)
DE (2) DE112013006419B4 (zh)
WO (1) WO2014066301A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627351B2 (en) 2012-10-22 2017-04-18 Sensor Electronic Technology, Inc. Device electrode formation using metal sheet
DE112014004109B4 (de) * 2013-09-06 2021-05-20 Sensor Electronic Technology Inc. Diffuse Ultraviolettbeleuchtung
CN105659383A (zh) * 2013-10-21 2016-06-08 传感器电子技术股份有限公司 包括复合半导体层的异质结构
US10418511B2 (en) 2015-06-22 2019-09-17 University Of South Carolina Double mesa large area AlInGaBN LED design for deep UV and other applications
US10000845B2 (en) 2016-06-22 2018-06-19 University Of South Carolina MOCVD system for growth of III-nitride and other semiconductors
CN111200049A (zh) * 2018-05-02 2020-05-26 首尔伟傲世有限公司 发光元件封装件

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4510947B2 (ja) 1999-03-09 2010-07-28 スタンレー電気株式会社 発光素子モジュールの製造方法
KR200234768Y1 (ko) * 2000-11-30 2001-09-26 홍성범 야간시 분실방지 기능을 갖춘 핸드폰
US6531328B1 (en) 2001-10-11 2003-03-11 Solidlite Corporation Packaging of light-emitting diode
US20050199899A1 (en) 2004-03-11 2005-09-15 Ming-Der Lin Package array and package unit of flip chip LED
US7476913B2 (en) 2004-08-10 2009-01-13 Renesas Technology Corp. Light emitting device having a mirror portion
US7723736B2 (en) 2004-12-14 2010-05-25 Seoul Opto Device Co., Ltd. Light emitting device having a plurality of light emitting cells and package mounting the same
US7329942B2 (en) 2005-05-18 2008-02-12 Ching-Fu Tsou Array-type modularized light-emitting diode structure and a method for packaging the structure
KR101171186B1 (ko) * 2005-11-10 2012-08-06 삼성전자주식회사 고휘도 발광 다이오드 및 이를 이용한 액정 표시 장치
KR100809263B1 (ko) * 2006-07-10 2008-02-29 삼성전기주식회사 직하 방식 백라이트 장치
US20080035942A1 (en) 2006-08-08 2008-02-14 Lg Electronics Inc. Light emitting device package and method for manufacturing the same
JP2008300553A (ja) 2007-05-30 2008-12-11 I-Chiun Precision Industry Co Ltd 表面実装型発光ダイオードのフレーム組合せ部材の製造方法及びその構造
TWI361499B (en) 2007-12-12 2012-04-01 Everlight Electronics Co Ltd Method for packaging led
KR20090072941A (ko) 2007-12-28 2009-07-02 삼성전기주식회사 고출력 ｌｅｄ 패키지 및 그 제조방법
JP4989614B2 (ja) 2007-12-28 2012-08-01 サムソン エルイーディー カンパニーリミテッド． 高出力ｌｅｄパッケージの製造方法
CN201207390Y (zh) * 2008-06-02 2009-03-11 大铎精密工业股份有限公司 表面粘着型led及其金属支架、线架结构
JP4531830B2 (ja) 2008-08-15 2010-08-25 特新光電科技股▲分▼有限公司 Ｌｅｄリードフレームの製造方法
KR101105454B1 (ko) 2009-08-10 2012-01-17 심현섭 엘이디 조명장치용 인쇄회로기판 및 그의 제조방법
JP5367668B2 (ja) * 2009-11-17 2013-12-11 スタンレー電気株式会社 発光装置およびその製造方法
MY155671A (en) 2010-01-29 2015-11-13 Toshiba Kk LED package and method for manufacturing same
KR101543333B1 (ko) 2010-04-23 2015-08-11 삼성전자주식회사 발광소자 패키지용 리드 프레임, 발광소자 패키지, 및 발광소자 패키지를 채용한 조명장치
CA2883101A1 (en) 2011-09-06 2013-03-14 Trilogy Environmental Systems Inc. Hybrid desalination system
US9562171B2 (en) 2011-09-22 2017-02-07 Sensor Electronic Technology, Inc. Ultraviolet device encapsulant

Also Published As

Publication number Publication date
DE112013006419B4 (de) 2023-07-27
WO2014066301A1 (en) 2014-05-01
CN104838509A (zh) 2015-08-12
DE212013000216U1 (de) 2015-08-12
KR101823570B1 (ko) 2018-01-30
US20140110727A1 (en) 2014-04-24
KR20150079790A (ko) 2015-07-08
US9117983B2 (en) 2015-08-25
DE112013006419T5 (de) 2015-10-01

Similar Documents

Publication Publication Date Title
CN104838509B (zh) 双端子封装
US9905733B2 (en) Light-emitting device
CN1624944B (zh) 发光装置
CN101882660B (zh) 发光器件、封装和系统
US9172004B2 (en) Light emitting device package
CN102637784B (zh) 发光二极管封装基板及其制作方法
TWI452731B (zh) 光電半導體晶片及其製造方法
EP2355190B1 (en) Passivated light emitting device
US10115659B2 (en) Multi-terminal device packaging using metal sheet
CN102074628B (zh) 发光器件、发光器件封装和照明系统
CN103578926A (zh) 半导体缓冲结构、半导体器件和制造半导体器件的方法
CN102024889A (zh) 发光器件、发光器件封装和包括发光器件封装的照明系统
KR102145208B1 (ko) 발광소자 패키지 제조방법
EP2405495A2 (en) Light emitting diode and method of fabricating the same
CN103441212B (zh) Led芯片的制作工艺、led芯片结构及led封装结构
CN101877381B (zh) 发光器件和发光器件封装
TW201407760A (zh) 發光二極體陣列
CN106531861A (zh) 半导体发光装置
CN101834244A (zh) 发光器件、发光器件封装及包括发光器件封装的照明系统
CN102024894B (zh) 发光器件和发光器件封装
CN108630720B (zh) 发光二极管阵列
KR20170054805A (ko) 발광소자 및 이를 구비한 발광 소자 패키지
CN110010735A (zh) 发光元件及其制造方法
KR20120013759A (ko) 발광소자 패키지 및 그 제조방법
KR20120034912A (ko) 발광 소자

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant