CN104835789B - 一种制作半导体器件的方法 - Google Patents
一种制作半导体器件的方法 Download PDFInfo
- Publication number
- CN104835789B CN104835789B CN201410045879.1A CN201410045879A CN104835789B CN 104835789 B CN104835789 B CN 104835789B CN 201410045879 A CN201410045879 A CN 201410045879A CN 104835789 B CN104835789 B CN 104835789B
- Authority
- CN
- China
- Prior art keywords
- layer
- material layer
- spacer material
- semiconductor substrate
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 79
- 238000007667 floating Methods 0.000 claims abstract description 47
- 238000002347 injection Methods 0.000 claims abstract description 24
- 239000007924 injection Substances 0.000 claims abstract description 24
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 18
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 16
- 125000006850 spacer group Chemical group 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 30
- 150000004767 nitrides Chemical class 0.000 claims description 25
- 238000000137 annealing Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 8
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 230000035484 reaction time Effects 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 18
- 230000008878 coupling Effects 0.000 abstract description 8
- 238000010168 coupling process Methods 0.000 abstract description 8
- 238000005859 coupling reaction Methods 0.000 abstract description 8
- 230000007246 mechanism Effects 0.000 abstract description 7
- 239000007789 gas Substances 0.000 description 19
- 230000015654 memory Effects 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 239000001307 helium Substances 0.000 description 6
- 229910052734 helium Inorganic materials 0.000 description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000006117 anti-reflective coating Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000012495 reaction gas Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000872 buffer Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229960002050 hydrofluoric acid Drugs 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- -1 carbon ion Chemical class 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 3
- 229910052753 mercury Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 150000002830 nitrogen compounds Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种制作半导体器件的方法,根据本发明的制作方法提出了在浅沟槽隔离材料层的顶部离子掺杂注入碳以形成浅沟槽隔离结构的方法,由于碳掺杂形成的低k介电常数的浅沟槽隔离结构形成在浮栅与浮栅的间隔中,浮栅与浮栅之间的耦合减小,从而减少了半导体器件中的干扰机制。
Description
技术领域
本发明涉及半导体制造工艺,尤其涉及一种用于NOR Flash的隔离结构的制作方法。
背景技术
存储器用于存储大量数字信息,最近据调查显示,在世界范围内,存储器芯片大约占了半导体交易的30%,多年来,工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器,如RAM(随机存储器)、SRAM(静态随机存储器)、DRAM(动态随机存储器)和FRAM(铁电存储器)等。其中,闪存存储器即FLASH,其成为非易失性半导体存储技术的主流,即使在供电电源关闭后仍能保持片内信息;在存储器电可擦除和可重复编程,而不需要特殊的高电压;闪存存储器具有成本低、密度大的特点。其独特的性能使其广泛的运用于各个领域,包括嵌入式系统,如PC及设备、电信交换机、蜂窝电话、网络互连设备、仪器仪表和汽车器件,同时还包括新兴的语音、图像、数据存储器类产品。在各种各样的FLASH器件中,嵌入式闪存器件是片上系统(SOC)的一种,在一片集成电路内同时集成逻辑电路模块和闪存电路模块,在智能卡、微控制器等产品中有广泛的用途。
可扩展性(scalablity)是闪存存储器技术发展的关键因素,随着半导体集成电路工业技术日益的成熟,超大规模的集成电路的迅速发展,具有更高性能和更强功能的集成电路要求更大的元件密度,而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小,对于具有自对准浮栅(self aligned floating gate)的闪存存储器,浮栅与浮栅之间的距离越来越小,这将产生干扰机制限制闪存存储区的性能。浮栅与浮栅之间的耦合是干扰机制(disturb mechanisms)产生的主要原因。因此,浮栅与浮栅之间的耦合是闪存存储器技术发展的关键因素。
目前采用HARP(high aspect ratio process)制作工艺在浅沟槽中填充氧化物以形成浅沟槽隔离结构(STI),该浅沟槽隔离结构中氧化物的介电常数约为3.9,浮栅与浮栅之间的间距越小,浮栅和浮栅之间的耦合就越大。具体的,耦合的结果C=ks/d,其中k为浅沟槽填充氧化物的介电常数,s为浅沟槽隔离结构的面积,d为浮栅与浮栅之间沟槽隔离结构的长度,随着浮栅和浮栅之间距离的缩小,浮栅之间的耦合将引起更强的干扰机制。
因此,需要一种新的制作半导体器件的方法,以解决现有技术中的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中存在的问题,本发明提出了一种制作半导体器件的方法,包括:提供半导体衬底,在所述半导体衬底上依次形成垫氧化层和垫氮化物层;刻蚀所述垫氮化物层、所述垫氧化层和所述半导体衬底,以形成浅沟槽;在所述浅沟槽中填充隔离材料层,所述隔离材料层的表面与所述垫氮化物层的表面平齐;执行离子掺杂注入步骤;去除所述氮化物层和所述垫氧化层,以露出所述半导体衬底;在露出的所述半导体衬的表面上形成隧穿氧化物层;在所述隧穿氧化物层上形成浮栅;回刻蚀去除部分的所述隔离材料层。
优选地,还包括在回刻蚀去除部分的所述隔离材料层之后在所述半导体衬底上依次形成栅介电层和控制栅极材料层的步骤。
优选地,还包括在形成所述栅介电层和所述控制栅极材料层之后执行刻蚀工艺以形成栅极堆叠结构的步骤。
优选地,所述离子掺杂注入的掺杂剂包括碳、硼、磷或者氟中的一种或者几种。
优选地,所述离子掺杂注入的注入能量为2KeV~200KV,注入的掺杂剂的剂量为1×e12~5×e16原子/cm2。
优选地,还包括在执行所述离子掺杂注入之后执行退火工艺的步骤
优选地,所述退火工艺的反应温度为700℃至1100℃,所述退火工艺的反应时间为10s至80s。
优选地,所述垫氧化层的厚度为30埃至200埃,所述垫氮化物层的厚度为500埃至2000埃。
综上所述,根据本发明的制作方法提出了在浅沟槽隔离材料层的顶部离子掺杂注入碳以形成浅沟槽隔离结构的方法,由于碳掺杂形成的低k介电常数的浅沟槽隔离结构形成在浮栅与浮栅的间隔中,浮栅与浮栅之间的耦合减小,从而减少了半导体器件中的干扰机制。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1A-1K为根据本发明一个实施方式制作闪存存储器中的浮栅结构的相关步骤所获得的器件的剖面结构示意图;
图2为根据本发明一个实施方式制作闪存存储器中的浮栅结构的工艺流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员来说显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明,将在下列的描述中提出详细的步骤,以便说明本发明是如何解决目前存在的问题。显然本发明的较佳实施例详细的描述如下,然而去除这些详细描述外,本发明还可以具有其他实施方式。
应予以注意的是,这里所使用的术语仅是为了描述具体实施例,而非意图限制根据本发明的示例性实施例。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式。此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在,将参照附图更详细地描述根据本发明的示例性实施例。然而,这些示例性实施例可以多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施例。应当理解的是,提供这些实施例是为了使得本发明的公开彻底且完整,并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中,为了清楚起见,夸大了层和区域的厚度,并且使用相同的附图标记表示相同的元件,因而将省略对它们的描述。
下面将结合图1A-1K对本发明回刻蚀非易失性存储器的STI区域中的氧化物层的制作方法进行详细描述,图1A-1K为根据本实施例回刻蚀非易失性存储器的STI区域中的氧化物层的过程中存储器的结构截面图。
如图1A所示,提供半导体衬底100,在所述半导体的衬底100中形成有阱。
所述半导体衬底可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例,在本实施例中,半导体衬底的构成材料选用单晶硅。
提供一包括有源区的半导体硅衬底100,在半导体衬底100上形成衬垫(pad)氧化层101,其主要材料为二氧化硅。该垫氧化层可通过热氧化法形成,一般厚度为30~200埃,其主要作为隔离层以保护有源区在去除氮化硅时不受化学沾污(即作为隔离氧化层)。在垫氧化层101上形成垫氮化物层102,氮化物层102的材料优选氮化硅层,可以采用炉管沉积方法或者低压化学气相沉积法形成垫氮化物层,其厚度一般为500~2000埃,该垫氮化物层102主要用于在浅沟槽隔离结构中沉积氧化物过程中保护有源区,而且在化学机械研磨所填充的氧化硅时可用作研磨的阻挡材料。
作为优选,在垫氮化物层102上形成电介质抗反射涂层(DARC),其材料为氮氧化硅,可以采用化学气沉积的方法制备电介质抗反射涂层,沉积形成电介质抗反射涂层的目的是为了降低氮化硅层的反射率,在电介质抗反射涂层上形成光刻胶层,采用光刻工艺,经曝光显影等步骤后形成图案化的光刻胶层。
在本发明的一具体实施例中,定义浅沟槽103的方法为:在半导体衬底表面涂布光刻胶,对光刻胶进行曝光并显影,将预定义的图形转印到光刻胶上。根据图案化的光刻胶层依次刻蚀电介质抗反射涂层、垫氮化物层102、垫氧化层101。其中,刻蚀气体可以采用基于氯气的气体或者基于溴化氢的气体或者两者的混合气体。采用干法刻蚀工艺,干法蚀刻工艺包括但不限于:反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。最好通过一个或者多个RIE步骤进行干法蚀刻。刻蚀气体的流量范围可为0~200立方厘米/分钟(sccm),反应室内压力可为5~20毫毫米汞柱(mTorr)。接着,去除图案化的光刻胶、电介质抗反射涂层,以在垫氮化物层102和垫氧化物层101中形成开口。接着,再进行主刻蚀,以形成浅沟槽103。具体的,根据垫氮化物层102和垫氧化物层101中的所述开口刻蚀部分半导体衬底100,以形成浅沟槽103。通常采用的刻蚀剂为含氟的气体,例如CF4或者CHF3。可以采用干法刻蚀,例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法,或者也可以使用多于一个的刻蚀方法。刻蚀气体包括HBr、Cl2、CH2F2、O2的一种或者几种气体,和一些添加气体如氮气、氩气。所述刻蚀气体的流量范围可为0~150立方厘米/分钟(sccm),反应室内压力可为3~50毫托(mTorr),在射频功率为600W~1500W的条件下进行等离子体刻蚀。
接着,如图1B所示,进行浅沟槽103的填充,在所述浅沟槽103内以及垫氮化硅层102上沉积隔离材料层104,隔离材料层104优选二氧化硅。
采用HARP工艺在浅沟槽103内以及垫氮化硅层102上形成隔离材料层104,隔离材料层104填充沟槽103,并且隔离材料层104覆盖半导体衬底100,隔离材料层104的厚度范围为800埃至9000埃。
在本发明的一具体实施例中,采用HDP(高密度等离子)沉积工艺在所述浅沟槽内以及氮化物层上形成隔离材料层,隔离材料层的材料优选为二氧化硅,采用HDP-CVD(高密度等离子化学气相沉积)形成氧化物层,HDP-CVD工艺是在同一个反应腔室中同步地进行沉积与溅射反应,HDP-CVD工艺采用的反应气体包括SiH4和O2,以及溅射用的气体氢气和氦气。由于沉积和溅射工艺是同时进行的,通过调整SiH4和O2以及氢气和氦气的含量以使溅射沉积比为1:1。
对半导体衬底的隔离材料层104进行平坦化处理,所述隔离材料层104的表面与所述垫氮化硅层102的表面平齐,具体的,采用化学机械研磨执行平坦化工艺。
如图1C所示,对上述半导体结构进行碳离子掺杂注入(Carbon Implantation)以在隔离材料层104的顶部形成掺碳层104’。具体的,对隔离材料层104进行碳离子掺杂注入,在隔离材料层104中形成掺杂碳层104’。离子掺杂注入的工艺为:注入的能量为12KeV~200KeV,掺杂剂的剂量为1×e12~5×e16原子/cm2。将碳等掺杂剂体注入到上述半导体结构中,在隔离材料层104中形成掺杂碳层104’。
示例性地,对上述半导体结构进行离子掺杂注入工艺,注入的掺杂剂可以为碳、硼、磷或者氟中的任意一种或者几种的组合。
示例性地,采用等离子体浸入离子注入(PIII)工艺对隔离材料层104执行注入掺杂,例如,使用包含有氟或者碳或者氟和碳气体以形成等离子体,形成的该等离子体没有热力学约束。
示例性地,对隔离材料层104执行PIII工艺之后,其中离子掺杂注入的掺杂剂包括氟和碳,隔离材料层104的介电常数k值为3.5,其中离子掺杂注入之后隔离材料层104包括两层结构包括:上层隔离材料侧的介电常数k值为2.8,上层隔离材料侧的介电常数k值为4.0。
如图1D所示,对上述半导体结构执行退火工艺。所述退火工艺使离子掺杂注入在隔离材料层104中的原子加速扩散并且均匀的分布在隔离材料层104的顶部,以在隔离材料层104的顶部包括均匀掺杂杂质,该掺杂杂质降低了隔离材料层104的顶部104’的介电常数值。
执行退火工艺的温度范围为700℃至1100℃,优选退火工艺的温度900℃。实施退火工艺的反应时间为10s-80s,优选退火工艺的反应时间为50s。优选地,在退火工艺过程时将半导体器件置于周围充满惰性气体的环境中,所述惰性气体可以为氩气、氮气等合适的惰性气体。
示例性地,上述退火步骤可以根据工艺的需求进行选择,可以在执行离子杂质掺杂注入之后执行退火步骤,也可以在在执行离子掺杂注入之后不执行退火步骤直接执行后续工艺步骤。
如图1E和如图1F所示,去除垫氧化层101和垫氮化物层102,以露出半导体衬底100的表面,隔离材料层104的顶部104’高于半导体衬底100的表面。
示例性地,采用湿法清洗去除氮化物层102和垫氧化层101,所述湿法清洗可采用稀释的氢氟酸或者热磷酸中的一种或者两种去除垫氧化层101和氮化物层102。所述湿法刻蚀对隔离材料层104具有较高的刻蚀选择比。
然后,对闪存单元执行Vt注入步骤再采用离子注入的方式在半导体衬底100中形成不同功能的阱区,相当于,通过离子注入的方式定义出不同功能的阱区,不同功能的阱区包括高压P/N阱区和低压P/N阱区,在定义出不同功能阱区之后进行整体推阱工艺。
如图1G所示,在露出的半导体衬底100表面上形成遂穿氧化物层105,所述隧穿氧化层105的材料可以是氧化硅、氮氧化硅、富硅氧化物、氮化硅。所述隧穿氧化层的作用在于浮栅多晶硅层和半导体衬底隔离,厚度设定在10埃至150埃。沉积上述隧穿氧化层的技术为本领域技术人员熟知的现有技术,如采用热氧化工艺形成氧化硅层。
如图1H所示,在半导体衬底100上沉积形成浮栅材料层,浮栅材料层的材料优选多晶硅,所述浮栅材料层完全覆盖隔离材料层104隧穿氧化层105。
在本发明中形成浮栅材料层的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅层的工艺条件包括:反应气体为硅烷(SiH4),所述硅烷的流量范围可为100~200立方厘米/分钟(sccm),如150sccm;反应腔内温度范围可为700~750摄氏度;反应腔内压力可为250~350毫毫米汞柱(mTorr),如300mTorr;所述反应气体中还可包括缓冲气体,所述缓冲气体可为氦气(He)或氮气,所述氦气和氮气的流量范围可为5~20升/分钟(slm),如8slm、10slm或15slm。
需要说明的是,上述形成浮栅材料层的方法均为示例性的,并不局限于所述方法,本领域其他方法只要能够实现所述目的,均可以应用于本发明,在此不再赘述。
对浮栅材料层执行平坦化工艺,直至露出所述隔离材料层104的顶部104’为止,以形成浮栅结构106。可选地,当暴露出浅沟槽隔离区域中的隔离材料层104的顶部104’之后,进行一定量的过抛光以保证工艺窗口则停止平坦化工艺,以形成浮栅结构106。通过平坦化工艺处理浮栅材料层之后使填充形成在隧穿氧化物层105上以及隔离材料层104之间的浮栅结构106彼此分离。
可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
如图1I,执行回刻蚀工艺的以去除部分的隔离材料层104的顶部104’,所述回刻蚀工艺的为各向同性刻蚀隔离材料层104,具体的,先采用湿法刻蚀去除部分的位于浅沟槽隔离结构区域中的隔离材料层104,刻蚀后剩余的隔离材料层104”低于浮栅结构106高于隧穿氧化物层105。其中,回刻蚀去除部分隔离材料层104的顶部104’深度为100埃至2000埃。
在本发明的一具体实施例中,在采用湿法刻蚀所述隔离材料层104之后,形成的隔离材料层104”表面是平坦的,湿蚀刻法能够采用氢氟酸溶液,例如缓冲氧化物蚀刻剂或氢氟酸缓冲溶液。湿法清洗采用稀释的氢氟酸和热磷酸去除所述隔离材料层。
如图1J所示,在所述半导体衬底100上形成栅介电层107,栅介电层107可以为氧化物、氮化物、氧化物总共三层ONO三明治结构,本领域的技术人员应当理解的是,栅介电层109也可以为一层氮化物、或者一层氧化物、或者一层氮化物上形成一层氧化物等栅介电层结构。可以使用包括但不限于:化学汽相沉积方法和物理汽相沉积方法的方法形成栅介电层109。
如图1K,在栅介电层107上形成栅极材料层108用于形成控制栅极,具体的,在闪存单元区域中的栅介电层107上形成栅极材料层108,栅极材料层108的材料为多晶硅。然后,对上述半导体器件执行刻蚀步骤以形成栅极堆叠结构。
多晶硅的形成方法可选用低压化学气相淀积(LPCVD)工艺。形成所述多晶硅的工艺条件包括:反应气体为硅烷(SiH4),所述硅烷的流量范围可为100~200立方厘米/分钟(sccm),如150sccm;反应腔内温度范围可为700~750摄氏度;反应腔内压力可为250~350毫毫米汞柱(mTorr),如300mTorr;所述反应气体中还可包括缓冲气体,所述缓冲气体可为氦气或氮气,所述氦气和氮气的流量范围可为5~20升/分钟(slm),如8slm、10slm或15slm。
参照图2,其中示出了为根据本发明一个实施方式制作闪存存储器中的浮栅结构的工艺流程图。用于简要示出整个制造工艺的流程。
在步骤201中,提供一包括有源区半导体硅衬底,在半导体衬底上形成垫氧化层,在垫氧化层上形成垫氮化硅层,依次刻蚀垫氮化硅层、垫氧化层和半导体衬底,以形成浅沟槽
在步骤202中,在所述浅沟槽中填充隔离材料层,再执行平坦化工艺;
在步骤203中,执行碳或者硼注入步骤;
在步骤204中,执行退火步骤;
在步骤205中,去除所述垫氮化硅层;
在步骤206中,去除所述垫氧化层,以露出半导体衬底表面;
在步骤207中,在露出的半导体衬底的表面上形成隧穿氧化物层,接着在隧穿氧化物层上形成浮栅;
在步骤208中,回刻蚀去除部分离子掺杂注入的所述隔离材料层;
在步骤209中,在所述半导体衬底上依次形成栅介电层和控制栅极材料层。
根据本发明的制作方法提出了在浅沟槽隔离材料层的顶部离子掺杂注入碳以形成浅沟槽隔离结构的方法,由于碳掺杂形成的低k介电常数的浅沟槽隔离结构形成在浮栅与浮栅的间隔中,浮栅与浮栅之间的耦合减小,从而减少了半导体器件中的干扰机制。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。
Claims (8)
1.一种制作半导体器件的方法,包括:
提供半导体衬底,
在所述半导体衬底上依次形成垫氧化层和垫氮化物层;
刻蚀所述垫氮化物层、所述垫氧化层和所述半导体衬底,以形成浅沟槽;
在所述浅沟槽中填充隔离材料层,所述隔离材料层的表面与所述垫氮化物层的表面平齐;
执行离子掺杂注入步骤,以在所述隔离材料层顶部形成掺杂层,所述掺杂层的介电常数小于所述隔离材料层的介电常数;
去除所述垫氮化物层和所述垫氧化层,以露出所述半导体衬底;
在露出的所述半导体衬底的表面上形成隧穿氧化物层;
在所述隧穿氧化物层上形成浮栅结构;
回刻蚀去除部分的所述隔离材料层,刻蚀后剩余的所述掺杂层低于所述浮栅结构、高于所述隧穿氧化物层。
2.如权利要求1所述的方法,其特征在于,还包括在回刻蚀去除部分的所述隔离材料层之后在所述半导体衬底上依次形成栅介电层和控制栅极材料层的步骤。
3.如权利要求2所述的方法,其特征在于,还包括在形成所述栅介电层和所述控制栅极材料层之后执行刻蚀工艺以形成栅极堆叠结构的步骤。
4.如权利要求1所述的方法,其特征在于,所述离子掺杂注入的掺杂剂包括碳、硼、磷或者氟中的一种或者几种。
5.如权利要求1所述的方法,其特征在于,所述离子掺杂注入的注入能量为2KeV~200KeV,注入的掺杂剂的剂量为1×e12~5×e16原子/cm2。
6.如权利要求1所述的方法,其特征在于,还包括在执行所述离子掺杂注入之后执行退火工艺的步骤。
7.如权利要求6所述的方法,其特征在于,所述退火工艺的反应温度为700℃至1100℃,所述退火工艺的反应时间为10s至80s。
8.如权利要求1所述的方法,其特征在于,所述垫氧化层的厚度为30埃至200埃,所述垫氮化物层的厚度为500埃至2000埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410045879.1A CN104835789B (zh) | 2014-02-08 | 2014-02-08 | 一种制作半导体器件的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410045879.1A CN104835789B (zh) | 2014-02-08 | 2014-02-08 | 一种制作半导体器件的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104835789A CN104835789A (zh) | 2015-08-12 |
CN104835789B true CN104835789B (zh) | 2019-04-09 |
Family
ID=53813577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410045879.1A Active CN104835789B (zh) | 2014-02-08 | 2014-02-08 | 一种制作半导体器件的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104835789B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101136365A (zh) * | 2006-08-31 | 2008-03-05 | 茂德科技股份有限公司(新加坡子公司) | 在隔离沟渠具有减少介电质耗损的半导体元件及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007266119A (ja) * | 2006-03-27 | 2007-10-11 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2008283095A (ja) * | 2007-05-14 | 2008-11-20 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
-
2014
- 2014-02-08 CN CN201410045879.1A patent/CN104835789B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101136365A (zh) * | 2006-08-31 | 2008-03-05 | 茂德科技股份有限公司(新加坡子公司) | 在隔离沟渠具有减少介电质耗损的半导体元件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104835789A (zh) | 2015-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20060112450A (ko) | U자형 부유 게이트를 가지는 플래시 메모리 제조방법 | |
KR101992520B1 (ko) | 메모리 디바이스 및 그 제조 방법 | |
TW200414518A (en) | Method of manufacturing flash memory device | |
CN104900594A (zh) | 非易失性存储器件的形成方法 | |
US8643123B2 (en) | Method of making a semiconductor structure useful in making a split gate non-volatile memory cell | |
TWI675456B (zh) | 記憶體裝置的形成方法 | |
KR100741272B1 (ko) | 플래쉬 메모리 소자 및 그 제조 방법 | |
CN104681481A (zh) | 一种半导体器件以及制作半导体器件的方法 | |
CN104835773B (zh) | 一种制作半导体器件的方法 | |
CN109712978A (zh) | 一种半导体器件及制备方法、电子装置 | |
CN106611708B (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN105448921B (zh) | 一种半导体器件及其制作方法和电子装置 | |
US6872667B1 (en) | Method of fabricating semiconductor device with separate periphery and cell region etching steps | |
CN104835789B (zh) | 一种制作半导体器件的方法 | |
CN104952805B (zh) | 一种制作嵌入式闪存的方法 | |
CN105336590B (zh) | 一种半导体器件及其制作方法和电子装置 | |
CN105097463B (zh) | 一种半导体器件及其制作方法和电子装置 | |
CN104733395B (zh) | 一种制作半导体器件的方法 | |
CN104952804B (zh) | 一种制作嵌入式闪存的方法 | |
CN105140176B (zh) | 一种半导体器件及其制造方法和电子装置 | |
KR100814376B1 (ko) | 불휘발성 메모리 장치 및 그 제조 방법 | |
CN105826272B (zh) | 半导体器件及其形成方法 | |
CN104681495B (zh) | 一种半导体存储器件及其制备方法 | |
CN104916591A (zh) | 半导体器件的制造方法 | |
CN107994025A (zh) | 增加浮栅型闪存侧墙宽度的方法以及浮栅型闪存结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |