CN104823293B - 具有最小顶板寄生电容的可堆叠高密度金属-氧化物-金属电容器 - Google Patents

具有最小顶板寄生电容的可堆叠高密度金属-氧化物-金属电容器 Download PDF

Info

Publication number
CN104823293B
CN104823293B CN201380062002.7A CN201380062002A CN104823293B CN 104823293 B CN104823293 B CN 104823293B CN 201380062002 A CN201380062002 A CN 201380062002A CN 104823293 B CN104823293 B CN 104823293B
Authority
CN
China
Prior art keywords
conductor
conductors
along
axle
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380062002.7A
Other languages
English (en)
Other versions
CN104823293A (zh
Inventor
林黄生
王晓悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Publication of CN104823293A publication Critical patent/CN104823293A/zh
Application granted granted Critical
Publication of CN104823293B publication Critical patent/CN104823293B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/714—Electrodes having non-planar surfaces, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

公开了一种系统，该系统包括在衬底上沿着第一轴被堆叠的第一多个导体和第二多个导体(M2…M6)。第一轴垂直于衬底位于其上的平面。在第一多个导体和第二多个导体中，每个导体通过沿着第一轴布置的一个或多个第一通孔(V23…V56)连接至相邻导体。第一多个导体和第二多个导体沿着垂直于第一轴并且平行于衬底位于其上的平面的第二轴被平行布置。第一多个导体分别位于垂直于第一轴并且平行于衬底位于其上的平面的多个平面上。第二多个导体分别位于多个平面上。沿着多个平面在第一多个导体与第二多个导体之间形成电容。

Description

具有最小顶板寄生电容的可堆叠高密度金属-氧化物-金属电 容器
相关申请的交叉引用
本申请要求于2013年11月21日提交的美国发明专利申请第14/086,154号的优先权以及于2012年11月28日提交的美国临时专利申请第61/730,716号的权益。以上引用的这些申请的全部公开内容通过引用合并到本文中。
技术领域
本公开内容总体上涉及集成电路，并且更具体地涉及具有最小顶板寄生电容的可堆叠高密度金属-氧化物-金属(MOM)电容器。
背景技术
很多电路包括具有多个电容器的电容器阵列。电容器阵列中的电容器通常具有大的几何尺寸，以将寄生电容的百分比保持在设计规范以下(通常远低于固有电容值)或者以增加匹配性能。为了构建具有很多电容器的电容器阵列，需要大的电容值和阵列面积，这增加了成本。
发明内容
一种系统包括第一多个导体和第二多个导体。第一多个导体在集成电路的衬底上沿着第一轴被堆叠。第一轴垂直于衬底位于其上的平面。第一多个导体中的每个导体通过沿着第一轴布置的一个或多个第一通孔连接至第一多个导体中的相邻导体。第二多个导体在集成电路的衬底上沿着第一轴被堆叠。第二多个导体中的每个导体通过沿着第一轴布置的一个或多个第二通孔连接至第二多个导体中的相邻导体。第一多个导体和第二多个导体沿着第二轴被平行布置，第二轴(i)垂直于第一轴并且(ii)平行于衬底位于其上的平面。第一多个导体分别位于多个平面上，该多个平面(i)垂直于第一轴并且(ii)平行于衬底位于其上的平面。第二多个导体分别位于多个平面上。沿着多个平面在第一多个导体与第二多个导体之间形成电容。
在另一特征中，沿着多个平面在第一通孔与第二通孔之间形成电容。
在另一特征中，第一多个导体中的导体的数目等于第二多个导体中的导体的数目。
在另一特征中，第二多个导体中的导体的数目大于第一多个导体中的导体的数目。
在其它特征中，第一多个导体中的导体和第二多个导体中的导体具有预定尺度。第一多个导体中的导体和第二多个导体中的导体以第一预定距离被分离。第一多个导体和第二多个导体以第二预定距离被分离。在第一多个导体与第二多个导体之间的电容值取决于以下各项中的一项或多项：(i)预定尺度，(ii)第一预定距离，以及(iii)第二预定距离。
在另一特征中，该系统还包括在集成电路的衬底上沿着第一轴被堆叠的第三多个导体。第二多个导体沿着第二轴被布置成平行于第一多个导体和第三多个导体并且在第一多个导体与第三多个导体之间。第三多个导体中的每个导体通过沿着第一轴布置的一个或多个第三通孔连接至第三多个导体中的相邻导体。第三多个导体分别位于多个平面上。沿着多个平面在第二多个导体与第三多个导体之间形成电容。
在其它特征中，第一多个导体中的导体的数目等于第三多个导体中的导体的数目。第二多个导体中的导体的数目大于第一多个导体中的导体的数目。
在其它特征中，第一多个导体中的导体、第二多个导体中的导体和第三多个导体中的导体具有预定尺度。第一多个导体中的导体、第二多个导体中的导体和第三多个导体中的导体以第一预定距离被分离。第一多个导体、第二多个导体和第三多个导体以第二预定距离被分离。在第一多个导体与第二多个导体之间的电容值以及在第二多个导体与第三多个导体之间的电容值取决于以下各项中的一项或多项：(i)预定尺度，(ii)第一预定距离，以及(iii)第二预定距离。
在另一特征中，沿着多个平面在第二通孔与第三通孔之间形成电容。
在其它特征中，一种系统包括导体的第一集合、导体的第二集合和导体的第三集合。第一集合、第二集合和第三集合中的每个集合中的导体在集成电路的衬底上沿着第一轴被堆叠。第一轴垂直于衬底位于其上的平面。在第一集合、第二集合和第三集合中的每个集合中，每个导体通过沿着第一轴的一个或多个通孔连接至相邻导体。导体的第一集合、第二集合和第三集合沿着第二轴被平行布置，第二轴(i)垂直于第一轴并且(ii)平行于衬底位于其上的平面。导体的第二集合被布置在导体的第一集合与导体的第三集合之间。导体的第一集合分别位于多个平面上，该多个平面(i)垂直于第一轴并且(ii)平行于衬底位于其上的平面。导体的第二集合分别位于多个平面上。导体的第三集合分别位于多个平面上。
在其它特征中，沿着多个平面在导体的第一集合与导体的第二集合之间形成电容。沿着多个平面在导体的第二集合与导体的第三集合之间形成电容。
在其它特征中，导体的第一集合中的导体的数目等于导体的第三集合中的导体的数目。导体的第二集合中的导体的数目小于导体的第一集合中的导体的数目。
在另一特征中，导体的第一集合中的第一导体通过沿着第二轴的连接而连接至导体的第三集合中的第一导体。
在其它特征中，该系统还包括导体的第四集合和导体的第五集合。第四集合和第五集合中的每个集合中的导体在集成电路的衬底上沿着第一轴被堆叠。在第四集合和第五集合中的每个集合中，每个导体通过沿着第一轴的一个或多个通孔连接至相邻导体。导体的第四集合和第五集合沿着第二轴被平行布置。导体的第四集合分别位于多个平面上。导体的第五集合分别位于多个平面上。导体的第四集合被布置在导体的第三集合与导体的第五集合之间。
在其它特征中，沿着多个平面在导体的第一集合与导体的第二集合之间形成电容。沿着多个平面在导体的第二集合与导体的第三集合之间形成电容。沿着多个平面在导体的第三集合与导体的第四集合之间形成电容。沿着多个平面在导体的第四集合与导体的第五集合之间形成电容。
在其它特征中，导体的第一集合中的导体的数目等于导体的第三集合中的导体的数目，并且等于导体的第五集合中的导体的数目。导体的第二集合中的导体的数目等于导体的第四集合中的导体的数目，并且小于导体的第一集合中的导体的数目。
在另一特征中，导体的第一集合中的第一导体通过沿着第二轴的连接而连接至导体的第三集合中的第一导体以及导体的第五集合中的第一导体。
在其它特征中，该系统还包括导体的第六集合、导体的第七集合和导体的第八集合。第六集合、第七集合和第八集合中的每个集合中的导体在集成电路的衬底上沿着第一轴被堆叠。在第六集合、第七集合和第八集合中的每个集合中，每个导体通过沿着第一轴的一个或多个通孔连接至相邻导体。导体的第六集合、第七集合和第八集合沿着第二轴被平行布置。导体的第六集合沿着垂直于第一轴和第二轴的第三轴与导体的第一集合相邻。导体的第七集合沿着第三轴与导体的第二集合相邻。导体的第八集合沿着第三轴与导体的第三集合相邻。导体的第七集合被布置在导体的第六集合与导体的第八集合之间。导体的第六集合、第七集合和第八集合分别位于多个平面上。
在其它特征中，沿着多个平面在导体的第一集合与导体的第二集合之间形成电容。沿着多个平面在导体的第二集合与导体的第三集合之间形成电容。沿着多个平面在导体的第三集合与导体的第四集合之间形成电容。沿着多个平面在导体的第四集合与导体的第五集合之间形成电容。沿着多个平面在导体的第六集合与导体的第七集合之间形成电容。沿着多个平面在导体的第七集合与导体的第八集合之间形成电容。
在另一特征中，导体的第六集合中的第一导体通过沿着第二轴的连接而连接至导体的第八集合中的第一导体。
在另一特征中，导体的第七集合中的除了第一导体和最末导体之外的导体沿着第三轴连接至导体的第二集合中的除了第一导体和最末导体之外的导体。
在其它特征中，一种方法包括：在集成电路的衬底上布置第一多个导体。第一多个导体在衬底上沿着第一轴被堆叠。第一轴垂直于衬底位于其上的平面。该方法还包括：通过沿着第一轴布置的一个或多个第一通孔将第一多个导体中的每个导体连接至第一多个导体中的相邻导体。该方法还包括：在集成电路的衬底上布置第二多个导体。第二多个导体在衬底上沿着第一轴被堆叠。该方法还包括：通过沿着第一轴布置的一个或多个第二通孔将第二多个导体中的每个导体连接至第二多个导体中的相邻导体。该方法还包括：将第一多个导体和第二多个导体沿着第二轴平行布置，第二轴(i)垂直于第一轴并且(ii)平行于衬底位于其上的平面。该方法还包括：分别沿着多个平面布置第一多个导体，多个平面(i)垂直于第一轴并且(ii)平行于衬底位于其上的平面。该方法还包括：分别沿着多个平面布置第二多个导体。沿着多个平面在第一多个导体与第二多个导体之间形成电容。
在另一特征中，沿着多个平面在第一通孔与第二通孔之间形成电容。
在另一特征中，第一多个导体中的导体的数目等于第二多个导体中的导体的数目。
在另一特征中，第二多个导体中的导体的数目大于第一多个导体中的导体的数目。
在其它特征中，第一多个导体中的导体和第二多个导体中的导体具有预定尺度。第一多个导体中的导体和第二多个导体中的导体以第一预定距离被分离。第一多个导体和第二多个导体以第二预定距离被分离。在第一多个导体与第二多个导体之间的电容值取决于以下各项中的一项或多项：(i)预定尺度，(ii)第一预定距离，以及(iii)第二预定距离。
在其它特征中，该方法还包括：在集成电路的衬底上布置第三多个导体。第三多个导体在衬底上沿着第一轴被堆叠。该方法还包括：将第二多个导体沿着第二轴布置成与第一多个导体和第三多个导体平行并且在第一多个导体与第三多个导体之间。该方法还包括：通过沿着第一轴布置的一个或多个第三通孔将第三多个导体中的每个导体连接至第三多个导体中的相邻导体。该方法还包括：分别沿着多个平面布置第三多个导体。沿着多个平面在第二多个导体与第三多个导体之间形成电容。
在其它特征中，第一多个导体中的导体的数目等于第三多个导体中的导体的数目。第二多个导体中的导体的数目大于第一多个导体中的导体的数目。
在其它特征中，第一多个导体中的导体、第二多个导体中的导体和第三多个导体中的导体具有预定尺度。第一多个导体中的导体、第二多个导体中的导体和第三多个导体中的导体以第一预定距离被分离。第一多个导体、第二多个导体和第三多个导体以第二预定距离被分离。在第一多个导体与第二多个导体之间的电容值以及在第二多个导体与第三多个导体之间的电容值取决于以下各项中的一项或多项：(i)预定尺度，(ii)第一预定距离，以及(iii)第二预定距离。
在另一特征中，沿着多个平面在第二通孔与第三通孔之间形成电容。
在其它特征中，一种方法包括：在集成电路的衬底上布置导体的第一集合、导体的第二集合和导体的第三集合。第一集合、第二集合和第三集合中的每个集合中的导体在衬底上沿着第一轴被堆叠。第一轴垂直于衬底位于其上的平面。该方法还包括：在第一集合、第二集合和第三集合中的每个集合中，通过沿着第一轴的一个或多个通孔将每个导体连接至相邻导体。该方法还包括：将导体的第一集合、第二集合和第三集合沿着第二轴平行布置，第二轴(i)垂直于第一轴并且(ii)平行于衬底位于其上的平面。该方法还包括：将导体的第二集合布置在导体的第一集合与导体的第三集合之间。该方法还包括：分别沿着多个平面布置导体的第一集合，该多个平面(i)垂直于第一轴并且(ii)平行于衬底位于其上的平面。该方法还包括：分别沿着多个平面布置导体的第二集合。该方法还包括：分别沿着多个平面布置导体的第三集合。
在其它特征中，沿着多个平面在导体的第一集合与导体的第二集合之间形成电容。沿着多个平面在导体的第二集合与导体的第三集合之间形成电容。
在其它特征中，导体的第一集合中的导体的数目等于导体的第三集合中的导体的数目。导体的第二集合中的导体的数目小于导体的第一集合中的导体的数目。
在另一特征中，该方法还包括：通过沿着第二轴的连接来将导体的第一集合中的第一导体连接至导体的第三集合中的第一导体。
在另一特征中，该方法还包括：在集成电路的衬底上布置导体的第四集合和导体的第五集合。第四集合和第五集合中的每个集合中的导体在衬底上沿着第一轴被堆叠。该方法还包括：在第四集合和第五集合中的每个集合中，通过沿着第一轴的一个或多个通孔将每个导体连接至相邻导体。该方法还包括：将导体的第四集合和第五集合沿着第二轴平行布置。该方法还包括：分别沿着多个平面布置导体的第四集合。该方法还包括：分别沿着多个平面布置导体的第五集合。该方法还包括：将导体的第四集合布置在导体的第三集合与导体的第五集合之间。
在其它特征中，沿着多个平面在导体的第一集合与导体的第二集合之间形成电容。沿着多个平面在导体的第二集合与导体的第三集合之间形成电容。沿着多个平面在导体的第三集合与导体的第四集合之间形成电容。沿着多个平面在导体的第四集合与导体的第五集合之间形成电容。
在其它特征中，导体的第一集合中的导体的数目等于导体的第三集合中的导体的数目，并且等于导体的第五集合中的导体的数目。导体的第二集合中的导体的数目等于导体的第四集合中的导体的数目，并且小于导体的第一集合中的导体的数目。
在另一特征中，该方法还包括：通过沿着第二轴的连接将导体的第一集合中的第一导体连接至导体的第三集合中的第一导体以及导体的第五集合中的第一导体。
在其它特征中，该方法还包括：在集成电路的衬底上布置导体的第六集合、导体的第七集合和导体的第八集合。第六集合、第七集合和第八集合中的每个集合中的导体在衬底上沿着第一轴被堆叠。该方法还包括：在第六集合、第七集合和第八集合中的每个集合中，通过沿着第一轴的一个或多个通孔将每个导体连接至相邻导体。该方法还包括：将导体的第六集合、第七集合和第八集合沿着第二轴平行布置。该方法还包括：将导体的第六集合和导体的第一集合沿着垂直于第一轴和第二轴的第三轴相邻布置。该方法还包括：将导体的第七集合和导体的第二集合沿着第三轴相邻布置。该方法还包括：将导体的第八集合和导体的第三集合沿着第三轴相邻布置。该方法还包括：将导体的第七集合布置在导体的第六集合与导体的第八集合之间。该方法还包括：分别沿着多个平面布置导体的第六集合、第七集合和第八集合。
在其它特征中，沿着多个平面在导体的第一集合与导体的第二集合之间形成电容。沿着多个平面在导体的第二集合与导体的第三集合之间形成电容。沿着多个平面在导体的第三集合与导体的第四集合之间形成电容。沿着多个平面在导体的第四集合与导体的第五集合之间形成电容。沿着多个平面在导体的第六集合与导体的第七集合之间形成电容。沿着多个平面在导体的第七集合与导体的第八集合之间形成电容。
在另一特征中，该方法还包括：通过沿着第二轴的连接将导体的第六集合中的第一导体连接至导体的第八集合中的第一导体。
在另一特征中，该方法还包括：将导体的第七集合中的除了第一导体和最末导体之外的导体沿着第三轴连接至导体的第二集合中的除了第一导体和最末导体之外的导体。
本公开内容的另外的适用范围根据详细描述、权利要求和附图将变得清楚。详细描述和特定示例仅意在用于说明目的，而非意在限制本公开内容的范围。
附图说明
图1示出根据本公开内容的电容器阵列中所使用的电容器单元的底板的示例。
图2A示出根据本公开内容的电容器阵列中所使用的电容器单元的顶板的示例。
图2B示出根据本公开内容的电容器阵列中所使用的多个顶板的示例。
图3示出根据本公开内容的包括多个底板和多个顶板的电容器阵列的顶视图的示例。
图4示出根据本公开内容的包括多个底板和多个顶板的电容器阵列的侧视图的示例。
在附图中，可以重复使用附图标记以标识相似和/或相同的元件。
具体实施方式
本公开内容涉及金属-氧化物-金属(MOM)电容器阵列结构。如下面参考图1至图4所解释的，电容器阵列具有单元结构，单元结构包括竖直堆叠的金属线(导体)的中央壁。竖直堆叠的金属线通过通孔互连。中央壁(顶板)被布置在由相似的堆叠结构(底板)形成的两个壁之间。底板在两个相邻的单元结构之间共享。这一结构使针对顶板的寄生电容最小化。底板在电容器阵列的顶部或者底部处被连接。底板连接用作屏蔽层以减小电容器阵列的顶板与外部连接之间的边缘电容。顶板在与底板被连接的方向垂直的方向上被连接。顶板连接彼此平行并且最终在电容器阵列的一端或两端处连接至外部电路元件。
如下面参考图1至图4进一步解释的，与最外阵列边界相邻地布置具有同一单元结构的虚拟单元(dummy cell)。虚拟单元连接至预定电势以改善阵列的均匀性而没有增加针对顶板的寄生电容。在顶板连接的侧面布置有虚拟连接(dummy connection)。虚拟连接用于将虚拟单元的顶板连接至预定电势。
如下面参考图1至图4进一步解释的，可以沿着水平轴和竖直轴复制或者堆叠单元结构。可以通过重新配置顶板连接或者底板连接来调节结果电容器的大小(即电容值)。可以调节顶板和底板的分段长度以使其与集成电路中的相邻逻辑的节距匹配。可以通过改变间隔、分段宽度以及金属至通孔的覆盖来调节电容器阵列的密度。顶板和底板可以具有不同数目的堆叠的金属层，这取决于电容器密度以及寄生电容的要求。
图1示出底板100的示例。底板100包括如所示被布置在衬底102上的多个导体。仅作为示例，多个导体表示为M2、M3、M4、M5和M6。底板100中的导体的数目可以多于或少于所示数目。多个导体沿着第一轴被堆叠。第一轴垂直于衬底102位于其上的平面。底板100中的每个导体以预定距离d1与相邻导体分离。
底板100中的每个导体具有预定长度L(分段长度)和预定宽度W(分段宽度)。底板100中的每个导体通过一个或多个通孔连接至相邻导体。仅作为示例，通孔被表示为V23、V34、V45和V56。在符号Vpq中，p和q表示通过通孔Vpq连接的导体的编号。用于连接相邻导体的通孔的数目可以根据导体的预定长度L而不同。例如，在导体Mx的预定长度L短于或者长于所示出的长度的情况下，通孔的数目可以少于或多于所示出的2个通孔。
连接104将底板100的最底部导体(例如M2)连接至另一底板(在此未示出，但是可以参见图3)的最底部导体。备选地，与连接104相似的连接将底板100的最顶部导体(例如M6)连接至另一底板(在此未示出，但是可以参见图3)的最顶部导体。另一底板与底板100相似地被布置，并且在衬底102上沿着第二轴与底板100平行布置。第二轴平行于衬底102位于其上的平面。连接104平行于第二轴进行延伸。底板100的导体M2和另一底板的导体M2位于与衬底102位于其上的平面平行的平面上。类似地，底板100的导体M3和另一底板的导体M3位于与衬底102位于其上的平面平行的平面上等。
导体M2与衬底102之间示出间隔。间隔中可以形成在导体M2与衬底102之间的金属层M1、在金属层M1与衬底102之间的触点、以及将金属层M1连接至导体M2和其它合适层的至少一个通孔(例如V12)。因此，在所示的示例中，堆叠顺序为：衬底102、触点、金属层M1、通孔V12、导体M2、通孔V23、导体M3、通孔V34、导体M4、通孔V45、导体M5、通孔V56和导体M6。导体M2至M6可以具有不同的宽度和长度，尽管具有相同的尺度产生最大的电容器密度。
图2A示出顶板200的示例。顶板200包括如所示被布置的多个导体。仅作为示例，多个导体被表示为M3、M4和M5。顶板200中的导体的数目可以多于或者少于所示数目。底板100中的导体的数目可以大于或者等于顶板200中的导体的数目。例如，当底板100中的导体的数目大于顶板200中的导体的数目时，底板100中的导体的数目可以至少为3，顶板200中的导体的数目可以至少为2。备选地，底板100中的导体的数目可以至少为5，顶板200中的导体的数目可以至少为3。总之，底板100中的导体的数目可以比顶板200中的导体的数目至少大1。仅作为示例，图1所示的底板100包括5个导体，并且图2A所示的顶板200包括3个导体。顶板200中的多个导体沿着第一轴被堆叠。顶板200中的导体以预定距离d1与相邻导体分离。
顶板200中的每个导体具有预定长度L(分段长度)和预定宽度W(分段宽度)。顶板200中的每个导体通过一个或多个通孔连接至相邻导体。仅作为示例，通孔被表示为V34和V45。在符号Vpq中，p和q表示通过通孔Vpq连接的导体的编号。用于连接相邻导体的通孔的数目可以根据导体的预定长度L而不同。例如，在导体Mx的预定长度L短于或者长于所示长度的情况下，通孔的数目可以少于或者多于所示出的2个通孔。
顶板200的导体中的一个导体(例如M4)可以沿着第三轴被延伸以将顶板200连接至另一顶板(在此未示出，但是可以参见图2B和图3)。另一顶板沿着第三轴类似于顶板200被布置。第三轴垂直于底板100的连接104。第三轴垂直于第二轴，并且平行于衬底102位于其上的平面。顶板200的导体M2和另一顶板的导体M2位于与衬底102位于其上的平面平行的平面上。类似地，顶板200的导体M3和另一顶板的导体M3位于与衬底102位于其上的平面平行的平面上等。
图2B示出多个顶板的示例。仅作为示例，示出了3个顶板200-1、200-2和200-3。仅作为示例，3个顶板200-1、200-2和200-3通过导体M4连接。备选地，可以使用3个顶板200-1、200-2和200-3中的每个顶板的除了M4之外的导体(例如导体M3或者导体M5)来连接3个顶板200-1、200-2和200-3。
图3示出电容器阵列300的顶视图，其中示出了多个底板与多个顶板之间的互连。电容器阵列300包括如所示被布置的多个底板(被表示为B)和多个顶板(被表示为T)。底板B中的每个底板可以类似于底板100。顶板T中的每个顶板可以类似于顶板200。底板和顶板如所示沿着第二轴以交替方式被布置。类似于连接104的连接沿着第二轴连接底板。沿着第二轴，每个顶板位于一对底板之间。电容器单元包括顶板和2个底板。相邻的电容器单元共享底板。例如，电容器单元302-1和电容器单元302-2共享底板。每个顶板以预定距离d2与相邻底板分离。预定距离d1可以大于预定距离d2。
电容器阵列300可以沿着第二轴以及沿着第三轴被延伸(和收缩)。图3仅示出示例。可以沿着第二轴和/或第三轴添加(或者去除)除了所示顶板和底板之外的另外的顶板和底板。在制造电容器阵列300之后，可以将电容器阵列300的最外电容器单元(即沿着边缘或者边界的电容器单元)指定为虚拟电容器单元。虚拟电容器单元类似于电容器阵列300内的其它电容器单元。然而，虚拟电容器单元不包括在由电容器阵列300形成的电容中。相反，如下来使用虚拟电容器单元。虚拟电容器单元的顶板连接至连接306。特别地，虚拟电容器单元的顶板的导体之一(例如导体M4)连接至连接306。连接306连接至预定电势(例如接地)，以改善电容器阵列300的均匀性而没有增加由电容器阵列300形成的电容中的针对顶板的寄生电容。
沿着第三轴的电容器单元的顶板的导体之一(例如导体M4)连接至连接308。连接308可以用于将电容器阵列300连接至包括电容器阵列300的集成电路中的其它电路。沿着第三轴的电容器单元可以通过相应电容器单元的顶板的导体之一(例如导体M4)互连。可以通过改变电容器单元之间的互连来改变电容器阵列300的电容的大小(即值)。例如，可以将一个电容器单元304-1连接至2个电容器单元304-2，2个电容器单元304-2转而可以如所示通过一个或多个连接308连接至4个电容器单元304-3。因此，在所示的示例中，电容器阵列300的电容的大小(即值)等于1个电容器单元304-1、2个电容器单元304-2和4个电容器单元304-3之和。
图4示出电容器阵列300的一部分的侧视图，其中示出了在电容器阵列300的顶板与底板之间形成的电容。在图4中，D1至D2表示在电容器阵列300的一部分中的虚拟电容器单元的底板的示例。T1至T4表示在电容器阵列300的一部分中的电容器单元的顶板的示例。B1至B3表示在电容器阵列300的一部分中的电容器单元的底板的示例。
如所示，底板B1至B3以及D1至D2的导体M2位于与第一轴垂直并且与衬底102位于其上的平面平行的平面上。底板B1至B3以及D1至D2的导体M6位于与第一轴垂直并且与衬底102位于其上的平面平行的平面上。顶板T1至T4的导体M3以及底板B1至B3以及D1至D2的导体M3位于与第一轴垂直并且与衬底102位于其上的平面平行的平面上。顶板T1至T4的导体M4以及底板B1至B3以及D1至D2的导体M4位于与第一轴垂直并且与衬底102位于其上的平面平行的平面上。顶板T1至T4的导体M5以及底板B1至B3以及D1至D2的导体M5位于与第一轴垂直并且与衬底102位于其上的平面平行的平面上。底板B1至B3可以沿着第二轴互连或者不互连。
在底板B1的导体M3与顶板T1和T2中的每个顶板的导体M3之间形成的电容贡献电容器阵列300的电容值。在底板B1的导体M4与顶板T1和T2中的每个顶板的导体M4之间形成的电容贡献电容器阵列300的电容值。在底板B1的导体M5与顶板T1和T2中的每个顶板的导体M5之间形成的电容贡献电容器阵列300的电容值。
此外，在顶板T1的导体M3与底板B1的导体M2和M3中的每个导体之间形成的电容也贡献电容器阵列300的电容值。另外，如所示，在将顶板T1的相邻导体互连的通孔以及将底板B1的相邻导体互连的通孔之间形成的电容也贡献电容器阵列300的电容值，其中顶板和底板的互连的导体是共平面的。电容器阵列300的电容与顶板和底板之间的预定距离d2成反比。
在底板B2与顶板T2和T3之间也形成类似于所示出的电容的电容，并且在底板B3与顶板T3和T4之间也形成类似于所示出的电容的电容。为了简化说明而没有示出这些电容。另外，仅示出了在底板与顶板之间形成的主要电容(即贡献电容器阵列300的电容值的电容)。为了简化说明而省略了寄生电容(例如在顶板T1的导体M3与底板B1的导体M4、M5和M6中的每个导体之间的电容、在顶板T1的导体M4与底板B1的导体M2、M3、M5和M6中的每个导体之间的电容等)。
仅作为示例，导体被示出为具有矩形或者正方形形状。备选地，导体可以具有其它形状，包括但不限于六边形、八边形、圆形、椭圆形等。
以上描述本质上仅在于说明，而绝非意在限制本公开内容、其应用或者用途。可以用各种形式来实现本公开内容的广义教示。因此，虽然本公开内容包括特定示例，但是本公开内容的真实范围不应当因此受到限制，因为在研习附图、说明书和以下权利要求之后，其它修改将变得清楚。如本文中所使用的，短语“A、B和C中的至少一个”应当理解为表示使用非排他性逻辑“或(OR)”的逻辑(A或B或C)。应当理解，可以按照不同的顺序(或者同时)来执行方法内的一个或多个步骤而不改变本公开内容的原理。

Claims (16)

1.一种电容器阵列，包括：
在集成电路的衬底上沿着第一轴被堆叠的第一多个导体，其中所述第一轴垂直于所述衬底位于其上的平面，其中所述第一多个导体中的每个导体通过沿着所述第一轴布置的一个或多个第一通孔连接至所述第一多个导体中的相邻导体；以及
在所述集成电路的所述衬底上沿着所述第一轴被堆叠的第二多个导体，其中所述第二多个导体中的每个导体通过沿着所述第一轴布置的一个或多个第二通孔连接至所述第二多个导体中的相邻导体；
其中所述第一多个导体和所述第二多个导体沿着第二轴被平行布置，所述第二轴(i)垂直于所述第一轴并且(ii)平行于所述衬底位于其上的所述平面；
其中所述第一多个导体分别位于多个平面上，所述多个平面(i)垂直于所述第一轴并且(ii)平行于所述衬底位于其上的所述平面；
其中所述第二多个导体分别位于所述多个平面上；并且
其中沿着所述多个平面在所述第一多个导体与所述第二多个导体之间形成电容；以及
在所述集成电路的所述衬底上沿着所述第一轴被堆叠的第三多个导体，其中所述第二多个导体沿着所述第二轴被布置成平行于所述第一多个导体和所述第三多个导体并且在所述第一多个导体和所述第三多个导体之间，其中所述第三多个导体中的每个导体通过沿着所述第一轴布置的一个或多个第三通孔连接至所述第三多个导体中的相邻导体，并且其中所述第一多个导体之一沿着与所述第一轴和所述第二轴垂直的第三轴延伸以连接至第四多个导体之一；
其中所述第三多个导体分别位于所述多个平面上；
其中沿着所述多个平面在所述第二多个导体与所述第三多个导体之间形成电容；并且
其中所述第四多个导体(i)在所述集成电路的所述衬底上沿着所述第一轴被堆叠并且(ii)沿着所述第三轴被布置成与所述第一多个导体相邻，其中所述第四多个导体中的每个导体通过沿着所述第一轴布置的一个或多个第四通孔连接至所述第四多个导体中的相邻导体。
2.根据权利要求1所述的电容器阵列，其中：
沿着所述多个平面在所述第一通孔与所述第二通孔之间形成电容；并且
沿着所述多个平面在所述第二通孔与所述第三通孔之间形成电容。
3.根据权利要求1所述的电容器阵列，其中：
所述第二多个导体中的导体的数目大于所述第一多个导体中的导体的数目；并且
所述第二多个导体中的导体的数目大于所述第三多个导体中的导体的数目。
4.根据权利要求1所述的电容器阵列，其中：
所述第一多个导体、所述第二多个导体、所述第三多个导体和所述第四多个导体中的导体具有预定尺度；
所述第一多个导体、所述第二多个导体、所述第三多个导体和所述第四多个导体中的导体以第一预定距离被分离；
所述第一多个导体、所述第二多个导体和所述第三多个导体以第二预定距离被分离；并且
在所述第一多个导体与所述第二多个导体之间的电容的值以及在所述第二多个导体与所述第三多个导体之间的电容的值取决于以下各项中的一项或多项：(i)所述预定尺度，(ii)所述第一预定距离，以及(iii)所述第二预定距离。
5.一种电容器阵列，包括：
导体的第一集合；
导体的第二集合；以及
导体的第三集合；
其中所述第一集合、所述第二集合和所述第三集合中的每个集合中的导体在集成电路的衬底上沿着第一轴被堆叠，其中所述第一轴垂直于所述衬底位于其上的平面；
其中，在所述第一集合、所述第二集合和所述第三集合中的每个集合中，每个导体通过沿着所述第一轴的一个或多个通孔连接至相邻导体；
其中导体的所述第一集合、所述第二集合和所述第三集合沿着第二轴被平行布置，所述第二轴(i)垂直于所述第一轴并且(ii)平行于所述衬底位于其上的所述平面；
其中导体的所述第二集合被布置在导体的所述第一集合与导体的所述第三集合之间；
其中导体的所述第一集合分别位于多个平面上，所述多个平面(i)垂直于所述第一轴并且(ii)平行于所述衬底位于其上的所述平面；
其中导体的所述第二集合分别位于所述多个平面上；
其中导体的所述第三集合分别位于所述多个平面上；
其中导体的所述第一集合中的第一导体通过沿着所述第二轴从导体的所述第一集合中的所述第一导体的中心延伸的连接而连接至导体的所述第三集合中的第一导体；并且
其中所述连接沿着所述第一轴与导体的所述第二集合重叠。
6.根据权利要求5所述的电容器阵列，其中：
沿着所述多个平面在导体的所述第一集合与导体的所述第二集合之间形成电容，并且
沿着所述多个平面在导体的所述第二集合与导体的所述第三集合之间形成电容。
7.根据权利要求5所述的电容器阵列，其中：
导体的所述第一集合中的导体的数目等于导体的所述第三集合中的导体的数目，并且
导体的所述第二集合中的导体的数目小于导体的所述第一集合中的导体的数目。
8.根据权利要求5所述的电容器阵列，还包括：
导体的第四集合；以及
导体的第五集合；
其中所述第四集合和所述第五集合中的每个集合中的导体在所述集成电路的所述衬底上沿着所述第一轴被堆叠；
其中，在所述第四集合和所述第五集合中的每个集合中，每个导体通过沿着所述第一轴的一个或多个通孔连接至相邻导体；
其中导体的所述第四集合和所述第五集合沿着所述第二轴被平行布置；
其中导体的所述第四集合分别位于所述多个平面上；
其中导体的所述第五集合分别位于所述多个平面上；
其中导体的所述第四集合被布置在导体的所述第三集合与导体的所述第五集合之间；
导体的所述第一集合中的导体的数目等于导体的所述第三集合中的导体的数目，并且等于导体的所述第五集合中的导体的数目；
导体的所述第二集合中的导体的数目等于导体的所述第四集合中的导体的数目，并且小于导体的所述第一集合中的导体的数目；并且
其中导体的所述第一集合中的第一导体通过沿着所述第二轴的连接而连接至导体的所述第三集合中的第一导体以及导体的所述第五集合中的第一导体。
9.根据权利要求8所述的电容器阵列，其中：
沿着所述多个平面在导体的所述第一集合与导体的所述第二集合之间形成电容，
沿着所述多个平面在导体的所述第二集合与导体的所述第三集合之间形成电容，
沿着所述多个平面在导体的所述第三集合与导体的所述第四集合之间形成电容，并且
沿着所述多个平面在导体的所述第四集合与导体的所述第五集合之间形成电容。
10.根据权利要求8所述的电容器阵列，还包括：
导体的第六集合；
导体的第七集合；以及
导体的第八集合；
其中所述第六集合、所述第七集合和所述第八集合中的每个集合中的导体在所述集成电路的所述衬底上沿着所述第一轴被堆叠；
其中，在所述第六集合、所述第七集合和所述第八集合中的每个集合中，每个导体通过沿着所述第一轴的一个或多个通孔连接至相邻导体；
其中导体的所述第六集合、所述第七集合和所述第八集合沿着所述第二轴被平行布置；
其中导体的所述第六集合沿着垂直于所述第一轴和所述第二轴的第三轴与导体的所述第一集合相邻；
其中导体的所述第七集合沿着所述第三轴与导体的所述第二集合相邻；
其中导体的所述第八集合沿着所述第三轴与导体的所述第三集合相邻；
其中导体的所述第七集合被布置在导体的所述第六集合与导体的所述第八集合之间；
其中导体的所述第六集合、所述第七集合和所述第八集合分别位于所述多个平面上；
其中导体的所述第六集合中的第一导体通过沿着所述第二轴的连接而连接至导体的所述第八集合中的第一导体；并且
其中导体的所述第七集合中的除了第一导体和最末导体之外的导体沿着所述第三轴连接至导体的所述第二集合中的除了第一导体和最末导体之外的导体。
11.根据权利要求10所述的电容器阵列，其中：
沿着所述多个平面在导体的所述第一集合与导体的所述第二集合之间形成电容，
沿着所述多个平面在导体的所述第二集合与导体的所述第三集合之间形成电容，
沿着所述多个平面在导体的所述第三集合与导体的所述第四集合之间形成电容，
沿着所述多个平面在导体的所述第四集合与导体的所述第五集合之间形成电容，
沿着所述多个平面在导体的所述第六集合与导体的所述第七集合之间形成电容，
沿着所述多个平面在导体的所述第七集合与导体的所述第八集合之间形成电容。
12.一种构建电容器阵列的方法，包括：
在集成电路的衬底上布置第一多个导体，其中所述第一多个导体在所述衬底上沿着第一轴被堆叠，并且其中所述第一轴垂直于所述衬底位于其上的平面；
通过沿着所述第一轴布置的一个或多个第一通孔将所述第一多个导体中的每个导体连接至所述第一多个导体中的相邻导体；
在所述集成电路的所述衬底上布置第二多个导体，其中所述第二多个导体在所述衬底上沿着所述第一轴被堆叠；
通过沿着所述第一轴布置的一个或多个第二通孔将所述第二多个导体中的每个导体连接至所述第二多个导体中的相邻导体；
将所述第一多个导体和所述第二多个导体沿着第二轴平行布置，所述第二轴(i)垂直于所述第一轴并且(ii)平行于所述衬底位于其上的所述平面；
分别沿着多个平面布置所述第一多个导体，所述多个平面(i)垂直于所述第一轴并且(ii)平行于所述衬底位于其上的所述平面；
分别沿着所述多个平面布置所述第二多个导体；
在所述集成电路的所述衬底上布置沿着所述第一轴被堆叠的第三多个导体；
将所述第二多个导体沿着所述第二轴布置成平行于所述第一多个导体和所述第三多个导体并且在所述第一多个导体和所述第三多个导体之间；
通过沿着所述第一轴布置的一个或多个第三通孔将所述第三多个导体中的每个导体连接至所述第三多个导体中的相邻导体；
沿着第三轴布置第四多个导体，所述第四多个导体(i)在所述集成电路的所述衬底上沿着所述第一轴被堆叠并且(ii)与所述第一多个导体相邻；
通过沿着所述第一轴布置的一个或多个第四通孔将所述第四多个导体中的每个导体连接至所述第四多个导体中的相邻导体；
将所述第一多个导体之一沿着与所述第一轴和所述第二轴垂直的所述第三轴延伸以连接至所述第四多个导体之一；以及
分别沿着所述多个平面布置所述第三多个导体，
其中沿着所述多个平面在所述第一多个导体与所述第二多个导体之间形成电容，并且
其中沿着所述多个平面在所述第二多个导体与所述第三多个导体之间形成电容。
13.根据权利要求12所述的方法，其中：
沿着所述多个平面在所述第一通孔与所述第二通孔之间形成电容；并且
沿着所述多个平面在所述第二通孔与所述第三通孔之间形成电容。
14.根据权利要求12所述的方法，其中：
所述第二多个导体中的导体的数目大于所述第一多个导体中的导体的数目；并且
所述第二多个导体中的导体的数目大于所述第三多个导体中的导体的数目。
15.根据权利要求12所述的方法，其中：
所述第一多个导体、所述第二多个导体、所述第三多个导体和所述第四多个导体中的导体具有预定尺度；
所述第一多个导体、所述第二多个导体、所述第三多个导体和所述第四多个导体中的导体以第一预定距离被分离；
所述第一多个导体、所述第二多个导体和所述第三多个导体以第二预定距离被分离；并且
在所述第一多个导体与所述第二多个导体之间的电容的值以及在所述第二多个导体与所述第三多个导体之间的电容的值取决于以下各项中的一项或多项：(i)所述预定尺度，(ii)所述第一预定距离，以及(iii)所述第二预定距离。
16.一种电容器阵列，包括：
在集成电路的衬底上沿着第一轴被堆叠的第一多个导体，其中所述第一轴垂直于所述衬底位于其上的平面，其中所述第一多个导体中的每个导体通过沿着所述第一轴布置的一个或多个第一通孔连接至所述第一多个导体中的相邻导体；
在所述集成电路的所述衬底上沿着所述第一轴被堆叠的第二多个导体，其中所述第二多个导体中的每个导体通过沿着所述第一轴布置的一个或多个第二通孔连接至所述第二多个导体中的相邻导体；以及
在所述集成电路的所述衬底上沿着所述第一轴被堆叠的第三多个导体，其中所述第三多个导体中的每个导体通过沿着所述第一轴布置的一个或多个第三通孔连接至所述第三多个导体中的相邻导体，其中所述第三多个导体被布置在所述第一多个导体和所述第二多个导体之间并且与所述第一多个导体和所述第二多个导体中的每个隔开预定距离，并且其中所述第三多个导体包括比所述第一多个导体和所述第二多个导体中的每个都多两个的导体；
其中所述第一多个导体和所述第二多个导体沿着第二轴被平行布置，所述第二轴(i)垂直于所述第一轴并且(ii)平行于所述衬底位于其上的所述平面；
其中所述第一多个导体分别位于多个平面上，所述多个平面(i)垂直于所述第一轴并且(ii)平行于所述衬底位于其上的所述平面；
其中所述第二多个导体分别位于所述多个平面上；并且
其中沿着所述多个平面在所述第一多个导体与所述第三多个导体之间和/或在所述第二多个导体与所述第三多个导体之间形成电容。
CN201380062002.7A 2012-11-28 2013-11-22 具有最小顶板寄生电容的可堆叠高密度金属-氧化物-金属电容器 Expired - Fee Related CN104823293B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261730716P 2012-11-28 2012-11-28
US61/730,716 2012-11-28
US14/086,154 2013-11-21
US14/086,154 US9450041B2 (en) 2012-11-28 2013-11-21 Stackable high-density metal-oxide-metal capacitor with minimum top plate parasitic capacitance
PCT/US2013/071367 WO2014085209A1 (en) 2012-11-28 2013-11-22 Stackable high-density metal-oxide-metal capacitor with minimum top plate parasitic capacitance

Publications (2)

Publication Number Publication Date
CN104823293A CN104823293A (zh) 2015-08-05
CN104823293B true CN104823293B (zh) 2018-06-01

Family

ID=50772522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380062002.7A Expired - Fee Related CN104823293B (zh) 2012-11-28 2013-11-22 具有最小顶板寄生电容的可堆叠高密度金属-氧化物-金属电容器

Country Status (5)

Country Link
US (1) US9450041B2 (zh)
KR (1) KR102145456B1 (zh)
CN (1) CN104823293B (zh)
TW (1) TWI583005B (zh)
WO (1) WO2014085209A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109037211B (zh) 2017-06-12 2020-10-16 扬智科技股份有限公司 电容阵列结构
CN108198802A (zh) * 2017-12-28 2018-06-22 上海华力微电子有限公司 电容器
US10726191B2 (en) * 2018-09-28 2020-07-28 Taiwan Semiconductor Manufacturing Company Ltd. Method and system for manufacturing a semiconductor device
WO2020211093A1 (zh) 2019-04-19 2020-10-22 深圳市汇顶科技股份有限公司 电容器及其制作方法
US10867904B1 (en) 2019-06-14 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure of capacitive device
TWI774364B (zh) * 2021-05-11 2022-08-11 瑞昱半導體股份有限公司 能夠朝向布局邊緣形成寄生電容的半導體電容陣列布局

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459123A (zh) * 2000-09-14 2003-11-26 加州理工学院 具有增强匹配特性的高效电容器结构
US7456462B1 (en) * 2006-03-07 2008-11-25 Alvand Technologies, Inc. Fabricated U-shaped capacitor for a digital-to-analog converter
CN101410978A (zh) * 2006-05-18 2009-04-15 国际商业机器公司 可调节的芯片上子电容器设计

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4525965B2 (ja) * 2004-01-06 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
FR2870042B1 (fr) * 2004-05-07 2006-09-29 St Microelectronics Sa Structure capacitive de circuit integre
TWI258865B (en) * 2005-03-29 2006-07-21 Realtek Semiconductor Corp Longitudinal plate capacitor structure
US8536677B2 (en) * 2005-10-04 2013-09-17 Infineon Technologies Ag Capacitor structure
US7561407B1 (en) * 2005-11-28 2009-07-14 Altera Corporation Multi-segment capacitor
US8076752B2 (en) 2006-03-20 2011-12-13 Standard Microsystems Corporation Fringe capacitor using bootstrapped non-metal layer
US7518850B2 (en) * 2006-05-18 2009-04-14 International Business Machines Corporation High yield, high density on-chip capacitor design
US7456463B2 (en) * 2007-02-06 2008-11-25 International Business Machines Corporation Capacitor having electrodes at different depths to reduce parasitic capacitance
JP5139171B2 (ja) * 2008-02-05 2013-02-06 日本特殊陶業株式会社 ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板
JP5324247B2 (ja) * 2009-02-09 2013-10-23 日本特殊陶業株式会社 積層セラミックコンデンサ
US9111689B2 (en) * 2009-07-02 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical interdigitated semiconductor capacitor
US8493708B2 (en) * 2011-02-21 2013-07-23 International Business Machines Corporation Capacitor structure
US8970002B2 (en) 2011-05-09 2015-03-03 Marvell World Trade Ltd. Metal oxide metal capacitor structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459123A (zh) * 2000-09-14 2003-11-26 加州理工学院 具有增强匹配特性的高效电容器结构
US7456462B1 (en) * 2006-03-07 2008-11-25 Alvand Technologies, Inc. Fabricated U-shaped capacitor for a digital-to-analog converter
CN101410978A (zh) * 2006-05-18 2009-04-15 国际商业机器公司 可调节的芯片上子电容器设计

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Capacity Limits and Matching Properties of Integrated Capacitors;Roberto Aparicio et al.;《IEEE journal of solid-state circuits》;20020807;第37卷(第3期);第384-393页 *

Also Published As

Publication number Publication date
KR102145456B1 (ko) 2020-08-19
TWI583005B (zh) 2017-05-11
TW201436246A (zh) 2014-09-16
US9450041B2 (en) 2016-09-20
WO2014085209A1 (en) 2014-06-05
KR20150088846A (ko) 2015-08-03
US20140145304A1 (en) 2014-05-29
CN104823293A (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
CN104823293B (zh) 具有最小顶板寄生电容的可堆叠高密度金属-氧化物-金属电容器
US7298001B1 (en) Three-dimensional capacitor structure
CN101390211B (zh) 三维集成电容结构
US7327551B2 (en) Capacitor structure
JP5385989B2 (ja) 互い違いになっている積層されたセグメントを有する集積キャパシタ
US8114752B2 (en) Structure of capacitor set
CN108428702A (zh) 动态随机存取存储器的制造方法
US20150171004A1 (en) Finger metal oxide metal capacitor formed in a plurality of metal layers
US8970002B2 (en) Metal oxide metal capacitor structures
KR20110098915A (ko) 상호맞물려진 횡측 지느러미부들을 갖는 집적 캐패시터
JP2012509595A (ja) グリッドプレートを有する集積キャパシタ
US20070241425A1 (en) Three-dimensional capacitor structure
TWI532195B (zh) 具有提供穩定電力之電容器的半導體積體電路與其製造方法
CN104425441B (zh) 一种mom电容器
CN105280609B (zh) 具有间隔导线的垂直电容器
CN217690117U (zh) 一种量子芯片和量子计算机
CN203774309U (zh) 一种mom电容结构
US20120032302A1 (en) Vertical capacitors formed on semiconducting substrates
US7342766B2 (en) On-chip capacitor
CN117497518A (zh) 电容结构
US11955510B2 (en) High-efficiency capacitor structure
CN112713146B (zh) 半导体存储器及其制作方法
CN103579222B (zh) 电容拓扑结构及集成电路
WO2022176188A1 (ja) キャパシタ
CN117577625A (zh) 电容器

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200430

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200430

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200430

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180601

Termination date: 20211122

CF01 Termination of patent right due to non-payment of annual fee