CN104810372A - 垂直非易失性存储装置及其制造方法 - Google Patents

Abstract

本发明提供了垂直非易失性存储装置及其制造方法。其中一种垂直非易失性存储装置包括：栅电极，在垂直于基板的上表面的第三方向上堆叠在基板的第一区域中，该基板包括第一区域和围绕第一区域的第二区域；沟道，在第三方向上延伸穿过栅电极；导电焊盘，在第二区域中在平行于基板的上表面的第一方向上分别从栅电极延伸；绝缘焊盘，在第二区域中在垂直于第一方向的第二方向上分别从栅电极和导电焊盘延伸；接触插塞，分别电连接到导电焊盘；以及第一参考结构，在第二区域中且在绝缘焊盘中的至少一个绝缘焊盘下面。

Description

垂直非易失性存储装置及其制造方法

技术领域

本发明涉及垂直非易失性存储装置及其制造方法。

背景技术

已经发展了与常规的水平非易失性存储装置相比表现出增加的集成密度的垂直非易失性存储装置。这些垂直非易失性存储装置可以包括布置成阶梯形状的多个字线焊盘，接触插塞可以形成在每个字线焊盘上，将字线焊盘电连接到上配线结构。接触插塞垂直地延伸穿过装置结构以直接接触字线焊盘中的相应字线焊盘。

发明内容

示例实施方式提供表现出优良的电性能的垂直非易失性存储装置以及制造这样的垂直非易失性存储装置的方法。

根据示例实施方式，提供一种垂直非易失性存储装置，该垂直非易失性存储装置包括基板，该基板具有既在第一方向上又在基本上垂直于第一方向的第二方向上延伸的上表面，基板包括第一区域和围绕第一区域的第二区域。垂直非易失性存储装置还包括在第三方向上堆叠在基板的第一区域中的多个栅电极，第三方向基本上垂直于第一方向和第二方向两者。装置还包括沟道、导电焊盘、绝缘焊盘、接触插塞和第一参考结构。沟道在第三方向上延伸穿过栅电极。导电焊盘在基板的第二区域中，并在第一方向上从相应的栅电极延伸。绝缘焊盘在基板的第二区域中，并在第二方向上从相应的栅电极延伸。接触插塞电连接到相应的导电焊盘。第一参考结构在基板的第二区域中的绝缘焊盘中的至少一个下面。

在示例实施方式中，第一参考结构可以在第一方向上延伸。

在示例实施方式中，第一区域可以具有当从上方观看时的矩形形状，第一参考结构可以形成在第二区域的沿第二方向邻近第一区域的部分中。

在示例实施方式中，多个额外的第一参考结构可以形成在基板的第二区域中，多个额外的第一参考结构的每个可以在第一方向上延伸。

在示例实施方式中，第一参考结构可以包括在基板的第二区域中的沟槽以及绝缘焊盘中的至少一个的具有大致凹入形状的部分。

在示例实施方式中，导电焊盘可以堆叠在基板上成从最靠近基板的底层(bottom level)到最远离基板的顶层(top level)的多个层，导电焊盘在第一方向上的长度可以从底层到顶层逐渐减小，绝缘焊盘可以堆叠在基板上层从最靠近基板的最低层到最远离基板的最高层的多个层，绝缘焊盘在第二方向上的长度可以从最低层到最高层逐渐减小。

在示例实施方式中，垂直非易失性存储装置还可以包括在基板的第二区域中的第二参考结构。第二参考结构可以接触绝缘焊盘中的至少一些，并可以比绝缘焊盘中的最下面的一个的端部更靠近第一区域。

在示例实施方式中，第二参考结构可以在第一方向上延伸。

在示例实施方式中，第二参考结构可以包括与绝缘焊盘基本上相同的材料，并可以包括具有大体凹入形状的至少一个层。

在示例实施方式中，导电焊盘可以包括与栅电极的材料基本上相同的材料。

在示例实施方式中，垂直非易失性存储装置还可以包括在沟道和每个栅电极之间的隧道绝缘层图案、电荷存储层图案和阻挡层图案。

根据示例实施方式，提供一种制造垂直非易失性存储装置的方法。在该方法中，提供一种基板，该基板具有第一区域和围绕第一区域的第二区域。第一沟槽形成在基板的第二区域中。多个第一绝缘层和多个第一牺牲层交替地形成在基板上。第一绝缘层中的至少一个和/或第一牺牲层中的至少一个包括在第一沟槽中形成第一参考结构的凹入部分。在基板的第二区域中的第一绝缘层和第一牺牲层被部分地除去以分别形成第一绝缘层图案和第一牺牲层图案，第一绝缘层图案和第一牺牲层图案组成第一模具结构，第一模具结构在至少两个边缘上具有其中面积从底层到顶层减小的阶梯形状。第一绝缘层图案和第一牺牲层图案的位置和尺寸使用第一参考结构来监控。沟道形成在基板的第一区域中，延伸穿过第一绝缘层图案和第一牺牲层图案。基板的第一区域中的第一牺牲层图案分别用栅电极代替。

在示例实施方式中，在监控第一绝缘层图案和第一牺牲层图案的位置和尺寸之后，第一绝缘层图案和第一牺牲层图案被部分地除去以形成第二沟槽。多个第二牺牲层和多个第二绝缘层交替地堆叠在第一绝缘层图案中的最上面的一个和第一牺牲层图案中的最上面的一个上以及在第二沟槽中，其中第二绝缘层中的至少一个和/或第二牺牲层的至少一个包括在第二沟槽中形成第二参考结构的至少一部分的凹入部分。在基板的第二区域中的第二绝缘层和第二牺牲层被部分地除去以分别形成具有其中面积从底层到顶层减小的阶梯形状的第二绝缘层图案和第二牺牲层图案。第二绝缘层图案和第二牺牲层图案的位置和尺寸使用第二参考结构来监控。沟道穿过第一和第二绝缘层图案以及第一和第二牺牲层图案形成。当第一牺牲层图案在基板的第一区域中的部分用相应的栅电极代替时，第二牺牲层图案在基板的第一区域中的部分也用额外的相应的栅电极代替。

在示例实施方式中，当第一牺牲层图案在基板的第一区域中的部分用相应的栅电极替换时，在基板的其中没有形成第一沟槽的第二区域中的第一牺牲层图案可以分别用导电焊盘代替，导电焊盘包括与栅电极的材料基本上相同的材料。

在示例实施方式中，还可以形成接触相应的导电焊盘的接触插塞。

根据示例实施方式，在制造垂直非易失性存储装置的方法中，可以形成第一参考结构，用于监控模具结构的绝缘层图案和牺牲层图案的位置和/或尺寸。参考结构可以不形成在周边电路区中而是可以替代地仅形成在单元区域中，使得垂直非易失性存储装置可以具有高集成度而与参考结构无关。另外，参考结构可以不形成在其中形成接触接触插塞的导电焊盘的区域中，并可以仅形成在其中形成绝缘焊盘的区域中。因此，即使具有参考结构，垂直非易失性存储装置也可以适当地操作。

根据示例实施方式，提供一种垂直非易失性存储装置，该垂直非易失性存储装置包括具有上表面和底表面的基板，上表面在第一方向和基本上垂直于第一方向的第二方向两者上延伸，底表面在第三方向上与上表面间隔开，第三方向基本上垂直于第一方向和第二方向两者。垂直非易失性存储装置包括在第三方向上堆叠在基板上的多个栅电极和在第三方向上穿过栅电极延伸的沟道。多个导电焊盘在第三方向上堆叠在基板上，导电焊盘在第一方向上从相应的栅电极延伸。多个绝缘焊盘在第二方向上从栅电极中的相应栅电极延伸，接触插塞在第三方向上延伸并电连接到导电焊盘中的相应导电焊盘。第一参考结构提供在绝缘焊盘中的至少一个绝缘焊盘下面。第一参考结构包括沟槽，沟槽包括其中具有凹入部分的至少一个材料层。

在示例实施方式中，至少一个材料层包括其中一个绝缘焊盘。在一些实施方式中，至少一个材料层可以包括其中一个绝缘焊盘以及牺牲层的凹入部分。

在示例实施方式中，第一参考结构可以在第一方向上延伸。

在示例实施方式中，导电焊盘可以堆叠在基板上成从最靠近基板的底层(bottom level)到最远离基板的顶层(top level)的多个层，导电焊盘在第一方向上的长度可以从底层到顶层逐渐减小。在这些实施方式中，绝缘焊盘可以堆叠在基板上成从最靠近基板的最低层到最远离基板的最高层的多个水平，绝缘焊盘在第二方向上的长度可以从最低层到最高层逐渐减小。

在示例实施方式中，垂直非易失性存储装置还可以包括在绝缘焊盘中的至少一个绝缘焊盘下面的第二参考结构，第二参考结构包括其中一个绝缘焊盘的凹入部分。

在示例实施方式中，第二参考结构可以比绝缘焊盘中的最下面的一个的端部更靠近栅电极。

在示例实施方式中，第二参考结构可以在第一方向上延伸。

在示例实施方式中，第二参考结构可以沿在第三方向上延伸的轴交叠第一参考结构。

附图说明

从以下结合附图的详细描述，示例实施方式将被更清楚地理解。图1至图45示出如这里描述的非限制性的示例实施方式和中间结构。

图1至图29是示出根据示例实施方式的制造垂直非易失性存储装置的方法的阶段的截面图、平面图和透视图，其中图1、6-7、9-10、12-13、15-16、18-19、21-22、25和28是沿线A-A'截取的截面图，图23、26和29是沿线B-B'截取的截面图，图2-5、11、17A-17B、20、24和27是平面图，图8和14是透视图；

图30至图33是示出根据另外的示例实施方式的制造垂直非易失性存储装置的方法的阶段的沿线A-A'截取的截面图；

图34至图37是示出根据另外的示例实施方式的制造垂直非易失性存储装置的方法的阶段的沿线A-A'截取的截面图；

图38至图41是示出根据另外的示例实施方式的制造垂直非易失性存储装置的方法的阶段的沿线A-A'截取的截面图；以及

图42至图45是示出根据另外的示例实施方式的制造垂直非易失性存储装置的方法的阶段的截面图，其中图42-44是沿线A-A'截取的截面图，图45是沿线B-B'截取的截面图。

具体实施方式

在下文将参照附图更充分地描述各个示例实施方式，附图中示出了一些示例实施方式。然而，本发明构思可以以多种不同的形式实施，而不应被解释为限于这里阐述的示例实施方式。而是，提供这些示例实施方式以使得本公开将透彻和完整，并将本发明构思的范围充分传达给本领域的技术人员。在附图中，为清晰起见，层和区域的尺寸和相对尺寸可以被夸大。

将理解，当称一个元件或一层在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或联接到另一元件或层，或者可以存在居间元件或层。相反，当称一个元件“直接在”另一元件或层上、“直接连接到”或“直接联接到”另一元件或层时，不存在居间元件或层。相同的附图标记始终指代相同的元件。如这里所用的，术语“和/或”包括一个或多个相关列举项目的任何及所有组合。

将理解，虽然这里可使用术语第一、第二、第三、第四等来描述各种元件、组件、区域、层和/或部分，但这些元件、组件、区域、层和/或部分不应受到这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区别开。因此，以下讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分而没有背离本发明构思的教导。

为便于描述，这里可以使用诸如“在……之下”、“在……下面”、“下”、“在……之上”、“上”等空间关系术语来描述如附图所示的一个元件或特征与另一个(些)元件或特征的关系。将理解，空间关系术语旨在涵盖除附图所示取向之外装置在使用或操作中的不同取向。例如，如果附图中的装置被翻转过来，则被描述为“在”其他元件或特征“之下”或“下面”的元件将取向为在其他元件或特征“上方”。因此，示范性术语“在……下面”能够涵盖之上和之下两种取向。装置可以另外地取向(旋转90度或在其他取向)，这里所用的空间关系描述符被相应地解释。

这里所用的术语仅是为了描述特定示例实施方式的目的，并非要限制本发明构思。如这里所用的，除非上下文另有明确表述，否则单数形式“一”和“该”也旨在包括复数形式。还将理解，术语“包括”和/或“包含”，当在本说明书中使用时，表明所述特征、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其他特征、步骤、操作、元件、组件和/或其组合的存在或增加。

这里参照截面图描述了示例实施方式，这些图为理想化的示例实施方式(和中间结构)的示意图。因而，由例如制造技术和/或公差引起的图示形状的变化是可以预期的。因此，示例实施方式不应被解释为限于这里示出的区域的特定形状，而是将包括由例如制造引起的形状的偏差。

除非另行定义，此处使用的所有术语(包括技术和科学术语)具有本发明所属领域内的普通技术人员通常理解的相同含义。还将理解，诸如通用词典中所定义的那些术语，除非这里明确地如此定义，应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。

图1至图29是示出根据示例实施方式的制造垂直非易失性存储装置的方法的阶段的截面图、平面图和透视图。具体地，图1、6-7、9-10、12-13、15-16、18-19、21-23、25-26以及28-29是截面图，图2-5、11、17A-17B、20、24以及27是平面图，图8和14是透视图。图1、6-7、9-10、12-13、15-16、18-19、21-22、25和28是沿线A-A'截取的截面图，线A-A'在基本上平行于基板的上表面的第二方向上延伸，图23、26和29是沿线B-B'截取的截面图，线B-B'在基本上平行于基板的上表面并基本上垂直于第二方向的第一方向上延伸。线A-A'在每个平面图和透视图中示出，线B-B'在图27中示出。基本上垂直于基板的上表面的方向可以被定义为第三方向，在下文，第一、第二和第三方向可以在所有附图中如以上所述地定义。

参照图1和图2，提供基板100，基板100包括第一区域I和围绕第一区域I的第二区域II。第一沟槽102可以形成在第二区域II中。

基板100可以包括半导体材料，例如硅、锗等。基板100可以是块体(bulk)半导体基板或晶片，或者可以是形成在半导体或非半导体基板上的半导体材料。在示例实施方式中，第一区域I可以是其中形成存储单元的单元阵列区，每个存储单元包括沟道和栅电极，第二区域II可以是其中形成焊盘的焊盘区，焊盘从栅电极延伸。第一区域I和第二区域II可以限定垂直非易失性存储装置的单元区域，基板100还可以包括其中可形成用于驱动存储单元的电路的外围电路区(未示出)。在下文，在所有附图中，为了说明的方便，没有示出外围电路区，仅示出单元区域。

在示例实施方式中，当从上方观看时(即，当在第三方向上朝向基板100的上表面向下看时)，第一区域I可以具有矩形形状，因此当从上方观看时，围绕第一区域I的第二区域II可以具有矩形环形状。

在示例实施方式中，第一沟槽102可以在第一方向上延伸。至少一个第一沟槽102可以形成在第二区域II的在第二方向上与第一区域I相邻的每个部分中。在图2中示出的示例实施方式中，在第二区域II的沿第二方向与第一区域I相邻的每个部分中提供一个第一沟槽102。在示例实施方式，第一沟槽102可以在第一方向上具有比第一区域I在第一方向上的长度大的长度。

图2说明性地示出，一个第一沟槽102形成在第二区域II的在第二方向上与第一区域I的侧面部分相邻的每个部分处。第一沟槽102可以具有与图2所示的尺寸和/或布局不同的尺寸和/或布局。例如，第一沟槽102的几种其它结构在图3至图5中示出。

参照图3，第一沟槽102可以形成在第二区域II的在第二方向上与第一区域I相邻的每个部分处，像图2一样。然而，在图3的示例实施方式中，每个第一沟槽102形成为延伸到第二区域II的两个端部，与图2中示出的示例实施方式不同。在另一些实施方式中，每个第一沟槽102可以在第一方向上具有比第一区域I在第一方向上的长度小的长度。

参照图4，至少一个第一沟槽102可以形成在第二区域II的在第二方向上与第一区域I相邻的每个部分处，如图2的示例实施方式中的一样。然而，在图4的示例实施方式中，在第一方向上具有较小长度的多个第一沟槽102被形成，其在第一方向上彼此间隔开，与图2中示出的示例实施方式不同。在第一区域I的第一侧的沟槽102可以沿着在第一方向上延伸的第一线共线，如图4所示，而在第一区域I的第二侧的沟槽102可以沿着在第一方向上延伸的第二线共线。

参照图5，与图2的示例实施方式不同，第一沟槽102可以仅形成在第二区域II的在第二方向上与第一区域I相邻的一个部分处。

在下文，为了说明的方便，将描述包括图2所示的第一沟槽102的示例实施方式。

参照图6，多个第一绝缘层110和多个第一牺牲层120可以交替地形成在其中包括第一沟槽102的基板100上。因此，多个第一绝缘层110和多个第一牺牲层120可以在第三方向上彼此交替地堆叠在基板100的上表面上。图6说明性地示出被交替地堆叠在基板100上的五层第一绝缘层110和五层第一牺牲层120，然而，第一绝缘层110和第一牺牲层120的数目不限于此。

在示例实施方式中，第一绝缘层110和第一牺牲层120可以通过化学气相沉积(CVD)工艺、等离子体化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺等形成。在示例实施方式中，多个第一绝缘层110中的直接接触基板100的上表面的最下面的一个第一绝缘层110可以通过热氧化工艺形成。

第一绝缘层110可以包括硅氧化物，例如等离子体增强正硅酸乙酯(PE-TEOS)、高密度等离子体(HDP)氧化物、等离子体增强氧化物(PEOX)等。第一牺牲层120可以包括相对于第一绝缘层110具有蚀刻选择性的材料，例如硅氮化物。

第一绝缘层110和第一牺牲层120中的一些可以具有在第一沟槽102中具有凹入形状的部分。在图6中，顺序堆叠在基板100的上表面上的其中两个第一绝缘层110和其中两个第一牺牲层120包含在第一沟槽102中具有凹入形状的部分。第一沟槽102以及第一绝缘层110和第一牺牲层120的凹入部分可以限定第一参考结构R1，第一参考结构R1可以具有在第二方向上的其中央部分处的第一中心C1。

第一沟槽102可以具有如图2至图5所示的各种尺寸和/或布局，相应地，第一参考结构R1也可以具有与第一沟槽102的形状一致的各种尺寸和/或布局。

参照图7和图8，光致抗蚀剂图案(未示出)可以形成在第一牺牲层120中的最上面的一个上，第一绝缘层110和第一牺牲层120可以使用光致抗蚀剂图案作为蚀刻掩模被蚀刻，从而分别形成多个第一绝缘层图案112和多个第一牺牲层图案122。第一绝缘层图案112和第一牺牲层图案122可以包括下模具(mold)结构。

每个第一绝缘层图案112和直接在其上的第一牺牲层图案122可以形成下模具结构的一个“层(level)”。第一绝缘层图案112和第一牺牲层图案122可以具有在第一方向和第二方向两者上从下模具结构的底层(bottom level)到顶层(top level)可逐渐减小的宽度，如可以在图8的透视图中最佳地看到的。因此，下模具结构可以具有阶梯形状，并且下模具结构在平行于基板100的上表面截取的平面中的截面积可以从底层到顶层减小。“底层(bottomlevel)”指的是最靠近基板100的“底”表面的第一绝缘层图案112和第一牺牲层图案122，基板100的“底”表面与基板的第一绝缘层图案112和第一牺牲层图案122形成在其上的“顶”表面相反。“顶层(top level)”指的是与基板100的“底”表面相距最远的第一绝缘层图案112和第一牺牲层图案122。在进行上述蚀刻步骤之后，下模具结构可以在第一区域I中具有平坦的上表面，并可以在第二区域II中具有阶梯形状。

在示例实施方式中，当从上方观看时，下模具结构的台阶可以比第一参考结构R1远离第一区域I。换句话说，第一参考结构R1可以在第二区域II的阶梯状部分与第一区域I之间。

在形成下模具结构之后，第一参考结构R1可以用于监控下模具结构的台阶是否形成在期望位置处和/或是否形成有期望尺寸。也就是说，第一参考结构R1可以包括顺序堆叠在第一沟槽102中的至少一个第一绝缘层图案112和/或至少一个第一牺牲层图案122的凹入部分，因此可以测量第一参考结构R1的第一中心C1与顺序堆叠在基板100上的第一绝缘层图案112和第一牺牲层图案122的每个的端部之间的第一距离D1，其中第一中心C1在凹入部分的在第二方向上的中心处，从而确认下模具结构的台阶是否形成在期望位置处和/或是否形成有期望尺寸。

基于此监控步骤的结果，可以校正在形成第一绝缘层图案112和第一牺牲层图案122期间使用的对准键的定位的任何误差，和/或第一绝缘层图案112和第一牺牲层图案122可以被另外地图案化，使得下模具结构的台阶可以形成在正确的位置和/或形成为具有正确的尺寸。

第一参考结构R1形成在下模具结构内，因此不需要额外的区域来形成第一参考结构R1。因此，非易失性存储装置可以具有高集成度，而与第一参考结构R1无关。

参照图9，第一绝缘夹层(未示出)可以形成在其上具有下模具结构和第一参考结构R1的基板100上，第一绝缘夹层可以被平坦化直到暴露第一牺牲层图案122中的最上面的一个的上表面。在示例实施方式中，平坦化工艺可以通过化学机械抛光(CMP)工艺使用第一牺牲层图案122中的最上面的一个作为抛光终点来进行。也就是说，第一牺牲层图案122中的最上面的一个可以用作抛光停止层。可以进一步执行平坦化工艺直到暴露第一绝缘层图案112中的最上面的一个的上表面，从而在基板100上形成围绕下模具结构的台阶的第一绝缘夹层图案130。

参照图10和图11，第一绝缘夹层图案130和下模具结构的台阶(也就是，第一绝缘层图案112和第一牺牲层图案122在第二区域II中的部分)可以被部分地蚀刻以形成第二沟槽132。基板100的上表面可以通过第二沟槽132暴露。

在示例实施方式中，第二沟槽132可以具有与图2至图5所示的第一沟槽102中的其中一个的形状、尺寸和布局类似的形状、尺寸和布局。图11示出一个第二沟槽132形成为在第二区域II的在第二方向上与第一区域I相邻的每个部分处在第一方向上延伸，像图2的第一沟槽102一样，在下文，为了说明的方便，将仅描述包括图11的第二沟槽132的实施方式。在本实施方式中，第二沟槽132可以在第二方向上比第一沟槽102更远离第一区域I。

参照图12，可以进行与参照图6示出的工艺基本上相同或类似的工艺。

具体地，多个第二牺牲层140和多个第二绝缘层150可以交替地形成在下模具结构、第一绝缘夹层图案130和第二沟槽132上，使得多个第二牺牲层140和多个第二绝缘层150在第三方向上顺序堆叠。抛光停止层160可以形成在第二绝缘层150中的最上面的一个上。图12说明性地示出七个第二牺牲层140和七个第二绝缘层150，然而，第二牺牲层140和第二绝缘层150的数目不限于此。

第二牺牲层140和第二绝缘层150可以包括分别与第一牺牲层120和第一绝缘层110的材料基本上相同的材料，并可以使用基本上相同的沉积工艺形成。因此，第二牺牲层140可以包括例如硅氮化物，第二绝缘层150可以包括例如硅氧化物。

第二牺牲层140和第二绝缘层150中的一些可以具有在第二沟槽132中的凹入部分。在图12中，顺序堆叠在基板100的上表面上的其中两个第二牺牲层140和其中两个第二绝缘层150具有在第二沟槽132中的凹入形部分。第二沟槽132以及第二牺牲层140和第二绝缘层150的凹入部分可以限定第二参考结构R2。第二参考结构R2可以在其第二方向上的中心部分处具有第二中心C2。

参照图13和图14，光致抗蚀剂图案(未示出)可以形成在抛光停止层160上，第二牺牲层140和第二绝缘层150可以使用光致抗蚀剂图案作为蚀刻掩模被蚀刻以分别形成多个第二牺牲层图案142和多个第二绝缘层图案152以及在第二沟槽132中的凹入形状的多个第二牺牲层图案145和多个第二绝缘层图案155。另外，抛光停止层图案162可以形成在第二绝缘层图案152中的最上面的一个上。第二牺牲层图案142和第二绝缘层图案152可以组成上模具结构。

每个第二绝缘层图案142和直接在其顶部上的第二牺牲层图案152可以一起形成上模具结构的一个“层(level)”。第二绝缘层图案142和第二牺牲层图案152可以具有在第一方向和第二方向两者上从上模具结构的底层到顶层可逐渐减小的宽度，如可以在图14的透视图中能够最佳地看到的。因此，上模具结构也可以具有阶梯形状。并且上模具结构在平行于基板100的上表面截取的平面中的截面积可以从底层到顶层减小，如能够在图14中最佳地看到的。“底层”指的是最靠近基板100的“底”表面的第二绝缘层图案142和第二牺牲层图案152。“顶层”指的是与基板100的“底”表面相距最远的第二绝缘层图案142和第二牺牲层图案152。在进行上述蚀刻步骤之后，下模具结构可以在第一区域I中具有平坦的上表面，并可以在第二区域II中具有阶梯形状。另外，第二牺牲层图案142中的最下面的一个可以具有比第一绝缘层图案112中的最上面的一个的宽度小的宽度。

第二参考结构R2可以在第二区域II中接触下模具结构的第一绝缘层图案112和/或第一牺牲层图案122中的至少一个，并且当从上方观看时，可以比第一绝缘层图案112和第一牺牲层图案122中的最下面的一个的端部更靠近第一区域I。

在示例实施方式中，当从上方观看时，上模具结构的台阶部分可以在第二区域II中的第二参考结构R2与第一区域I之间。

第二参考结构R2可以用于监控上模具结构的台阶是否形成在期望位置处和/或是否形成有期望尺寸。具体地，第二参考结构R2包括顺序堆叠在第二沟槽132中的至少一个第二牺牲层图案152和/或至少一个第二绝缘层图案152的凹入部分，因此可以测量第二参考结构R2的第二中心C2与顺序堆叠的第二牺牲层图案142和第二绝缘层图案152的每个的端部之间的第二距离D2，其中第二中心C2在凹入部分的在第二方向上的中心处，从而确认上模具结构的台阶是否形成在期望位置处和/或是否形成有期望尺寸。

基于监控操作的结果，可以校正在形成第二牺牲层图案142和第二绝缘层图案152期间使用的对准键的定位的误差，或者第二牺牲层图案142和第二绝缘层图案152可以被进一步图案化，使得上模具结构的台阶可以形成在期望位置处和/或形成有期望尺寸。

当从上方观看时，第二参考结构R2形成在其中形成下模具结构的区域内，因此不需要额外的区域来形成第二参考结构R2。因此，非易失性存储装置可以包括第二参考结构R2，然而仍然具有高集成度。

参照图15，第二绝缘夹层(未示出)可以形成在其上具有下模具结构和上模具结构、第一和第二参考结构R1和R2以及第一绝缘夹层图案130的基板100上，第二绝缘夹层可以被平坦化直到暴露抛光停止层图案162的上表面。在示例实施方式中，平坦化工艺可以通过化学机械抛光(CMP)工艺进行。如图15所示，平坦化工艺可以继续直到暴露第二绝缘层图案152中的最上面一个的上表面，从而形成围绕上模具结构的台阶部分的第二绝缘夹层图案170。

参照图16和图17A，多个孔180可以在第一区域I中穿过第一和第二绝缘层图案112和152以及第一和第二牺牲层图案122和142而形成。每个孔180可以暴露基板100的上表面。

在示例实施方式中，孔180可以形成在第一方向和第二方向上，并可以限定孔阵列。在示例实施方式中，孔阵列可以包括第一孔列和第二孔列，第一孔列包括在第三方向上延伸且在第一方向上排成一列的多个第一孔180，第二孔列包括也在第三方向上延伸且在第一方向上排成一列的多个第二孔180。第二孔列可以沿第二方向与第一孔列间隔开。第一孔列中的第一孔180可以与第二孔列中的邻近于第一孔列中的所述第一孔180的第二孔180关于第一方向或第二方向设置成锐角。因此，第一孔和第二孔180可以在第一方向上布置成Z字形布局从而密集地形成在单位面积中。

另外，孔阵列还可以包括在第二方向上与第一孔列间隔开的第三和第四孔列。在示例实施方式中，第三和第四孔列可以分别设置为与第二和第一孔列对称，以由第一和第三方向限定的邻近于第二孔列的假想面作为对称面。因此，第一孔列和第四孔列之间的距离可以大于第二孔列和第三孔列之间的距离。

第一至第四孔列可以限定孔组，多个孔组可以设置在第二方向上以形成孔阵列。图17A说明性地示出孔阵列的一个孔组。

图17B示出与图17A的孔阵列不同的另一孔阵列。也就是，在一个孔组中，第一和第二孔列不是以假想面作为对称面而分别与第四和第三孔列对称，而是第一孔列和第三孔列之间的距离可以与第二孔列和第四孔列之间的距离基本上相同。

图17A和图17B说明性地示出孔阵列的示例实施方式，垂直非易失性存储装置可以具有各种其他类型的孔阵列。在下文，将仅描述包括图17A所示的孔阵列的情形。

参照图18，半导体图案190可以形成为部分地填充每个孔180。

具体地，可以使用基板100的暴露的上表面作为籽晶来执行选择性外延生长(SEG)工艺来形成半导体图案190。半导体图案190可以填充每个孔180的底部分。如果基板100是硅基板或锗基板，则半导体图案190可以分别是单晶硅或单晶锗。在某些情形下，杂质可以被掺杂到半导体图案190中。在其他实施方式中，非晶硅层可以形成为填充孔180，可以在非晶硅层上进行激光外延生长(LEG)工艺或固相外延(SPE)工艺以形成半导体图案190。

第一阻挡层、电荷存储层、隧道绝缘层和间隔物层(未示出)可以顺序地形成在孔180的内壁、半导体图案190的上表面、第二绝缘层图案152中的最上面的一个的上表面以及第二绝缘夹层图案170的上表面上。间隔物层可以被各向异性地蚀刻以分别在孔180的内壁上形成间隔物(未示出)。隧道绝缘层、电荷存储层和第一阻挡层可以使用间隔物作为蚀刻掩模被蚀刻以在孔180的内壁上和半导体图案190上分别形成隧道绝缘层图案220、电荷存储层图案210和第一阻挡层图案200。然后，去除间隔物。隧道绝缘层图案220、电荷存储层图案210和第一阻挡层图案200的每个可以具有杯形，该杯形具有在其中央底部分中的开口。半导体图案190的上表面可以通过这些开口暴露。

在示例实施方式中，第一阻挡层可以包括氧化物例如硅氧化物，电荷存储层可以包括氮化物，例如硅氮化物，隧道绝缘层可以包括氧化物，例如硅氧化物，间隔物层可以包括氮化物，例如硅氮化物。

在去除间隔物之后，沟道层可以形成在半导体图案190、隧道绝缘层图案220、第二绝缘层图案152中的最上面的一个和第二绝缘夹层图案170的暴露的上表面上，第一填充层可以形成在沟道层上以充分地填充孔180的剩余部分。

在示例实施方式中，沟道层可以包括掺杂的或非掺杂的多晶硅或非晶硅。当沟道层包括非晶硅时，可以进行LEG工艺或SPE工艺使得非晶硅层被转变为晶体硅层。第一填充层可以包括氧化物，例如硅氧化物。

第一填充层和沟道层可以被平坦化直到暴露第二绝缘层图案152的最上面的一个的上表面和/或第二绝缘夹层图案170的上表面，从而形成填充每个孔180的剩余部分的第一填充层图案240，沟道层可以被转变成每个孔180中的沟道230。

因此，第一阻挡层图案200、电荷存储层图案210、隧道绝缘层图案220、沟道230和第一填充层图案240可以顺序地堆叠在每个孔180中的半导体图案190上。第一阻挡层图案200、电荷存储层图案210和隧道绝缘层图案220的每个可以具有中央底部被开口的杯形，沟道230可以具有杯形，第一填充层图案240可以具有柱形。

由于孔180限定包括第一孔和第二孔180的孔阵列，并且由于沟道230形成在孔180中，所以沟道230可以限定包括第一和第二沟道230的沟道阵列。

包括顺序堆叠在每个孔180中的第一填充层图案240、沟道230、隧道绝缘层图案220、电荷存储层图案210和第一阻挡层图案200的第一结构的上部分可以被除去以形成凹陷(未示出)，覆盖层图案250可以形成在每个孔180中的第一结构上以填充这些凹陷。

在一些实施方式中，第一结构的上部分可以经由回蚀工艺被除去，然后覆盖层可以形成在第一结构上以填充通过去除每个第一结构的上部分而产生的凹陷。然后，第二绝缘层图案152中的最上面的一个和第二绝缘夹层图案170以及覆盖层的上部分可以被平坦化，直到暴露第二绝缘层图案152中的最上面的一个的上表面和/或第二绝缘夹层图案170的上表面，从而在每个孔180中形成覆盖层图案250。在示例实施方式中，覆盖层可以包括掺杂或非掺杂的多晶硅或非晶硅。当覆盖层包括非晶硅时，可以在其上进一步执行结晶工艺。

覆盖层图案250可以形成在沟道230上，因此可以根据沟道阵列而形成覆盖层图案阵列。

每个孔180中的第一结构、半导体图案190和覆盖层图案250可以形成第二结构。

参照图19和图20，第一开口260可以穿过第一和第二绝缘层图案112和152以及第一和第二牺牲层图案122和142形成以暴露基板100的上表面。如图20所示，当从上方观看时，第一开口260可以具有沟槽形状。

在示例实施方式中，多个第一开口260可以沿第三方向形成，每个第一开口260可以在第一方向上延伸。然而，第一开口260可以不形成在第二区域II的包括第一和第二参考结构R1和R2的部分处。也就是说，第一开口260可以形成在第一区域I中，并可以延伸到第二区域II的在第一方向上与第一区域I相邻的部分，然而，第一开口260可以不形成在第二区域II的在第二方向上与第一区域I相邻的部分中。

在示例实施方式中，可以在相邻的孔组之间形成一个第一开口260，图20说明性地示出在一个孔组的两侧的两个第一开口260(注意图19仅示出所述两个第一开口260中的第一个以及所述两个第一开口260中的第二个的边缘)。

通过第一开口260暴露的第一和第二牺牲层图案122和142可以被除去以在处于相邻的层的第一和第二绝缘层图案112和152之间形成间隙270。第一阻挡层图案200的外侧壁和半导体图案190的侧壁的部分可以通过间隙270暴露。在示例实施方式中，通过第一开口260暴露的第一和第二牺牲层图案122和142可以通过例如使用包括磷酸和/或硫酸的蚀刻溶液的湿法蚀刻工艺被除去。

然而，如图19所示，第一开口260可以不形成在第二区域II的在第二方向上与第一区域I相邻的部分中，因此部分第一和第二牺牲层图案122和142可以不通过湿法蚀刻工艺被除去而是替代地可以保留在装置结构中。第一和第二牺牲层图案122、142的这些保留部分可以分别被称为第一和第二绝缘焊盘124和144。

参照图21，第二阻挡层可以形成在第一阻挡层图案200的外侧壁的暴露部分、半导体图案190的侧壁的暴露部分、间隙270的内壁、第一和第二绝缘层图案112和152的表面、基板100的暴露上表面、覆盖层图案250的上表面以及第二绝缘夹层图案170的上表面上，导电层可以形成在第二阻挡层上以充分地填充间隙270的剩余部分。

第二阻挡层可以包括金属氧化物，例如铝氧化物、铪氧化物、镧氧化物、镧铝氧化物、镧铪氧化物、铪铝氧化物、钛氧化物、钽氧化物和/或锆氧化物。

导电层可以包括金属和/或金属氮化物。例如，导电层可以包括具有低电阻的金属，例如钨、钛、钽、铂等或其金属氮化物例如钛氮化物、钽氮化物等。

导电层可以被部分地除去以在每个间隙270中形成导电结构290。在示例实施方式中，导电层可以通过湿法蚀刻工艺被部分地除去。

在示例实施方式中，每个导电结构290可以在第一区域I中在第一方向上延伸，并且还可以延伸到第二区域II的在第一方向上与第一区域I相邻的部分。在下文，每个导电结构290的在第一区域I中的部分可以被称为栅电极，每个导电结构290的在第二区域II中的部分可以被称为导电焊盘。代替第一牺牲层图案122的导电焊盘可以被称为第一导电焊盘，代替第二牺牲层图案142的导电焊盘可以被称为第二导电焊盘。

在示例实施方式中，栅电极可以包括顺序堆叠在基板100上的接地选择线(GSL)、字线和串选择线(SSL)。GSL、字线和SSL的每个可以形成在单层(level)或多层。在示例实施方式中，GSL可以形成在一个层，SSL可以形成在两个层，字线可以形成在GSL和SSL之间的八个层。然而，GSL、字线和SSL的数目可以不限于此。GSL可以邻近于半导体图案190形成，字线和SSL可以邻近于沟道230形成。

当导电层被部分地除去时，第二阻挡层在第一和第二绝缘层图案112和152的表面上、在基板100的上表面上、在覆盖层图案250的上表面上以及在第二绝缘夹层图案170的上表面上的部分也可以被除去，以在每个间隙270中形成围绕导电结构290的侧壁的第二阻挡层图案280。第一和第二阻挡层图案200和280可以限定阻挡层图案结构。

由于导电层和第二阻挡层被部分地除去，所以可以再次形成暴露基板100的上表面并在第一方向上延伸的第一开口260，杂质可以被注入到基板100的暴露的上表面中以形成杂质区域300。在示例实施方式中，杂质可以包括n型杂质，例如磷和/或砷。在示例实施方式中，杂质区域300可以在第一方向上延伸并用作公共源极线(CSL)。

金属硅化物图案(未示出)例如钴硅化物图案或镍硅化物图案可以形成在杂质区域300上。

第二填充层图案310可以形成为填充每个第一开口260。在示例实施方式中，第二填充层形成在基板100、第二绝缘层图案152中的最上面的一个、覆盖层图案250和第二绝缘夹层图案170上以填充第一开口260。然后，第二填充层的上部分可以被平坦化直到可以暴露第二绝缘层图案152中的最上面的一个的上表面和/或第二绝缘夹层图案170的上表面，从而在每个第一开口260中形成第二填充层图案310。

参照图22至图24，在第二绝缘层图案152的最上面的一个、覆盖层图案250、第二绝缘夹层图案170和第二填充层图案310上形成第三绝缘夹层320之后，第三绝缘夹层320可以被部分地除去以形成暴露相应的覆盖层图案250的上表面的第二开口330。另外，第三绝缘夹层320、第二绝缘夹层图案170、第一绝缘夹层图案130、第一和第二绝缘层图案122和142以及第二阻挡层图案280可以被部分地除去，从而形成暴露相应的导电焊盘的上表面的第三开口340。第二开口330可以形成在第一区域I中，第三开口340可以形成在第二区域II中。第三开口340可以不形成在第二区域II的在第二方向上与第一区域I相邻的部分中，因此第一和第二绝缘焊盘124和144可以不在第二区域II的这些部分中暴露。

第二开口330可以限定第二开口阵列。在示例实施方式中，第三开口340中的在第一方向上与第一和第二孔列大致对准的那些可以限定第一开口列，第三开口340中的在第一方向上与第三和第四孔列大致对准的那些可以限定第二开口列。第一和第二开口列可以限定第三开口阵列。可选地，当孔180如图17B所示地布置时，第三开口阵列可以包括可分别对应于孔列的多个开口列。

图24示出多个第三开口340形成在第二区域II的在第一方向上与第一区域I相邻的第一部分处，并且示出一对第三开口340形成在第二区域II的在第一方向上与第一区域I相邻的第二部分处，然而，第三开口340的数目和/或布局可以不限于此。也就是说，多个第三开口340也可以形成在第二区域II的第二部分处。

参照图25至图27，多个位线接触350可以在相应的覆盖层图案250上形成在第二开口330中，多个第一接触插塞360可以形成在填充第三开口340的导电焊盘上。

在示例实施方式中，位线接触350和第一接触插塞360可以通过如下形成：在暴露的覆盖层图案250、暴露的导电焊盘和第三绝缘夹层320上形成接触层至足够填充第二和第三开口330和340的厚度，然后平坦化接触层的上部分直到暴露第三绝缘夹层320的上表面。接触层可以包括例如金属、金属氮化物和/或掺杂的多晶硅。

参照图28和图29，可以形成电连接到位线接触350的位线370和电连接到第一接触插塞360的第一配线380，从而完成垂直非易失性存储装置。位线370和第一配线380可以包括例如金属、金属氮化物和/或掺杂的多晶硅。

在示例实施方式中，位线370可以沿第一方向彼此间隔开，每条位线370可以在第二方向上延伸。另外，在示例实施方式中，第一配线380可以沿第一方向彼此间隔开，每条第一配线380可以在第二方向上延伸。第二接触插塞(未示出)和第二配线(未示出)还可以形成在第一配线380上。

通过以上工艺制造的垂直非易失性存储装置的一些元件可以被如下描述。

可通过相同的工艺一体地形成的第一和第二导电焊盘以及栅电极可以形成导电结构290。第一和第二导电焊盘可以分别从栅电极延伸以形成在第二区域II中。第一和第二绝缘焊盘124和144可以从包括栅电极以及第一和第二导电焊盘的导电结构290延伸以形成在第二区域II中。

每个第一接触插塞360可以电连接到第一导电焊盘或者第二导电焊盘。第一参考结构R1可以形成在第二区域II中的第一和第二绝缘焊盘124和144中的至少一个下面。第二参考结构R2可以接触第二区域II中的第一和第二绝缘焊盘124和144中的至少一个，并可以比第一和第二绝缘焊盘124和144中的最下面的一个的端部更靠近第一区域I。

第一和第二导电焊盘可以具有在第一方向上延伸的可从底层到顶层逐渐减小的长度，第一和第二绝缘焊盘124和144可以具有在第二方向上延伸的可从底层到顶层逐渐减小的长度。

如上所述，在制造垂直非易失性存储装置的方法中，第一参考结构R1可以用于监控下模具结构的第一绝缘层图案112和第一牺牲层图案122的位置和/或尺寸，第二参考结构R2可以用于监控上模具结构的第二绝缘层图案152和第二牺牲层图案142的位置和/或尺寸。因此，可以改善随后代替第一和第二牺牲层图案122和142的部分的第一和第二导电焊盘与接触插塞360之间的对准。

第一和第二参考结构R1和R2可以形成在单元区域中而不是外围电路区中，使得垂直非易失性存储装置可以具有高集成度同时仍然包括第一和第二参考结构R1和R2。

第一和第二参考结构R1和R2可以不形成在单元区域的其中形成接触第一接触插塞360的第一和第二导电焊盘的部分中，而是可以仅形成在第二区域的其中形成第一和第二绝缘焊盘124和144的部分中。因此，第一和第二参考结构可以不干扰垂直非易失性存储装置的操作。

图30至图33是示出根据示例实施方式的制造垂直非易失性存储装置的方法的阶段的沿线A-A'截取的截面图。制造垂直非易失性存储装置的方法可以包括与参照图1至图29示出的方法基本上相同的工艺，除了第二参考结构的位置之外。因此，相同的附图标记指代相同的元件。

首先，可以进行与参照图1至图9示出的工艺基本上相同或类似的工艺。

参照图30，可以进行与参照图10和图11示出的工艺基本上相同或类似的工艺。然而，代替图10和图11中示出的形成暴露基板100的上表面的第二沟槽132，形成第三沟槽134，该第三沟槽134暴露第一绝缘层图案112的上表面。在另一些实施方式中，第三沟槽134可以被形成为暴露第一牺牲层图案122的上表面，或可以形成为暴露第一绝缘层图案112或第一牺牲层图案122的不是其上表面的部分。

因此，将理解，本发明构思可以包括任何类型的第三沟槽134，该第三沟槽134可以通过除去第一绝缘层图案112和第一牺牲层图案122的至少一部分而形成。

参照图31，可以进行与参照图12示出的工艺基本上相同或类似的工艺。因此，多个第二牺牲层140和多个第二绝缘层150可以交替地形成，这些层可以在第三沟槽134中形成具有第二中心C2的第二参考结构R2。

参照图32，可以进行与参照图13和图14示出的工艺基本上相同或类似的工艺。因此，可以形成第二牺牲层图案142和第二绝缘层图案152，可以使用第二参考结构R2监控第二牺牲层图案142和第二绝缘层图案152的位置和/或尺寸。

参照图33，可以进行与参照图15至图29示出的工艺基本上相同或类似的工艺，从而完成垂直非易失性存储装置。

图34至图37是示出根据示例实施方式的制造垂直非易失性存储装置的方法的阶段的沿线A-A'截取的截面图。制造垂直非易失性存储装置的方法可以包括与参照图1至图29示出的方法基本上相同的工艺，除了第二参考结构的位置之外。因此，相同的附图标记指代相同的元件。

首先，可以进行与参照图1至图9示出的工艺基本上相同或相似的工艺。

参照图34，可以进行与参照图10和图11示出的工艺基本上相同或类似的工艺。然而，可以代替比第一沟槽102更远离第一区域I的第二沟槽132而形成交叠第一沟槽102的第四沟槽136。因此，第一参考结构R1可以被改变为包括在第一沟槽102中的第三绝缘层图案115和第三牺牲层图案125。

参照图35，可以进行与参照图12示出的工艺基本上相同或类似的工艺。因此，可以形成具有第二中心C2的第二参考结构R2，并且可以交替且重复地形成多个第二牺牲层140和多个第二绝缘层150。第二参考结构R2可以形成为垂直交叠第一参考结构R1。在一些实施方式中，第一参考结构R1的第一中心C1可以与第二参考结构R2的第二中心C2垂直地对准。

参照图36，可以进行与参照图13和图14示出的工艺基本上相同或类似的工艺。因此，可以形成第二牺牲层图案142和第二绝缘层图案152，并且可以使用第二参考结构R2监控第二牺牲层图案142和第二绝缘层图案152的位置和/或尺寸。

参照图37，可以进行与参照图15至图29示出的工艺基本上相同或类似的工艺，从而完成垂直非易失性存储装置。

图38至图41是示出根据示例实施方式的制造垂直非易失性存储装置的方法的阶段的沿线A-A'截取的截面图。制造垂直非易失性存储装置的方法可以包括与参照图1至图29示出的方法基本上相同的工艺，除了第一和第二参考结构的位置之外。因此，相同的附图标记指代相同的元件。

参照图38，可以进行与参照1至图9示出的工艺基本上相同或类似的工艺。

然而，第一参考结构R1可以不形成为邻近第一区域I，而是可以替代地形成在第二区域II的边缘部分处。因此，第一参考结构R1可以形成为邻近第一绝缘层图案112和第一牺牲层图案122的端部。

参照图39，可以进行与参照图10和11示出的工艺基本上相同或类似的工艺。然而，第五沟槽138可以形成得在第二方向上比第一参考结构R1更靠近第一区域I。可以代替第二沟槽132形成第五沟槽138。

参照图40，可以进行与参照图12示出的工艺基本上相同或类似的工艺。因此，可以形成具有第二中心C2的第二参考结构R2，并且第二牺牲层140和第二绝缘层150可以被交替地形成。第二参考结构R2可以比第一参考结构R1更靠近第一区域I。

可以进行与参照图13和图14示出的工艺基本上相同或类似的工艺。因此，可以形成第二牺牲层图案142和第二绝缘层图案152，并且可以使用第二参考结构R2监控第二牺牲层图案142和第二绝缘层图案152的位置和/或尺寸。

参照图41，可以进行与参照图15至图29示出的工艺基本上相同或类似的工艺，从而完成垂直非易失性存储装置。

图42至图45是示出根据示例实施方式的制造垂直非易失性存储装置的方法的阶段的截面图，其中图42-44是沿线A-A'截取的截面图，图45是沿线B-B'截取的截面图。制造垂直非易失性存储装置的方法可以包括与参照图1至图29示出的方法基本上相同的工艺，除了没有形成第二参考结构并且下模具结构和上模具结构被同时形成之外。因此，相同的附图标记指代相同的元件。

参照图42，可以进行与参照1至图6示出的工艺基本上相同或类似的工艺。

然而，可以代替第二绝缘层140和第二牺牲层150而交替地形成额外的第一绝缘层110和第一牺牲层120。换句话说，代替具有下模具结构和上模具结构，形成具有额外的层(level)的下模具结构。抛光停止层160可以进一步形成在第一绝缘层110中的最上面的一个上。

参照图43，可以进行与参照图7和图8示出的工艺基本上相同或类似的工艺。因此，可以形成第一绝缘层图案112、第一牺牲层图案122和抛光停止层图案162，并且可以使用第一参考结构R1监控第一绝缘层图案112和第一牺牲层图案122的位置和/或尺寸。此外，可以在基板100的第二区域II中形成多个额外的第一参考结构，其中所述多个额外的第一参考结构的每个在第一方向上延伸。

参照图44，可以进行与参照图15至图29示出的工艺基本上相同或类似的工艺，从而完成垂直非易失性存储装置。

虽然已经具体示出和描述示例实施方式，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的变化，而不背离权利要求书的精神和范围。

本申请要求于2014年1月27日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2014-0009363的优先权，其内容通过引用整体结合于此。

Claims (24)

1.一种垂直非易失性存储装置，包括：

基板，具有既在第一方向又在基本上垂直于所述第一方向的第二方向上延伸的上表面，所述基板包括第一区域和围绕所述第一区域的第二区域；

多个栅电极，在第三方向上堆叠在所述基板的所述第一区域中，所述第三方向基本上垂直于所述第一方向和所述第二方向两者；

沟道，在所述第三方向上延伸穿过所述栅电极；

导电焊盘，在所述基板的所述第二区域中，所述导电焊盘中的各个导电焊盘在所述第一方向上从相应的栅电极延伸；

绝缘焊盘，在所述基板的所述第二区域中，所述绝缘焊盘中的各个绝缘焊盘在所述第二方向上从相应的栅电极延伸；

多个接触插塞，所述多个接触插塞中的各个接触插塞电连接到相应的导电焊盘；以及

第一参考结构，在所述基板的所述第二区域中且在至少一个所述绝缘焊盘下面。

2.如权利要求1所述的垂直非易失性存储装置，其中所述第一参考结构在所述第一方向上延伸。

3.如权利要求1所述的垂直非易失性存储装置，其中当从上方观看时，所述第一区域具有矩形形状，所述第一参考结构在所述第二区域的沿所述第二方向与所述第一区域相邻的部分中。

4.如权利要求1所述的垂直非易失性存储装置，其中多个额外的第一参考结构在所述基板的所述第二区域中，其中所述多个额外的第一参考结构的每个在所述第一方向上延伸。

5.如权利要求1所述的垂直非易失性存储装置，其中所述第一参考结构包括：

沟槽，在所述基板的所述第二区域中；和

所述绝缘焊盘中的至少一个的具有大致凹入形状的部分。

6.如权利要求1所述的垂直非易失性存储装置，其中所述导电焊盘堆叠在所述基板上成从最靠近所述基板的底层到最远离所述基板的顶层的多个层，其中所述导电焊盘在所述第一方向上的长度从所述底层到所述顶层减小，其中所述绝缘焊盘堆叠在所述基板上成从最靠近所述基板的最低层到最远离所述基板的最高层的多个层，其中所述绝缘焊盘在所述第二方向上的长度从所述最低层到所述最高层逐渐减小。

7.如权利要求6所述的垂直非易失性存储装置，还包括在所述基板的所述第二区域中的第二参考结构，其中所述第二参考结构接触所述绝缘焊盘中的至少一些，并比所述绝缘焊盘中的最下面的一个的端部更靠近所述第一区域。

8.如权利要求7所述的垂直非易失性存储装置，其中所述第二参考结构在所述第一方向上延伸。

9.如权利要求7所述的垂直非易失性存储装置，其中所述第二参考结构包括与所述绝缘焊盘基本上相同的材料，并包括具有凹入形状的至少一个层。

10.如权利要求1所述的垂直非易失性存储装置，其中所述导电焊盘包括与所述栅电极的材料基本上相同的材料。

11.如权利要求1所述的垂直非易失性存储装置，还包括在所述沟道和每个栅电极之间的隧道绝缘层图案、电荷存储层图案和阻挡层图案。

12.一种制造垂直非易失性存储装置的方法，该方法包括：

提供基板，该基板具有第一区域和围绕所述第一区域的第二区域；

在所述基板的所述第二区域中形成第一沟槽；

形成交替地堆叠在所述基板的上表面上的多个第一绝缘层和多个第一牺牲层，其中所述第一绝缘层中的至少一个和/或所述第一牺牲层中的至少一个包括在所述第一沟槽中形成第一参考结构的凹入部分；

部分地除去在所述基板的所述第二区域中的所述第一绝缘层和所述第一牺牲层以分别形成第一绝缘层图案和第一牺牲层图案，所述第一绝缘层图案和所述第一牺牲层图案组成第一模具结构，所述第一模具结构在至少两个边缘上具有其中面积从底层到顶层减小的阶梯形状；

使用所述第一参考结构来监控所述第一绝缘层图案和所述第一牺牲层图案的位置和/或尺寸；

在所述基板的所述第一区域中形成沟道，该沟道延伸穿过所述第一绝缘层图案和所述第一牺牲层图案；以及

分别用栅电极替换所述第一牺牲层图案的在所述基板的所述第一区域中的部分。

13.如权利要求12所述的方法，在监控所述第一绝缘层图案和所述第一牺牲层图案的位置和尺寸之后，还包括：

部分地除去所述第一绝缘层图案和所述第一牺牲层图案以形成第二沟槽；

形成交替地堆叠在所述第一绝缘层图案中的最上面的一个和所述第一牺牲层图案中的最上面的一个上以及在所述第二沟槽中的多个第二牺牲层和多个第二绝缘层，其中所述第二绝缘层中的至少一个和/或所述第二牺牲层的至少一个包括在所述第二沟槽中形成第二参考结构的至少一部分的凹入部分；

部分地除去在所述基板的所述第二区域中的所述第二绝缘层和所述第二牺牲层以分别形成具有其中面积从底层到顶层减小的阶梯形状的第二绝缘层图案和第二牺牲层图案；以及

使用所述第二参考结构来监控所述第二绝缘层图案和所述第二牺牲层图案的位置和尺寸；

其中所述沟道穿过所述第一和第二绝缘层图案以及所述第一和第二牺牲层图案形成，该方法还包括：

分别用额外的栅电极来替换所述第二牺牲层图案的在所述基板的所述第一区域中的部分。

14.如权利要求12所述的方法，其中分别用所述栅电极替换所述第一牺牲层图案的在所述基板的所述第一区域中的部分包括：分别用导电焊盘替换所述第一牺牲层图案的在所述基板的其中没有形成所述第一沟槽的所述第二区域中的部分，所述导电焊盘包括与所述栅电极的材料基本上相同的材料。

15.如权利要求14所述的方法，还包括形成接触相应的导电焊盘的接触插塞。

16.一种垂直非易失性存储装置，包括：

基板，具有既在第一方向上又在基本上垂直于所述第一方向的第二方向上延伸的上表面，所述基板还包括在第三方向上与所述上表面间隔开的底表面，所述第三方向基本上垂直于所述第一方向和所述第二方向两者；

多个栅电极，在所述第三方向上堆叠在所述基板上；

沟道，在所述第三方向上延伸穿过所述栅电极；

多个导电焊盘，在所述第三方向上堆叠在所述基板上，所述导电焊盘中的各个导电焊盘在所述第一方向上从相应的栅电极延伸；

多个绝缘焊盘，所述多个绝缘焊盘中的各个绝缘焊盘在所述第二方向上从所述栅电极中的相应栅电极延伸；

多个接触插塞，所述多个接触插塞中的各个接触插塞在所述第三方向上延伸以电连接到相应的导电焊盘；以及

第一参考结构，在至少一个所述绝缘焊盘下面，所述第一参考结构包括沟槽，所述沟槽包括至少一个材料层，所述至少一个材料层包括在所述沟槽中的凹入部分。

17.如权利要求16所述的垂直非易失性存储装置，其中所述至少一个材料层包括其中一个所述绝缘焊盘。

18.如权利要求16所述的垂直非易失性存储装置，其中所述至少一个材料层包括牺牲层的凹入部分以及其中一个所述绝缘焊盘。

19.如权利要求16所述的垂直非易失性存储装置，其中所述第一参考结构在所述第一方向上延伸。

20.如权利要求16所述的垂直非易失性存储装置，其中所述导电焊盘堆叠在所述基板上成从最靠近所述基板的底层到最远离所述基板的顶层的多个层，其中所述导电焊盘在所述第一方向上的长度从所述底层到所述顶层减小，其中所述绝缘焊盘堆叠在所述基板上成从最靠近所述基板的最低层到最远离所述基板的最高层的多个层，其中所述绝缘焊盘在所述第二方向上的长度从所述最低层到所述最高层减小。

21.如权利要求20所述的垂直非易失性存储装置，还包括在至少一个所述绝缘焊盘下面的第二参考结构，所述第二参考结构包括其中一个所述绝缘焊盘的凹入部分。

22.如权利要求21所述的垂直非易失性存储装置，其中所述第二参考结构比所述绝缘焊盘中的最下面的一个的端部更靠近所述栅电极。

23.如权利要求21所述的装置，其中所述第二参考结构在所述第一方向上延伸。

24.如权利要求21所述的垂直非易失性存储装置，其中所述第二参考结构沿着在所述第三方向上延伸的轴交叠所述第一参考结构。