CN110828371B - 垂直存储器件 - Google Patents
垂直存储器件 Download PDFInfo
- Publication number
- CN110828371B CN110828371B CN201910448953.7A CN201910448953A CN110828371B CN 110828371 B CN110828371 B CN 110828371B CN 201910448953 A CN201910448953 A CN 201910448953A CN 110828371 B CN110828371 B CN 110828371B
- Authority
- CN
- China
- Prior art keywords
- pad
- region
- substrate
- edge portion
- curved shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 119
- 238000000926 separation method Methods 0.000 claims 3
- 239000010410 layer Substances 0.000 description 125
- 229920002120 photoresistant polymer Polymers 0.000 description 121
- 238000000034 method Methods 0.000 description 85
- 238000005530 etching Methods 0.000 description 46
- 238000009966 trimming Methods 0.000 description 33
- 239000011229 interlayer Substances 0.000 description 27
- 125000006850 spacer group Chemical group 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 11
- 230000000903 blocking effect Effects 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- -1 gaP Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Abstract
提供了一种垂直存储器件,其包括:衬底,包括第一区域和围绕第一区域的第二区域,第一区域包括形成在其上的单元阵列,第二区域包括形成在其上的阶梯结构;栅电极,在与衬底的上表面垂直的第一方向上彼此隔开地堆叠在衬底的第一区域和第二区域上,每个栅电极在与衬底的上表面平行的第二方向上延伸且在其在第二方向上的端部处包括焊盘;沟道,在衬底的第一区域上沿第一方向延伸穿过栅电极;和形成在第二区域上的接触插塞,沿第一方向延伸以分别接触栅电极的焊盘。在俯视图中,焊盘中的第一焊盘可具有在远离衬底的第一区域的方向上凸出的凸边缘部分,在俯视图中,设置在第一焊盘上的第二焊盘可具有在朝向衬底的第一区域的方向上凹入的凹边缘部分。
Description
相关申请的交叉引用
本申请要求于2018年8月9日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2018-0092748的优先权,其内容通过引用整体合并于此。
技术领域
本公开涉及垂直存储器件。例如,本公开涉及包括堆叠成具有阶梯结构的栅电极的垂直存储器件。
背景技术
在制造VNAND闪存器件的方法中,在交替地和重复地堆叠牺牲层和绝缘层之后,可以蚀刻牺牲层和绝缘层以在阶梯结构区域中形成具有阶梯结构的模具,在阶梯结构区域中形成用于将阶梯结构连接到上部布线的接触插塞。可以使用光刻胶图案执行蚀刻工艺,并且可以在通过修整工艺逐渐减小光刻胶图案的面积的同时执行蚀刻工艺,使得模具可以具有阶梯结构。
因此,可靠的形成模具的方法将有利于实现具有期望的形状和尺寸的台阶。
发明内容
示例实施例提供了具有改善的电特性的垂直存储器件。
根据示例实施例,提供了一种垂直存储器件。所述垂直存储器件可以包括:衬底,所述衬底包括第一区域和围绕所述第一区域的第二区域,所述第一区域包括形成在所述第一区域上的单元阵列,所述第二区域包括形成在所述第二区域上的阶梯结构;栅电极,所述栅电极在与所述衬底的上表面垂直的第一方向上彼此隔开地堆叠在所述衬底的所述第一区域和所述第二区域上,每个所述栅电极在与所述衬底的所述上表面平行的第二方向上延伸并且在其在所述第二方向上的端部处包括焊盘;沟道,所述沟道在所述衬底的所述第一区域上沿所述第一方向延伸穿过所述栅电极;以及形成在所述第二区域上的接触插塞,所述接触插塞沿所述第一方向延伸以分别接触所述栅电极的所述焊盘。在俯视图中,所述焊盘中的第一焊盘可以具有在远离所述衬底的所述第一区域的方向上凸出的凸边缘部分,在俯视图中,设置在所述第一焊盘上的第二焊盘可以具有在朝向所述衬底的所述第一区域的方向上凹入的凹边缘部分。
根据示例实施例,提供了一种垂直存储器件。所述垂直存储器件可以包括:衬底,所述衬底包括作为单元阵列区域的第一区域和围绕所述第一区域的第二区域;栅电极,所述栅电极在与所述衬底的上表面垂直的第一方向上彼此隔开地堆叠在所述衬底的所述第一区域和所述第二区域上,每个所述栅电极在与所述衬底的所述上表面平行的第二方向上延伸,并在其在所述第二方向上的端部处包括焊盘;沟道,所述沟道在所述衬底的所述第一区域上在所述第一方向上延伸穿过所述栅电极;以及接触插塞,所述接触插塞在所述衬底的所述第二区域上在所述第一方向上延伸以分别接触所述栅电极的所述焊盘。在俯视图中,所述焊盘中的第一焊盘的在所述第二方向上的边缘部分可以在远离所述第一区域的方向上为凸出的,所述第一焊盘可以沿与所述衬底的所述上表面平行且与所述第二方向垂直的第三方向布置。
根据示例实施例,提供了一种垂直存储器件。所述垂直存储器件可以包括:衬底,所述衬底包括作为单元阵列区域的第一区域和围绕所述第一区域的第二区域;栅电极,所述栅电极在与所述衬底的上表面垂直的第一方向上彼此隔开地堆叠在所述衬底的所述第一区域和所述第二区域上,每个所述栅电极在与所述衬底的所述上表面平行的第二方向上延伸,并且在其在所述第二方向上的端部处包括焊盘;沟道,所述沟道在所述衬底的所述第一区域上在所述第一方向上延伸穿过所述栅电极;以及接触插塞,所述接触插塞在所述衬底的所述第二区域上在所述第一方向上延伸以分别接触所述栅电极的所述焊盘。在俯视图中,所述焊盘中的第一焊盘的在所述第二方向上的边缘部分的边界可以为在远离所述衬底的所述第一区域的方向上凸出的第一弯曲形状,所述第一焊盘沿与所述衬底的所述上表面平行且与所述第二方向垂直的第三方向布置。在俯视图中,所述焊盘中的第二焊盘的在所述第二方向上的边缘部分的边界可以为在远离所述衬底的所述第一区域的所述方向上凸出的第二弯曲形状。所述第二弯曲形状的曲率可以小于所述第一弯曲形状的曲率。
在根据示例实施例的垂直存储器件中,每个接触插塞可以只接触堆叠成具有阶梯结构的多个栅电极中的相应层级的栅电极,因此可以防止形成在不同层级的栅电极之间的电短路。
附图说明
图1至图36是示出了根据一些示例实施例的制造垂直存储器件的方法的俯视图、截面图和透视图。
图37是示出了根据一些示例实施例的垂直存储器件的俯视图。
具体实施方式
根据下面结合附图进行的详细描述,将更清楚地理解示例实施例。
图1至图36是示出了根据一些示例实施例的制造垂直存储器件的方法的俯视图、截面图和透视图。例如,图1、图9、图11、图13、图15、图17、图19、图21、图23、图25和图35-36是俯视图,图2和图26至图34是截面图,图3至图8、图10、图12、图14、图16、图18、图20、图22和图24是透视图。
除了图1之外的俯视图和透视图是图1中的区域X的图;图2、图26至图29、图31和图34是沿图1的线A-A′截取的截面图;图30和图32至图33是沿图1的线B-B′截取的截面图。
在下文中,将与衬底的上表面基本上垂直的垂直方向限定为第一方向,将与衬底的上表面基本上平行的水平方向中的彼此相交的两个方向分别限定为第二方向和第三方向。在示例实施例中,第二方向和第三方向彼此正交。当提及方位、布局、位置、形状、尺寸、量或其他量度时,如在本公开中所使用的诸如“平行”、“相同”、“相等”、“平坦”、“平面”或“共面”的术语未必意味着完全相同的方位、布局、位置、形状、尺寸、量或其他量度,而是意在涵盖可能例如由于制造工艺而发生的在可接受变化内的几乎相同的方位、布局、位置、形状、尺寸、量或其他量度。除非上下文或其他陈述另有说明,否则本文可使用术语“基本上”来强调该含义。例如,描述为“基本上平行”、“基本上相同”,“基本上相等”,“基本上平坦”、“基本上等同”或“基本上平面”的项可以是完全相同、相等、平坦、等同或平面,或者可以是可能例如由于制造工艺而发生的在可接受变化内的相同、相等、平坦、等同或平面。
参照图1,衬底100可包括第一区域I和围绕第一区域I的第二区域II。应当理解,尽管这里可以使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层和/或部分不应受这些术语限制。除非上下文另有说明,否则这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开,例如作为命名惯例。因此,在不脱离本发明的教导的情况下,下面在说明书的一个部分中讨论的第一元件、组件、区域、层或部分可以在说明书的另一部分中或在权利要求中被称为第二元件、组件、区域、层或部分。另外,在某些情况下,即使在说明书中没有使用“第一”、“第二”等来描述术语,但它仍可以在权利要求中被称为“第一”或“第二”,以区分不同的要求保护的要素。
衬底100可以包括半导体材料(例如,硅、锗、硅-锗等)或III-V化合物(例如,GaP、GaAs、GaSb等)。在一些实施例中,衬底100可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
在示例实施例中,衬底100的第一区域I可以是其中形成存储单元的单元阵列区域,衬底100的第二区域II可以是其中形成连接到存储单元的接触插塞的阶梯区域。衬底100还可以包括可以围绕第二区域II的其中可形成用于驱动存储单元的外围电路的外围电路区域。例如,本公开中的阶梯区域和阶梯可以指形成有多个台阶的阶梯结构和/或阶梯,其中,台阶连续地连接。
区域X是衬底100的第二区域II的一部分。
参照图2和图3,绝缘层110和牺牲层120可以交替地且重复地堆叠在衬底100上。因此,多个绝缘层110和多个牺牲层120可以在第一方向上交替地堆叠。
为了避免附图的复杂性,在包括图3的所有透视图中,仅示出了牺牲层120,而未示出绝缘层110。然而,将理解的是,在牺牲层120之间存在绝缘层110。下面将描述的对牺牲层120的蚀刻工艺不仅可以对牺牲层120执行,而且可以对分别形成在牺牲层120上的绝缘层110执行,其中相邻的绝缘层110和牺牲层120可以形成一对。为了便于解释,当参考透视图描述蚀刻工艺时,将不描述绝缘层110。
绝缘层110可以包括氧化物,例如氧化硅,牺牲层120可以包括相对于绝缘层110具有蚀刻选择性的材料,例如诸如氮化硅的氮化物。
参照图4,第一光刻胶图案(未示出)可以形成在最上面的牺牲层120上,以覆盖衬底100的第一区域I和衬底100的第二区域II的与第一区域I相邻的边缘部分,最上面的牺牲层120可以通过使用第一光刻胶图案作为蚀刻掩模的蚀刻工艺来蚀刻,从而在第二区域II中形成围绕位于衬底100的第一区域I上的最上层级的牺牲层120的在俯视图中为矩形环形状的第一牺牲图案122。例如,第一牺牲图案122可以与第一区域I的最上面的牺牲层120连续地形成,并且可以与第一区域I的最上面的牺牲层120一起形成矩形牺牲图案。
然而,图4仅示出了衬底100的第二区域II的一部分,即仅示出了区域X,因此仅示出了矩形环形状的第一牺牲图案122的一部分,即具有在第三方向上延伸的条形状的部分。在下文中,将仅描述可通过蚀刻牺牲层120形成的各种牺牲图案在区域X中的形状,而不描述这些牺牲图案在衬底100的第二区域II上的整个形状。在参考透视图描述的形成模具的工艺中,牺牲层120的在衬底100的第一区域I上的部分可以由未被蚀刻的光刻胶图案/层覆盖,因此在下文中将不描述衬底100的第一区域I。
在形成第一牺牲图案122之后,可以通过例如灰化工艺和/或剥离工艺去除第一光刻胶图案。
参照图5,可以在从最上层级起算的第2层级的牺牲层120上形成覆盖第一牺牲图案122且在第二方向上的长度比第一牺牲图案122的在第二方向上的长度大的第二光刻胶图案132。可以在区域X中在从最上层级起算的第2层级的牺牲层120上形成第三光刻胶图案134。第三光刻胶图案134可以与第二光刻胶图案132隔开,并且在俯视图中可以为矩形形状。在下文中,从最上层级起算的第n层级将仅由第n层级来指示。可以使用第二光刻胶图案132和第三光刻胶图案134作为蚀刻掩模来蚀刻第二层级的牺牲层120。
因此,在第二方向上的长度比最上层级(第1层级)的第一牺牲图案122的在第二方向上的长度大的又一个第一牺牲图案122,可在以第2层级处形成在第1层级的第一牺牲图案122下方,与第2层级的第一牺牲图案122隔开且在俯视图中为矩形形状的第二牺牲图案124也可以形成在第2层级。在示例实施例中,多个第二牺牲图案124可以形成为在第三方向上彼此隔开,在图5中示出了第二牺牲图案124之一。
参照图6,可以执行第一修整(trimming)工艺以减小第二光刻胶图案132和第三光刻胶图案134中的每一者的面积,并可以使用减小的第二光刻胶图案132和第三光刻胶图案134作为蚀刻掩模来蚀刻第一牺牲图案122和第二牺牲图案124以及第3层级的牺牲层120。例如,当完成第一修整工艺时,可以通过第二光刻胶图案132和第三光刻胶图案134暴露第3层级的牺牲层120的一部分、第2层级的第一牺牲图案122的一部分以及第2层级的第二牺牲图案124的一部分。可以通过蚀刻工艺去除第3层级的牺牲层120的暴露部分、第2层级的第一牺牲图案122的暴露部分以及第2层级的第二牺牲图案124的暴露部分,当通过蚀刻工艺暴露了设置在第3层级的牺牲层120与第4层级的牺牲层120之间的绝缘层110时,可以停止蚀刻工艺。例如,蚀刻工艺可以是各向异性蚀刻工艺,例如使用等离子体的干法蚀刻工艺。例如,可以通过蚀刻工艺从暴露部分的顶部去除基本上相同厚度的第3层级的牺牲层120、第2层级的第一牺牲图案122和第2层级的第二牺牲图案124,从而通过蚀刻工艺实现了在图6中示出的结构。在通过第二光刻胶图案132和第三光刻胶图案134蚀刻第一牺牲图案122和第二牺牲图案124的暴露部分以及第3层级的牺牲层120的暴露部分直到暴露出分别形成在第一牺牲图案122和第二牺牲图案124以及第3层级的牺牲层120下方的绝缘层110之后,可以例如通过另一蚀刻工艺来去除绝缘层110的暴露部分。
因此,可以减小第2层级的第一牺牲图案122的在第二方向上的长度,并且可以在第3层级形成又一个第一牺牲图案122。另外,可以减小第2层级的第二牺牲图案124的面积,并且可以在第3层级形成又一个第二牺牲图案124。
在示例实施例中,可以通过对第二光刻胶图案132和第三光刻胶图案134的一部分执行曝光工艺并通过显影工艺去除其未被曝光的部分来执行第一修整工艺。或者,可以通过对第二光刻胶图案132和第三光刻胶图案134的一部分执行曝光工艺并通过显影工艺来去除其曝光部分来执行第一修整工艺。
参照图7,可以执行第二修整工艺和蚀刻工艺。
例如,在减小第二光刻胶图案132和第三光刻胶图案134的面积之后,可以使用减小的第二光刻胶图案132和第三光刻胶图案134作为蚀刻掩模来蚀刻第一牺牲图案122和第二牺牲图案124以及第4层级的牺牲层120。
因此,可以减小第2层级和第3层级的第一牺牲图案122的在第二方向上的长度,并且可以在第4层级形成又一个第一牺牲图案122。另外,可以减小第2层级和第3层级的第二牺牲图案124的面积,并且可以在第4层级形成又一个第二牺牲图案124。
此后,可以去除第二光刻胶图案132和第三光刻胶图案134。
因此,第一牺牲图案122可以在第5层级的牺牲层120上堆叠成具有四个层级的阶梯形状,第二牺牲图案124可以在第5层级的牺牲层120上堆叠成具有三个层级的阶梯形状。然而,本发明构思可以不限于此,第一牺牲图案122和第二牺牲图案124均可以以更多数量的层级或更少数量的层级形成。
上面已经描述的形成四个层级的第一牺牲图案122和三个层级的第二牺牲图案124的方法包括使用第二光刻胶图案132和第三光刻胶图案134作为蚀刻掩模执行蚀刻工艺三次(因此,执行修整工艺两次)。然而,本发明构思不限于此,蚀刻工艺(以及修整工艺)可以执行比上述多或少的次数。
参照图8和图9,可以在第5层级的牺牲层120上形成第四光刻胶图案140,以覆盖第一牺牲图案122和第二牺牲图案124的与第一牺牲图案122相邻的部分。
在示例实施例中,在俯视图中,第四光刻胶图案140可以整体上具有在第三方向上延伸的条形状。然而,形成在第二牺牲图案124上的第四光刻胶图案140的边缘部分可以具有在第二方向上的远离衬底100的第一区域I的方向上凸出的凸曲线形状。例如,第四光刻胶图案140的在第二方向上的边缘部分可以不是线形形状,而是可以是沿第三方向延伸的弯曲形状。例如,在俯视图中,第四光刻胶图案140的凸边缘部分的边界可以与将第四光刻胶图案140的未形成在第二牺牲图案124上(例如,形成在第5层级的牺牲层120上)的边缘部分彼此连接的直线沿第二方向最多间隔开第一距离D1。例如,第四光刻胶图案140的弯曲部分可以向第二方向突出,最大突出距离可以为第一距离D1。例如,第四光刻胶图案140的端线可以在俯视图中具有在第二方向上具有凹进和突出的波浪形,第一距离D1在俯视图中可以是第四光刻胶图案140的凹进部分和突出部分之间的距离。
参照图10和图11,可以使用第四光刻胶图案140作为蚀刻掩模来蚀刻第二牺牲图案124和第5层级至第8层级的牺牲层120。
因此,第三牺牲图案126可以分别形成在第5层级至第8层级,其在第二方向上的长度大于第一牺牲图案122的在第二方向上的长度,并且第二牺牲图案124的未被第四光刻胶图案140覆盖的部分的形状可以分别从第2层级至第4层级转移到第6层级至第8层级。例如,蚀刻工艺可以去除由第四光刻胶图案140暴露的四层牺牲图案/层。例如,可以通过蚀刻工艺去除形成在第5层级的牺牲层120上的第二牺牲图案124,第二牺牲图案124可以分别转移到第7层级至第9层级,从而形成与在第2层级至第4层级形成的第二牺牲图案124基本上相同的形状。由第四光刻胶图案140覆盖的第二牺牲图案124可以不被去除,并可以转变为第四牺牲图案128且可以留在第5层级的第三牺牲图案126上。
如上面描述的,第四光刻胶图案140的在第二牺牲图案124上的边缘部分可以具有在第二方向上凸出的凸曲线形状,因此,通过使用第四光刻胶图案140蚀刻且留在第5层级的第三牺牲图案126上的第四牺牲图案128的边缘部分也可以具有在第二方向上凸出的凸曲线形状。
上面的示例描述了通过使用第四光刻胶图案140的蚀刻工艺蚀刻四个层级的牺牲图案/层,然而,本发明构思不限于此,可以通过蚀刻工艺蚀刻五个或更多层级的牺牲层120和/或图案124或者三个或更少层级的牺牲层/图案。例如,可以通过蚀刻工艺来蚀刻比第二牺牲图案124的全部层多一个层级的层/图案。在上面的示例中,第二牺牲图案124形成为三个层级,即第2层级至第4层级,因此,可以通过蚀刻工艺蚀刻四个层级(即,第5层级至第8层级)的牺牲层/图案。
参照图12和图13,可以执行第三修整工艺以减小/去除第四光刻胶图案140的面积,因此可以暴露第四牺牲图案128的一部分。
在示例实施例中,在俯视图中,类似于第三修整工艺之前的形状,第四光刻胶图案140可以具有在第三方向上延伸的条形状,然而,第四光刻胶图案140的位于第四牺牲图案128上的在第二方向上的边缘部分,可以具有在第二方向上沿着远离衬底100的第一区域I的方向凸出的凸曲线形状。例如,在修整工艺之后,在俯视图中,第四光刻胶图案140的边缘可以在第三方向上延伸,并且第四光刻胶图案140的端线可以不为直线,而是为弯曲形状,例如在第二方向上突出的形状。例如,在俯视图中,第四光刻胶图案140的凸边缘部分的边界可以与将第四光刻胶图案140的未形成在第四牺牲图案128上(例如,形成在第三牺牲图案126上)的边缘部分的边界连接的直线,沿第二方向最多间隔开第二距离D2。在示例实施例中,第二距离D2可以小于第一距离D1。
例如,当通过曝光工艺和显影工艺执行第三修整工艺以减小第四光刻胶图案140的面积时,第四牺牲图案128可以在第5层级的第三牺牲图案126的一部分(第四光刻胶图案140可以形成在该部分上)上具有阶梯形状,因此,第四光刻胶图案140的形成在第四牺牲图案128上的部分的厚度可以小于第四光刻胶图案140的形成在第5层级的第三牺牲图案126上的部分的厚度。例如,第四牺牲图案128可以堆叠成具有阶梯形状,因此,第四光刻胶图案140的厚度可以朝向最上层级的第四牺牲图案128减小。例如,形成在上层级的第四牺牲图案128上的第四光刻胶图案140可以比形成在下层级的第四牺牲图案128上和/或形成在第三牺牲图案126上的第四光刻胶图案140薄。
因此,当执行第三修整工艺时,例如在俯视图中,可以将厚度相对小的第四光刻胶图案140的部分去除相对大的面积,并且例如在俯视图中,可以将第四光刻胶图案140的凸出部分去除相对大的量。因此,从第四光刻胶图案140的在第四牺牲图案128上的边缘凸出部分的边界到在俯视图中将第四光刻胶图案140的未形成在第四牺牲图案128上(例如,形成在第三牺牲图案126上)的边缘部分的边界彼此连接的直线的距离可以小于先前的距离。
参照图14和图15,可以使用第四光刻胶图案140作为蚀刻掩模来蚀刻暴露的第四牺牲图案128、第二牺牲图案124和第三牺牲图案126以及第9层级至第12层级的牺牲层120。
因此,第5层级至第8层级的第三牺牲图案126可以在第二方向上具有彼此相同的长度,并且可以在第二方向上具有比先前的长度小的长度,又四个第三牺牲图案126可以分别形成在第9层级至第12层级,从而在第二方向上具有彼此相同的长度,并且可以在第二方向上具有比第5层级至第8层级的第三牺牲图案126的长度大的长度。第2层级至第4层级的第四牺牲图案128的暴露部分的形状可以分别转移到第6层级至第8层级,其可以称为第五牺牲图案129。第二牺牲图案124的未被第四光刻胶图案140覆盖的部分的形状可以分别从第6层级至第8层级转移到第10层级至第12层级。
如上面描述的,第四光刻胶图案140的在第四牺牲图案128上的边缘部分具有在第二方向上凸出的凸曲线形状,因此,形成在第6层级至第8层级且通过使用第四光刻胶图案140蚀刻的第五牺牲图案129的边缘部分也可以具有在第二方向上凸出的凸曲线形状。然而,第6层级至第8层级的第五牺牲图案129的边缘凸出部分的可与衬底100的第一区域I相对靠近的第一边界的弯曲形状,可以比第五牺牲图案129的边缘凸出部分的可相对远离衬底100的第一区域I的第二边界的弯曲形状缓和。例如,在俯视图中,第五牺牲图案129的边界的曲率可以大于第四牺牲图案128的边界的曲率。如在本公开中当参考曲线或弯曲形状时使用的术语“曲率”是指如在数学中使用的曲线或弯曲形状的半径的倒数。例如,具有相同曲率的曲线或弯曲形状可以是指曲线或弯曲形状的半径是相同的。例如,在俯视图中,第6层级至第8层级的第五牺牲图案129的第一边界可以对应于第4层级的第三牺牲图案126和第5层级的第四牺牲图案128的端线,第二边界可以是第五牺牲图案129的与第一边界相对的端线。第6层级至第8层级的第五牺牲图案129的第二边界可以对应于第9层级的第三牺牲图案126的端线。该第一边界和第二边界的描述可以类似地应用于在下面的描述中相对于对应图案的不同层级的第五牺牲图案129。例如,上层的第五牺牲图案129的第二边界可以对应于下层的第五牺牲图案129的第一边界。
参照图16和图17,可以执行与关于图12至图15描述的工艺基本上相同或类似的附加图案化工艺。
例如,在通过第四修整工艺减小第四光刻胶图案140的面积以暴露第四牺牲图案128的一部分之后,可以使用减小的第四光刻胶图案140作为蚀刻掩模来蚀刻第四牺牲图案128、第五牺牲图案129、第二牺牲图案124和第三牺牲图案126以及第13层级至第16层级的牺牲层的暴露部分。
因此,第5层级至第8层级的第三牺牲图案126可以在第二方向上具有彼此相同的长度,并且可以在第二方向上具有比先前的长度小的长度,第9层级至第12层级的第三牺牲图案126可以在第二方向上具有彼此相同的长度,并且可以在第二方向上具有比先前的长度小的长度。另外,又四个第三牺牲图案126可以分别形成在第13层级至第16层级,从而在第二方向上具有彼此相同的长度并且在第二方向上具有比第5层级至第12层级的第三牺牲图案126的长度大的长度。暴露的第四牺牲图案128的部分的形状可以分别从第2层级至第4层级转移到第6层级至第8层级以形成第五牺牲图案129,第6层级至第8层级的第五牺牲图案129的形状可以分别转移到第10层级至第12层级。第二牺牲图案124的未被第四光刻胶图案140覆盖的部分可以分别从第10层级至第12层级移至第14层级至第16层级。在本公开中图案被描述为移至其他层和/或其他层级可以指通过光刻工艺和/或通过蚀刻工艺使图案的形状转移到其他层和/或层级。
在特定的示例实施例中,第四光刻胶图案140的在第二方向上的边缘部分可以为线形,即可以是在第三方向上延伸的条形。例如,在俯视图中,第四光刻胶图案140的在第三方向上延伸的端线可以为直线形状。例如,第四光刻胶图案140的在第四牺牲图案128上的边缘部分可以为在第三方向上延伸的线形或条形。例如,如在第三修整工艺中描述的,第四光刻胶图案140的厚度相对小的部分(例如,第四光刻胶图案140的在最上层级的第四牺牲图案128上的部分)可以通过第四修整工艺被去除相对大的面积(例如,在俯视图中),从而可以去除第四光刻胶图案140的凸出部分,并且第四光刻胶图案140的边缘部分可以具有线形。
因此,与第五牺牲图案129的相对远离衬底100的第一区域I的边缘部分的第二边界不同,可以通过使用第四光刻胶图案140蚀刻且分别形成在第6层级至第8层级的第五牺牲图案129的相对靠近衬底100的第一区域I的边缘部分的第一边界可以在俯视图中具有线形。
可以移至第10层级至第12层级的第五牺牲图案129的在第二方向上的边缘部分的相对边界可以保持第6层级至第8层级的原始形状。
参照图18和图19,可以执行与相对于图16和图17描述的工艺类似的工艺。
例如,在减小第四光刻胶图案140的面积以暴露第四牺牲图案128的一部分之后,可以使用减小的第四光刻胶图案140作为蚀刻掩模来蚀刻第四牺牲图案128、第五牺牲图案129、第二牺牲图案124和第三牺牲图案126以及第17层级至第18层级的牺牲层的暴露部分。
因此,第5层级至第6层级的第三牺牲图案126可以在第二方向上具有比先前的长度小的长度,第9层级至第10层级的第三牺牲图案126可以在第二方向上具有比先前的长度小的长度,第13层级至第14层级的第三牺牲图案126可以在第二方向上具有比先前的长度小的长度。第5层级至第6层级的第三牺牲图案126的长度可以彼此基本上相同,第7层级至第10层级的第三牺牲图案126的长度可以彼此基本上相同,第11层级至第14层级的第三牺牲图案126的长度可以彼此基本上相同。另外,又四个第三牺牲图案126可以分别形成在第15层级至第18层级,从而具有彼此相同的长度并且具有比第5层级至第14层级的第三牺牲图案126的长度大的长度。
暴露的第四牺牲图案128的一部分可以分别从第2层级至第4层级移至第6层级至第8层级以形成第五牺牲图案129,第五牺牲图案129可以分别从第6层级至第8层级移至第8层级至第10层级,第10层级至第12层级的第五牺牲图案129可以分别移至第12层级至第14层级。第二牺牲图案124的未被第四光刻胶图案140覆盖的部分可以分别从第14层级至第16层级移至第16层级至第18层级。
在示例实施例中,在俯视图中,第四光刻胶图案140可以具有沿第三方向延伸的条形,然而,例如在俯视图中,第四光刻胶图案140的在第四牺牲图案128上的在第二方向上的边缘部分可以在沿着第二方向朝向衬底100的第一区域I的方向上具有凹弯曲形状,并且可以不具有在第三方向上延伸的线形,而是可以在第三方向上具有弯曲形状(例如,包括多个阶梯结构的总体上扩展延伸的波形)。在俯视图中,第四光刻胶图案140的边缘凹形部分的边界可以与将第四光刻胶图案140的未形成在第四牺牲图案128上(例如,形成在第三牺牲图案126上)的边缘部分彼此连接的直线沿第二方向间隔开最大值为第三距离D3。在特定的示例实施例中,第三距离D3可以小于第二距离D2。
如上面描述的,其原因是,光刻胶图案140的厚度相对小的部分(即,第四光刻胶图案140的在最上层级的第四牺牲图案128上的部分)可以通过第四修整工艺被去除相对大的面积(例如,在俯视图中)。
因此,在分别形成在第4层级至第6层级的第五牺牲图案129中,与远离衬底100的第一区域I的可以在俯视图中具有线形的边缘部分不同,通过使用第四光刻胶图案140蚀刻的靠近衬底100的第一区域I的边缘部分可以在俯视图中在沿着第二方向朝向衬底的第一区域I的方向上具有凹弯曲形状。例如,第五牺牲图案129的较近的边缘部分可以是第五牺牲图案129与第三牺牲图案126之间的边界以及第五牺牲图案129与第四牺牲图案128之间的边界,这些边界可以在俯视图中具有弯曲形状。例如,在俯视图中,这些边界可以对应于第三牺牲图案126的端线和第四牺牲图案128的边缘线。例如,在俯视图中,与形成在第5层级和/或第6层级的第三牺牲图案126的端线的暴露部分相比,形成在第2层级、第3层级和/或第4层级的第四牺牲图案128的端线的暴露部分可以更靠近第一区域I。例如,第5层级和第6层级的第三牺牲图案126和第2层级至第4层级的第四牺牲图案128的端线的暴露部分可以总体上为波形式。
转移到第8层级至第10层级的第五牺牲图案129的边缘部分的边界和转移到第12层级至第14层级的第五牺牲图案129的边缘部分的边界可以保持原始形状,例如,可以保持与先前的形状基本上相同的形状(例如,相同或相似的形状)。
参照图20,可以去除第四光刻胶图案140。
因此,第一牺牲图案122可以堆叠成在第1层级至第4层级具有阶梯形状,第四牺牲图案128可以堆叠成在第2层级至第4层级具有与第一牺牲图案122间隔开的阶梯形状,第三牺牲图案126可以堆叠成在第5层级至第18层级具有阶梯形状,第五牺牲图案129可以堆叠成在第4层级至第6层级、第8层级至第10层级和第12层级至第14层级具有阶梯形状,第二牺牲图案124可以堆叠成在第16层级至第18层级具有阶梯形状。
在示例实施例中,在俯视图中,第12层级至第14层级的第五牺牲图案129可以为其中心部分可在沿着第二方向远离衬底100的第一区域I的方向上为凸形的弯曲形状,而不是其在第二方向上的两个边缘中的每个可在第三方向上延伸的线形。第五牺牲图案129的与衬底100的第一区域I相对靠近的第一边界的弯曲形状可以比第五牺牲图案129的相对远离衬底100的第一区域I的第二边界的弯曲形状缓和。
在示例实施例中,在俯视图中,第8层级至第12层级的第五牺牲图案129的相对远离衬底100的第一区域I的第二边界可以为其中心部分可在远离衬底100的第一区域I的方向上为凸形的弯曲形状。然而,第五牺牲图案129的与衬底100的第一区域I相对靠近的第一边界可以为在第三方向上延伸的近似线形。
在示例实施例中,在俯视图中,第4层级至第6层级的第五牺牲图案129的相对远离衬底100的第一区域I的第二边界可以为在第三方向上延伸的近似线形。然而,第五牺牲图案129的与衬底100的第一区域I相对靠近的第一边界可以为其中心部分可在沿着第二方向朝向衬底100的第一区域I的方向上为凹形的弯曲形状。例如,在俯视图中,由第5层级和第6层级的第三牺牲图案126的边缘和由第3层级和第4层级的第四牺牲图案128的边缘形成的线可以为弯曲形状,从而该线的第四牺牲图案128的边缘部分设置为比该线的第三牺牲图案126的边缘部分更靠近第一区域I。
例如,通过厚度相对小的部分在用于减小第四光刻胶图案140的面积的修整工艺期间被减小了相对大的面积(例如,在俯视图中)的现象,在覆盖可以堆叠成具有阶梯形状的第二牺牲图案124或第四牺牲图案128的第四光刻胶图案140中,可以通过重复地执行修整工艺将第四光刻胶图案140的与最上层级的第二牺牲图案124和第四牺牲图案128相邻和/或形成在最上层级的第二牺牲图案124和第四牺牲图案128上的中心部分例如在俯视图中减小相对大的面积。
然而,在示例实施例中,当在修整工艺之前形成第四光刻胶图案140时,其中心部分可以例如在俯视图中为凸形,因此,即使第四光刻胶图案140的中心部分可以通过重复的修整工艺被去除相对大的面积(例如,在俯视图中),最终形成的第五牺牲图案129的中心部分也不会具有过度凹的形状。
参照图22和图23,可以在第19层级的牺牲层120上形成第五光刻胶图案142,以覆盖第一牺牲图案122、第三至第五牺牲图案126、128和129以及第二牺牲图案124的在俯视图中与第五牺牲图案129相邻的部分,并可以使用第五光刻胶图案142作为蚀刻掩模来蚀刻第二牺牲图案124和第19层级至第22层级的牺牲层120。
在示例实施例中,在俯视图中,第五光刻胶图案142可以总体上具有在第三方向上延伸的条形,然而,第五光刻胶图案142的在第二方向上的位于第二牺牲图案124上的边缘部分(例如,与第二牺牲图案124共享边界的部分)可以具有在第二方向上的远离衬底100的第一区域I的方向上凸出的凸曲线形状,而不是在第三方向上延伸的线形。例如,在俯视图中,第五光刻胶图案142的与第二牺牲图案124共享边界的部分可以总体上为波形。例如,第五光刻胶图案142的形成在最上层的第二牺牲图案124上的部分可以在第二方向上从其他部分突出。
因此,在通过使用第五光刻胶图案142蚀刻之后留在第19层级的第三牺牲图案126上的第四牺牲图案128的边缘部分也可以具有在第二方向上凸出的凸曲线形状。
参照图24至图26,可以执行与关于图12至图21描述的工艺基本上相同或类似的附加工艺。
因此,可以在先前形成的第五牺牲图案129与第二牺牲图案124之间形成更多的第五牺牲图案129,并且第五牺牲图案129的形状可以与先前形成的第五牺牲图案129的形状类似。例如,第三牺牲图案126和第五牺牲图案129的端线的弯曲形状的曲率可以根据第三牺牲图案126和第五牺牲图案129的层级而改变。
在去除第五光刻胶图案142之后,可以重复地执行光刻胶图案的形成、修整工艺和蚀刻工艺,从而例如在俯视图和/或透视图中,第五牺牲图案129可以另外地以期望的层级数量形成在第四牺牲图案128与第二牺牲图案124之间。按照每一光刻胶图案的修整工艺和蚀刻工艺的次数以及将形成的光刻胶图案的数量可以改变,并且可以不限于特定的数量。
在俯视图中,可最初使用光刻胶图案作为蚀刻掩模蚀刻的第五牺牲图案129的在第二方向上的相对的第一边界和第二边界均可以具有在远离衬底100的第一区域I的方向上凸出的凸曲线形状。第五牺牲图案129的与衬底100的第一区域I相对靠近的第一边界的弯曲形状可以比第五牺牲图案129的相对远离衬底100的第一区域I的第二边界的弯曲形状缓和。可以通过重复地执行修整工艺和蚀刻工艺形成的第五牺牲图案129的在第二方向上的相对边界的弯曲形状均可以逐渐地更加缓和,给定层级或更高层级的第五牺牲图案129的相对边界均可以在朝向衬底100的第一区域I的方向上具有凹弯曲形状。例如,第五牺牲图案129的边界的端部可以比第五牺牲图案129的边界的中心部分进一步远离第一区域I。
通过执行上面描述的工艺,第一至第五牺牲图案122、124、126、128和129可以形成在衬底100的第二区域II上,并可以与留在衬底100的第一区域I上的牺牲层120一起形成模具。第一牺牲图案122、第二牺牲图案124、第三牺牲图案126、第四牺牲图案128和第五牺牲图案129均可以堆叠成阶梯形状,阶梯形状在第二方向上的长度可以朝向最上层级逐渐地减小。
参照图27,可以在衬底100上形成第一绝缘中间层200以覆盖模具,并可以将第一绝缘中间层200平坦化直到可以暴露最上层级的绝缘层110的上表面。因此,第一绝缘中间层200可以覆盖模具的侧壁。
可以通过化学机械抛光(CMP)工艺和/或回蚀工艺来执行平坦化工艺。
可以在模具的上表面和第一绝缘中间层200的上表面上形成第二绝缘中间层210。第一绝缘中间层200和第二绝缘中间层210可以包括氧化物(例如,氧化硅),并可以与绝缘层110合并或者彼此合并。
参照图28,在第二绝缘中间层210上形成第一掩模(未示出)之后,可以使用第一掩模作为蚀刻掩模来蚀刻第二绝缘中间层210、绝缘层110和其下方的牺牲层120,以形成贯穿其延伸的沟道孔,从而部分地暴露衬底100的第一区域I的上表面。此后,可以如下形成填充沟道孔的第二结构。
在去除第一掩模之后,可以形成半导体图案230以部分地填充沟道孔。
例如,可以使用衬底100的由沟道孔暴露的上表面作为晶种执行选择性外延生长(SEG)工艺,以形成部分地填充沟道孔的半导体图案230。在示例实施例中,半导体图案230的上表面可以位于沿第一方向从衬底100的上表面起数的第2层级的绝缘层110的上表面和下表面之间。
可以在沟道孔的侧壁、半导体图案230的上表面和第二绝缘中间层210的上表面上顺序地形成第一阻挡层、电荷存储层、隧道绝缘层和第一间隔物层(未示出),可以各向异性地蚀刻间隔物层,从而形成仅留在沟道孔的侧壁上的第一间隔物,并且可以使用第一间隔物作为蚀刻掩模来蚀刻隧道绝缘层、电荷存储层和第一阻挡层,从而在半导体图案230和沟道孔的侧壁上分别形成隧道绝缘图案260、电荷存储图案250和第一阻挡图案240,从而具有中央的下部可以是敞开的杯形状。在蚀刻工艺期间,也可以部分地去除半导体图案230的上部。隧道绝缘图案260、电荷存储图案250和第一阻挡图案240可以形成电荷存储结构270。
第一间隔物层和电荷存储图案250可以包括氮化物(例如,氮化硅),隧道绝缘图案260和第一阻挡图案240可以包括氧化物(例如,氧化硅)。
在去除第一间隔物之间,可以在暴露的半导体图案230、隧道绝缘图案260和第二绝缘中间层210上形成沟道层,并且可以在沟道层上形成填充层,以充分地填充沟道孔的剩余部分。填充层和沟道层可以被平坦化,直到可以暴露第二绝缘中间层210的上表面,从而可以形成填充图案290以填充每个沟道孔的剩余部分,并且沟道层可以转变为沟道280。
在示例实施例中,可以在第二方向和第三方向中的每个方向上形成多个沟道280,以形成沟道块和沟道阵列。
可以去除包括填充图案290、沟道280和电荷存储结构270的第一结构的上部以形成沟槽,并可以形成覆盖图案300以填充沟槽。
沟道280和覆盖图案300均可以包括掺杂的或未掺杂的单晶硅或多晶硅。
参照图29和图30,可以在第二绝缘中间层210和覆盖图案300上形成第三绝缘中间层310,可以在第三绝缘中间层310上形成第二掩模(未示出),并可以形成穿过第二绝缘中间层210、第三绝缘中间层310、绝缘层110、位于其下方的牺牲层120以及第一至第五牺牲图案122、124、126、128和129的开口320,以暴露衬底100的上表面。
在示例实施例中,开口320可以在衬底100的第一区域I和第二区域II上沿第二方向延伸,并可以在第三方向上形成多个开口320。随着形成开口320,绝缘层110可以转变为绝缘图案115。
在去除第二掩模之后,可以去除由开口320暴露的牺牲层120以及第一至第五牺牲图案122、124、126、128和129,从而在相邻层级的绝缘图案115之间形成间隙330,第一阻挡图案240的外侧壁的一部分和半导体图案230的侧壁的一部分可以由间隙330暴露。
参照图31和图32,可以在第一阻挡图案240的暴露的外侧壁、半导体图案230的暴露的外侧壁、间隙330的内壁、绝缘图案115的表面、衬底100的暴露的上表面和第三绝缘中间层310的上表面上形成第二阻挡层340,并可以在第二阻挡层340上形成栅极导电层,以充分地填充间隙330的剩余部分。可以在第二阻挡层340和栅极导电层之间进一步形成栅极阻挡层(未示出)。
第二阻挡层340可以包括金属氧化物,例如氧化铝,栅极导电层可以包括低电阻金属,例如钨、铝等,栅极阻挡层可以包括金属氮化物,例如氮化钛、氮化钽等。
可以部分地去除栅极导电层,以在间隙330中形成栅极导电图案,如果形成栅极阻挡层,则也可以去除栅极阻挡层,以形成栅极阻挡图案。栅极导电图案和栅极阻挡图案一起可以形成栅电极。
在示例实施例中,栅电极可以沿第二方向延伸,并且多个栅电极可以在第三方向上形成。例如,均在第二方向上延伸的栅电极可以在第三方向上通过多个开口320彼此隔开。
栅电极可以以多个层级堆叠以在第一方向上彼此隔开,每个栅电极可以在衬底100的第一区域I和第二区域II上沿第二方向延伸。
每个栅电极的在第二方向上的端部可以被称为焊盘,并且可以随后形成接触插塞以接触焊盘的上表面。
类似于上面描述的第一牺牲图案122,可以通过替代牺牲层120和与其连接的第一牺牲图案122所形成的栅电极可以在第二方向上具有朝向最上层级逐渐减小的长度,并且可以在衬底100的与第一区域I相邻的第二区域II上包括堆叠成具有阶梯形状的焊盘。
类似于上面描述的第二牺牲图案124,通过替代牺牲层120和与其连接的第二牺牲图案124所形成的栅电极可以在第二方向上具有朝向最上层级逐渐减小的长度,并且可以在衬底100的远离第一区域I的第二区域II上包括堆叠成具有阶梯形状的焊盘。
类似于上面描述的第四牺牲图案128,通过替代第四牺牲图案128所形成的栅电极可以在第二方向上具有朝向最上层级逐渐减小的长度,并且可以在衬底100的与第一区域I隔开的第二区域II的中心部分上包括堆叠成具有阶梯形状的焊盘。
类似于上面描述的第三牺牲图案126和第五牺牲图案129,通过替代牺牲层120和与其连接的第三牺牲图案126及第五牺牲图案129所形成的栅电极可以在包括多个层级的单元组内在第二方向上具有相同的长度,并且可以在沿第一方向堆叠的多个组之中具有朝向最上层级逐渐减小的长度。通过在单元组内替代第五牺牲图案129所形成的栅电极的每个部分和通过替代其下方的第三牺牲图案126所形成的栅电极的在第二方向上的端部可以形成焊盘。
例如,单元组内的焊盘可以在第三方向上布置为具有阶梯形状,多个单元组可以在第二方向上堆叠成总体上具有阶梯形状。
栅电极可以包括在第一方向上顺序地堆叠的第一栅电极352、第二栅电极354和第三栅电极356。在示例实施例中,第一栅电极352可以形成在最下层级,第三栅电极356可以形成在最上层级和其下方的一个层级(例如,第1层级和第2层级),第二栅电极354可以形成在第一栅电极352和第三栅电极356之间的多个层级。
参照图33,可以将杂质注入到衬底100的由开口320暴露的上部中,以形成杂质区域105。
在衬底100的由开口320暴露的上表面、开口320的侧壁和第三绝缘中间层310的上表面上形成第二间隔物层之后,可以各向异性地蚀刻第二间隔物层,以在开口320的每个侧壁上形成第二间隔物400。
可以在杂质区域105上形成公共源极线(CSL)410,以填充开口320的剩余部分。
在示例实施例中,在杂质区域105的暴露的上表面、第二间隔物400和第三绝缘中间层310上形成第一导电层以填充开口320之后,可以将第一导电层的上部平坦化,直到可以暴露第三绝缘中间层310的上表面,从而形成CSL 410。在平坦化工艺期间,也可以去除第二阻挡层340的在第三绝缘中间层310的上表面上的部分。CSL 410可以形成在开口320中,以接触杂质区域105的上表面。
通过填充在第二方向上延伸的开口320的CSL 410和第二间隔物400,第一栅电极352、第二栅电极354和第三栅电极356均可以在第三方向上彼此隔离。
参照图34和图35,在第三绝缘中间层310、CSL 410、第二间隔物400和第二阻挡层340上形成第四绝缘中间层420之后,可以形成穿过第一至第四绝缘中间层200、210、310和420、绝缘图案115以及第二阻挡层340的第一至第四接触插塞422、424、428和429,以接触第一栅电极352、第二栅电极354和第三栅电极356之一的焊盘的上表面,并且可以形成穿过第三绝缘中间层310和第四绝缘中间层420的第五接触插塞425,以接触覆盖图案300的上表面。
第一至第四接触插塞422、424、428和429可以通过下述方式形成:形成穿过第一至第四绝缘中间层200、210、310和420、绝缘图案115和第二阻挡层340的第一至第四接触孔,以暴露第一栅电极352、第二栅电极354和第三栅电极356之一的焊盘的上表面;形成第二导电层,以填充第一至第四接触孔;以及将第二导电层平坦化,直到可以暴露第四绝缘中间层420的上表面。第一至第四接触插塞422、424、428和429被形成为接触栅电极的焊盘的上表面,其中,可以通过分别替代第一牺牲图案122、第二牺牲图案124、第四牺牲图案128和第五牺牲图案129来形成栅电极。
在示例实施例中,在俯视图中,通过替代第五牺牲图案129所形成的每个焊盘的在第二方向上的边缘部分可以具有沿远离第一区域I的方向凸出的凸曲线形状,或者可以具有沿朝向衬底100的第一区域I的方向凹入的凹弯曲形状,并且其边缘部分可以具有在第三方向上延伸的线形。
可以参照图36详细地描述焊盘和与焊盘的上表面接触的第四接触插塞429的形状。
参照图36,例如,第四接触插塞429可以包括第一组至第三组,每组可以包括在第三方向上具有阶梯形状的焊盘,第一组至第三组可以在第一方向上顺序地堆叠(例如,第一组位于底部,第三组位于顶部),当在俯视图中第一组至第三组中的每组中的焊盘的在第二方向上的边缘部分和/或端线包括凸出部分时,与第一组中的焊盘的弯曲形状(例如,端线)相比,第二组中的焊盘的弯曲形状(例如,端线)可以具有更缓和的斜率/曲线(例如,更小的曲率),并且与第二组中的焊盘的弯曲形状(例如,端线)相比,第三组中的焊盘的弯曲形状(例如,端线)可以具有更缓和的斜率/曲线(例如,更小的曲率)。例如,在相应的第一组至第三组中,从最下层级的焊盘的平坦部分的虚拟延伸线到边缘凸出部分的边界(例如,曲线的峰)的最大距离可以分别具有第四距离D4、第五距离D5和第六距离D6,它们的值可以依次减小。例如,D4可以大于D5,D5可以大于D6。
例如,第四接触插塞429可以包括第四组至第六组,每组可以包括在第三方向上具有阶梯形状的焊盘,第四组至第六组可以在第一方向上顺序地堆叠(例如,第四组在底部,第六组在顶部),当在俯视图中第四组至第六组中的每组中的焊盘的在第二方向上的边缘部分和/或端线包括凹形部分时,与第四组中的焊盘的弯曲形状(例如,端线)相比,第五组中的焊盘的弯曲形状(例如,端线)可以具有更陡的斜率/曲线(例如,更大的曲率),并且与第五组中的焊盘的弯曲形状(例如,端线)相比,第六组中的焊盘的弯曲形状(例如,端线)可以具有更陡的斜率/曲线(例如,更大的曲率)。例如,在相应的第四组至第六组中,从最下层级的焊盘的平坦部分的虚拟延伸线到边缘凹形部分的边界(例如,最深的凹进部分)的最大距离可以分别具有第七距离D7、第八距离D8和第九距离D9,它们的值可以依次增大。例如,D7可以小于D8,D8可以小于D9。
在第三组和第四组之间的组中的焊盘中,边缘部分可以既不包括凸出部分也不包括凹入部分,而是可以包括在第三方向上延伸的线形(例如,直线)。例如,设置在具有凹形边缘(例如,凹进的端线)的一个组和具有凸形边缘(例如,突出的端线)的另一组之间的组的端线可以为在第三方向上延伸的直线或基本上直的线。
如上面描述的,例如,当诸如第二牺牲图案124或第四牺牲图案128的阶梯结构形成在光刻胶下方时,光刻胶图案可以根据其位置而具有不同的厚度。当对光刻胶图案执行修整工艺时,由于修整工艺的特性,在俯视图中,厚度相对小的部分与厚度相对大的部分相比可以被去除相对大的量/面积,从而光刻胶图案在俯视图中可以为凹形。
例如,当对第四光刻胶140和第五光刻胶142中的每个执行修整工艺时,其在具有包括多个层级的台阶的阶梯结构的第二牺牲图案124或第四牺牲图案128上的部分与其的其他部分相比可以在俯视图中被去除相对大的量/面积,其可以与阶梯结构的台阶的数量和/或厚度成比例。因此,在修整工艺之后,第四光刻胶图案140和第五光刻胶图案142中的每一者的在第二方向上的边缘部分可以被修改为在端线中包括朝向衬底100的第一区域I具有凹弯曲形状的凹形部分。
在本发明构思中,考虑到修整工艺的以上特性,当形成光刻胶图案时,其在阶梯结构上的部分可以包括具有在远离衬底100的第一区域I的方向上凸出的凸曲线形状的凸出部分。因此,当重复地执行修整工艺时,在俯视图中,凸出部分可以被去除相对大的量/面积,从而具有更缓和的弯曲形状,在凸出部分被修改为凹形部分之后,例如随着修整工艺的次数增加,其弯曲形状会具有更陡的斜率。
然而,如果斜率接近特定的参考斜率,则光刻胶图案可以替换为新的光刻胶图案,新的光刻胶图案的形状可以与先前的光刻胶图案(例如,最初形成的第四光刻胶图案和/或第五光刻胶图案)的形状类似。
例如,使用具有上述形状的光刻胶图案通过蚀刻工艺所形成的第五牺牲图案129可以包括形状与光刻胶图案的形状对应的边缘部分,并且通过替代第五牺牲图案129所形成的焊盘也可以具有相同的或类似的形状。
因此,焊盘的边缘部分可以为具有给定程度或更小的斜率的弯曲形状,因此,第四接触插塞429可以很好地对准以接触各个焊盘的上表面,并可以不接触不同层级的其他焊盘。
图37是示出了根据对比示例的垂直存储器件的俯视图。
参照图37,可以形成覆盖下方的阶梯结构(例如,第二牺牲图案124或第四牺牲图案128)的光刻胶图案,从而在第二方向上的边缘部分可以在第三方向上为线形。
因此,通过对光刻胶图案重复地执行修整工艺,在光刻胶图案的边缘部分处的凹形部分的弯曲形状的斜率会逐渐地增大,并且通过替代牺牲图案(其可以使用光刻胶图案作为蚀刻掩模而形成)所形成的焊盘中的一些焊盘的边缘部分可以为具有相当大的斜率的弯曲形状。
因此,一些第四接触插塞429不仅会接触期望层级的对应的一些焊盘,而且还会部分地接触不同层级的其他焊盘,因此可能发生电短路。
如上所描述的,尽管已经参照示例实施例描述了本发明,但是在实质上不脱离本发明构思的新颖教导和优点的情况下,可以在示例实施例中进行许多修改。
Claims (20)
1.一种垂直存储器件,所述垂直存储器件包括:
衬底,所述衬底包括第一区域和围绕所述第一区域的第二区域,所述第一区域包括形成在所述第一区域上的单元阵列,所述第二区域包括形成在所述第二区域上的阶梯结构;
栅电极,所述栅电极在与所述衬底的上表面垂直的第一方向上彼此隔开地堆叠在所述衬底的所述第一区域和所述第二区域上,每个所述栅电极在与所述衬底的所述上表面平行的第二方向上延伸并且在每个所述栅电极的在所述第二方向上的端部处包括焊盘;
沟道,所述沟道在所述衬底的所述第一区域上在所述第一方向上延伸穿过所述栅电极;以及
形成在所述第二区域上的接触插塞,所述接触插塞在所述第一方向上延伸以分别接触所述栅电极的所述焊盘,
其中,在俯视图中,所述焊盘中的第一焊盘具有在远离所述衬底的所述第一区域的方向上凸出的凸边缘部分,在俯视图中,设置在所述第一焊盘上的第二焊盘具有在朝向所述衬底的所述第一区域的方向上凹入的凹边缘部分。
2.根据权利要求1所述的垂直存储器件,其中,在俯视图中,所述焊盘中的设置在所述第一焊盘上的第三焊盘具有在远离所述衬底的所述第一区域的所述方向上凸出的凸边缘部分。
3.根据权利要求2所述的垂直存储器件,其中,所述第三焊盘设置在所述第一焊盘和所述第二焊盘之间。
4.根据权利要求2所述的垂直存储器件,其中,所述第一焊盘的所述凸边缘部分的边界在俯视图中为凸出的第一弯曲形状,所述第三焊盘的所述凸边缘部分的边界在俯视图中为凸出的第二弯曲形状,所述第二弯曲形状的曲率小于所述第一弯曲形状的曲率。
5.根据权利要求4所述的垂直存储器件,其中,在俯视图中,设置在所述第二焊盘和所述第一焊盘之间的第四焊盘具有在朝向所述衬底的所述第一区域的所述方向上凹入的凹边缘部分。
6.根据权利要求5所述的垂直存储器件,其中,所述第四焊盘设置在所述第一焊盘上。
7.根据权利要求5所述的垂直存储器件,其中,所述第二焊盘的所述凹边缘部分的边界在俯视图中为凹入的第三弯曲形状,所述第四焊盘的所述凹边缘部分的边界在俯视图中为凹入的第四弯曲形状,所述第四弯曲形状的曲率小于所述第三弯曲形状的曲率。
8.根据权利要求7所述的垂直存储器件,其中,在俯视图中,所述焊盘中的设置在所述第一焊盘和所述第二焊盘之间的第五焊盘具有在第三方向上延伸的线形的边缘部分,所述第三方向与所述衬底的所述上表面平行且与所述第二方向垂直。
9.根据权利要求1所述的垂直存储器件,其中,在俯视图中,所述第一焊盘的所述凸边缘部分的边界为凸出的第一弯曲形状,
其中,所述焊盘中的第六焊盘具有包括与所述第一弯曲形状相同的曲率的边缘部分,并形成在与所述第一焊盘的层级不同的层级。
10.根据权利要求9所述的垂直存储器件,其中,所述焊盘中的第七焊盘具有包括与所述第一弯曲形状相同的曲率的边缘部分,并形成在与所述第一焊盘的层级不同的层级,
其中,所述第一焊盘、所述第六焊盘和所述第七焊盘沿与所述衬底的所述上表面平行且与所述第二方向垂直的第三方向布置以形成阶梯结构。
11.根据权利要求1所述的垂直存储器件,其中,在俯视图中,所述第二焊盘的所述凹边缘部分的边界为凹入的第二弯曲形状,
其中,所述焊盘中的第八焊盘具有包括与所述第二弯曲形状相同的曲率的边缘部分,并形成在与所述第二焊盘的层级不同的层级。
12.根据权利要求11所述的垂直存储器件,其中,所述焊盘中的第九焊盘具有包括与所述第二弯曲形状相同的曲率的边缘部分,并形成在与所述第二焊盘的层级不同的层级,
其中,所述第二焊盘、所述第八焊盘和所述第九焊盘在所述第一方向上堆叠,并在沿所述衬底的所述上表面平行且与所述第二方向以直角相交的第三方向布置,以形成阶梯结构。
13.根据权利要求1所述的垂直存储器件,其中,多个具有所述凸边缘部分的所述第一焊盘与多个具有所述凹边缘部分的所述第二焊盘在所述第一方向上交替地堆叠。
14.一种垂直存储器件,所述垂直存储器件包括:
衬底,所述衬底包括作为单元阵列区域的第一区域和围绕所述第一区域的第二区域;
栅电极,所述栅电极在与所述衬底的上表面垂直的第一方向上彼此隔开地堆叠在所述衬底的所述第一区域和所述第二区域上,每个所述栅电极在与所述衬底的所述上表面平行的第二方向上延伸并且在每个所述栅电极的在所述第二方向上的端部处包括焊盘;
沟道,所述沟道在所述衬底的所述第一区域上在所述第一方向上延伸穿过所述栅电极;以及
接触插塞,所述接触插塞在所述衬底的所述第二区域上在所述第一方向上延伸以分别接触所述栅电极的所述焊盘,
其中,在俯视图中,所述焊盘中的第一焊盘的在所述第二方向上的边缘部分在远离所述第一区域的方向上为凸出的,所述第一焊盘沿与所述衬底的所述上表面平行且与所述第二方向垂直的第三方向布置。
15.根据权利要求14所述的垂直存储器件,其中,在俯视图中,所述焊盘中的第二焊盘的边缘部分在朝向所述第一区域的方向上为凹入的,所述第二焊盘沿所述第三方向布置。
16.根据权利要求15所述的垂直存储器件,其中,所述第二焊盘设置在所述第一焊盘上。
17.根据权利要求15所述的垂直存储器件,其中,在俯视图中,所述第二焊盘的所述边缘部分的边界为在朝向所述第一区域的所述方向上凹入的第一弯曲形状,
其中,在俯视图中,所述焊盘中的第三焊盘的在所述第二方向上的边缘部分的边界为在朝向所述第一区域的所述方向上凹入的第二弯曲形状,所述第三焊盘设置在所述第一焊盘和所述第二焊盘之间并沿所述第三方向布置,
其中,所述第二弯曲形状的曲率小于所述第一弯曲形状的曲率。
18.根据权利要求14所述的垂直存储器件,其中,在俯视图中,所述第一焊盘的所述边缘部分的边界为在远离所述第一区域的所述方向上凸出的第三弯曲形状,
其中,在俯视图中,所述焊盘中的第四焊盘的在所述第二方向上的边缘部分的边界为在远离所述第一区域的所述方向上凸出的第四弯曲形状,所述第四焊盘设置在所述第一焊盘上并沿所述第三方向布置,
其中,所述第三弯曲形状的曲率大于所述第四弯曲形状的曲率。
19.一种垂直存储器件,所述垂直存储器件包括:
衬底,所述衬底包括作为单元阵列区域的第一区域和围绕所述第一区域的第二区域;
栅电极,所述栅电极在与所述衬底的上表面垂直的第一方向上彼此隔开地堆叠在所述衬底的所述第一区域和所述第二区域上,每个所述栅电极在与所述衬底的所述上表面平行的第二方向上延伸,并且在每个所述栅电极的在所述第二方向上的端部处包括焊盘;
沟道,所述沟道在所述衬底的所述第一区域上在所述第一方向上延伸穿过所述栅电极;以及
接触插塞,所述接触插塞在所述衬底的所述第二区域上在所述第一方向上延伸以分别接触所述栅电极的所述焊盘,
其中,在俯视图中,所述焊盘中的第一焊盘的在所述第二方向上的边缘部分的边界为在远离所述衬底的所述第一区域的方向上凸出的第一弯曲形状,所述第一焊盘沿与所述衬底的所述上表面平行且与所述第二方向垂直的第三方向布置,
其中,在俯视图中,所述焊盘中的第二焊盘的在所述第二方向上的边缘部分的边界为在远离所述衬底的所述第一区域的所述方向上凸出的第二弯曲形状,所述第二焊盘形成在所述第一焊盘上并沿所述第三方向布置,
其中,所述第二弯曲形状的曲率小于所述第一弯曲形状的曲率。
20.根据权利要求19所述的垂直存储器件,其中,在俯视图中,所述焊盘中的第三焊盘的在所述第二方向上的边缘部分的边界为在朝向所述第一区域的方向上凹入的第三弯曲形状,所述第三焊盘设置在所述第二焊盘上并沿所述第三方向布置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180092748A KR102624633B1 (ko) | 2018-08-09 | 2018-08-09 | 수직형 메모리 장치 |
KR10-2018-0092748 | 2018-08-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110828371A CN110828371A (zh) | 2020-02-21 |
CN110828371B true CN110828371B (zh) | 2024-06-04 |
Family
ID=
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8785981B1 (en) * | 2013-03-12 | 2014-07-22 | International Business Machines Corporation | Non-replacement gate nanomesh field effect transistor with pad regions |
CN104810372A (zh) * | 2014-01-27 | 2015-07-29 | 三星电子株式会社 | 垂直非易失性存储装置及其制造方法 |
CN106910742A (zh) * | 2015-12-17 | 2017-06-30 | 三星电子株式会社 | 垂直存储器装置 |
CN107359165A (zh) * | 2016-05-09 | 2017-11-17 | 三星电子株式会社 | 垂直存储器件 |
CN107611132A (zh) * | 2016-07-11 | 2018-01-19 | 三星电子株式会社 | 垂直存储器件 |
CN107919362A (zh) * | 2016-10-05 | 2018-04-17 | 三星电子株式会社 | 半导体存储器件 |
CN108231786A (zh) * | 2016-12-14 | 2018-06-29 | 三星电子株式会社 | 垂直半导体装置 |
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8785981B1 (en) * | 2013-03-12 | 2014-07-22 | International Business Machines Corporation | Non-replacement gate nanomesh field effect transistor with pad regions |
CN104810372A (zh) * | 2014-01-27 | 2015-07-29 | 三星电子株式会社 | 垂直非易失性存储装置及其制造方法 |
CN106910742A (zh) * | 2015-12-17 | 2017-06-30 | 三星电子株式会社 | 垂直存储器装置 |
CN107359165A (zh) * | 2016-05-09 | 2017-11-17 | 三星电子株式会社 | 垂直存储器件 |
CN107611132A (zh) * | 2016-07-11 | 2018-01-19 | 三星电子株式会社 | 垂直存储器件 |
CN107919362A (zh) * | 2016-10-05 | 2018-04-17 | 三星电子株式会社 | 半导体存储器件 |
CN108231786A (zh) * | 2016-12-14 | 2018-06-29 | 三星电子株式会社 | 垂直半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3557622B1 (en) | Vertical memory devices | |
KR102433893B1 (ko) | 수직형 메모리 장치 | |
US8697579B2 (en) | Method of forming an isolation structure and method of forming a semiconductor device | |
KR102528111B1 (ko) | 반도체 소자 | |
US10593596B2 (en) | Semiconductor device, method of fabricating the same, and patterning method | |
US20210384218A1 (en) | Vertical memory devices | |
CN112563285A (zh) | 垂直半导体器件 | |
CN110323139B (zh) | 用于形成图案的方法和使用该方法制造半导体器件的方法 | |
US11942528B2 (en) | Semiconductor devices having variously-shaped source/drain patterns | |
US20240064981A1 (en) | Vertical memory devices and methods of manufacturing the same | |
CN111415861A (zh) | 形成图案的方法和使用该方法制造半导体装置的方法 | |
US10950704B2 (en) | Vertical memory devices | |
US10756108B2 (en) | Vertical memory devices | |
US11678485B2 (en) | Vertical memory devices | |
CN110610944B (zh) | 垂直存储器装置及其制造方法 | |
CN110828371B (zh) | 垂直存储器件 | |
US20220254792A1 (en) | Semiconductor memory device and method for fabricating the same | |
US20210057288A1 (en) | Semiconductor device and method of fabricating the same | |
US10930671B2 (en) | Vertical memory devices | |
US20190378850A1 (en) | Vertical memory devices | |
CN112542454A (zh) | 半导体器件 | |
CN110828427A (zh) | 包括电阻器结构的半导体器件 | |
CN115472610A (zh) | 半导体存储装置及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |