CN104779210A - 快闪器件的制造方法 - Google Patents

快闪器件的制造方法 Download PDF

Info

Publication number
CN104779210A
CN104779210A CN201410016228.XA CN201410016228A CN104779210A CN 104779210 A CN104779210 A CN 104779210A CN 201410016228 A CN201410016228 A CN 201410016228A CN 104779210 A CN104779210 A CN 104779210A
Authority
CN
China
Prior art keywords
substrate
grid structure
polysilicon layer
flash device
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410016228.XA
Other languages
English (en)
Inventor
蔡建祥
李由
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410016228.XA priority Critical patent/CN104779210A/zh
Publication of CN104779210A publication Critical patent/CN104779210A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种快闪器件的制造方法，在形成栅极结构和侧墙之后，形成源/漏区之前，在将要形成源/漏区的衬底表面沉积一多晶硅层，再对多晶硅层进行离子注入，进一步通过退火处理使得注入多晶硅层的离子进入衬底进而形成源/漏区。与现有方法相比，本发明由于离子注入在多晶硅层而不是直接注入在衬底中，使得随后通过退火处理进入到衬底中的离子的深度小于直接对衬底进行离子注入的深度，进而所形成的源/漏区比现有技术所形成的源/漏区更浅，这样便可以获得更浅的耗尽区。本发明可通过对多晶硅层厚度、离子注入和退火的控制而获得更浅的源/漏区，在源/漏区的深度上可以得到比现有技术更精确的控制，也弥补了离子注入设备控制瓶颈的问题。

Description

快闪器件的制造方法
技术领域
本发明涉及半导体制造技术，特别涉及一种快闪器件的制造方法。
背景技术
如图1所示，现有的快闪（Flash）器件的结构包括衬底1、形成于衬底1上的栅极结构2、位于栅极结构2两侧的侧墙3、以及位于栅极结构2两侧衬底1中的源/漏区4。其中，栅极结构2采用一种堆栈式栅极结构，包括依次以堆栈的方式形成于衬底1上的隧穿氧化层21、浮置栅极22、栅间介电层23和控制栅极24。
现有的一种快闪器件的制造过程包括如下。
如图2A所示，提供衬底1，并在所述衬底表面形成栅极结构2。栅极结构2例如堆栈式栅极结构，可包括依次以堆栈的方式形成于衬底1上的隧穿氧化层21、浮置栅极22、栅间介电层23和控制栅极24。
形成所述栅极结构2的具体过程，可采用本领域已知的技术进行，例如在整个衬底1表面依次形成隧穿氧化层21、浮置栅极22、栅间介电层23和控制栅极24，并通过针对栅极结构2的光刻以及对控制栅极24、栅间介电层23、浮置栅极22和隧穿氧化层21进行刻蚀的手段，形成图2A所示的堆栈式栅极结构，具体过程和参数不再赘述。
如图2B所示，在所述栅极结构两侧形成的侧墙3。
侧墙3的形成采用本领域已知的技术进行，例如在整个图2所示的器件表面沉积一绝缘层，绝缘层覆盖于衬底1表面、栅极结构2的上表面以及栅极结构2的侧壁表面，之后通过例如反应离子刻蚀（RIE，Reactive Ion Etching）手段，将衬底1表面和栅极结构2的上表面的绝缘层去除，保留栅极结构2的侧壁的绝缘层，以形成侧墙3，具体过程和参数不再赘述。
现有技术中，在形成栅极结构2之后并在形成侧墙3之前，一般还包括有对栅极结构2两侧的衬底1中进行离子注入以形成浅掺杂漏区（图中未示出）的步骤，具体过程和参数不再赘述。
如图2C所示，对栅极结构2两侧的衬底1进行离子注入（IMP，ion implantation）以在衬底1中形成源/漏区4。
P沟道快闪采用带带隧穿热电子注入（Band-to-Band Tunneling-Induced HotElectron，BBHE）进行编程，为了改善编程效率，需要获得更浅的耗尽区。
因为需要获得更浅的耗尽区，以改善P沟道快闪的编程效率，所以，现有技术中，参见图2C所示，在进行离子注入以形成源/漏区4时经常采用对离子注入过程进行精确控制的方式以实现。但是对于离子注入设备来说，也具有控制瓶颈，当达到离子注入设备的控制极限时，也难于进行更加精确的控制。
发明内容
有鉴于此，本发明提供一种快闪器件的制造方法，以获得更浅的耗尽区，进而改善P沟道快闪的编程效率。
本申请的技术方案是这样实现的：
一种快闪器件的制造方法，包括：
提供衬底；
在所述衬底上形成栅极结构和位于所述栅极结构两侧的侧墙；
在所述栅极结构两侧的衬底表面形成多晶硅层；
对所述多晶硅层进行离子注入；
进行退火处理，以使得注入所述多晶硅层的离子进入所述衬底，进而在所述栅极结构两侧的衬底中形成源/漏区。
进一步，在所述栅极结构两侧的衬底表面形成多晶硅层包括：
在形成栅极结构和位于所述栅极结构两侧的侧墙之后的器件表面沉积多晶硅层；
采用光刻和刻蚀方法去除覆盖于所述栅极结构表面的多晶硅层，以形成覆盖于所述栅极结构两侧衬底表面的多晶硅层；
去除所述光刻胶。
进一步，所述多晶硅层的厚度为400～800埃。
进一步，所述快闪器件为P沟道快闪器件。
进一步，对所述多晶硅层进行离子注入的离子为磷离子。
进一步，对所述多晶硅层进行离子注入的掺杂浓度为5×1015～5×1016atom/cm2。
进一步，所述退火温度为750℃，退火时间为30分钟。
进一步，所述源/漏区的深度为1000～3000埃。
进一步，所述栅极结构为堆栈式栅极结构，包括依次以堆栈的方式形成于衬底上的隧穿氧化层、浮置栅极、栅间介电层和控制栅极。
进一步，在所述衬底上形成栅极结构和位于所述栅极结构两侧的侧墙的过程中，还包括：
在所述栅极结构两侧的衬底中形成浅掺杂漏区。
从上述方案可以看出，本发明的快闪器件的制造方法，在形成栅极结构和侧墙之后，形成源/漏区之前，在将要形成源/漏区的衬底表面沉积一层多晶硅层，再对多晶硅层进行离子注入，进一步通过退火处理使得注入所述多晶硅层的离子进入所述衬底进而在所述栅极结构两侧的衬底中形成源/漏区。与现有方法相比，本发明的快闪器件的制造方法中，由于离子注入在多晶硅层而不是直接注入在衬底中，使得随后通过退火处理进入到衬底中的离子深度小于现有技术中的直接对衬底进行离子注入的深度，进而所形成的源/漏区比现有技术所形成的源/漏区更浅，这样便可以获得更浅的耗尽区。本发明可通过对多晶硅层厚度、离子注入和退火的控制而获得更浅的源/漏区，在源/漏区的深度上可以得到比现有技术更精确的控制，也弥补了离子注入设备控制瓶颈的问题。
附图说明
图1为现有技术中的一种快闪器件实施例的剖面结构示意图；
图2A为现有快闪器件制造过程实施例中形成栅极结构后的剖面结构示意图；
图2B为图2A所示实施例的基础上形成侧墙后的剖面结构示意图；
图2C为图2B所示实施例的基础上进行离子注入以形成现有技术的快闪器件实施例剖面结构示意图；
图3为本发明的快闪器件的制造方法实施例流程图；
图4A为本发明快闪器件制造方法实施例中形成栅极结构和侧墙后的剖面结构示意图；
图4B为图4A所示实施例的基础上沉积多晶硅层后的剖面结构示意图；
图4C为图4B所示实施例的基础上涂覆光刻胶后的剖面结构示意图；
图4D为图4C所示实施例的基础上对光刻胶进行显影后的剖面结构示意图；
图4E为图4D所示实施例的基础上去除栅极结构顶部多晶硅层并去除光刻胶后的剖面结构示意图；
图4F为图4E所示实施例的基础上进行离子注入的剖面结构示意图；
图4G为图4F所示实施例的基础上进行退火处理形成源/漏区后的剖面结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
如图3所示，本发明的快闪器件的制造方法实施例包括：
提供衬底；
在所述衬底上形成栅极结构和位于所述栅极结构两侧的侧墙；
在所述栅极结构两侧的衬底表面形成多晶硅层；
对所述多晶硅层进行离子注入；
进行退火处理，以使得注入所述多晶硅层的离子进入所述衬底，进而在所述栅极结构两侧的衬底中形成源/漏区。
以下以P沟道快闪器件为例对本发明的快闪器件的制造方法进行具体说明。
步骤1、如图4A所示，提供衬底1，在所述衬底1上形成栅极结构2和位于所述栅极结构2两侧的侧墙3。
其中，衬底1可以包含任何能够作为在其上构建半导体器件的基础材料，比如硅衬底，或者已制成了场隔离区的硅衬底或者绝缘材料上的硅衬底，单晶硅（Si）、单晶锗（Ge）、硅锗（GeSi）、碳化硅（SiC）、绝缘体上硅（SOI）、绝缘体上锗（GOI）等均可以作为衬底1的材料，在衬底1中还形成有N阱（图1未示出）等。
所述栅极结构2例如堆栈式栅极（Stack-Gate）结构，可包括依次以堆栈的方式形成于衬底1上的隧穿氧化层21、浮置栅极22、栅间介电层23和控制栅极24。其中，隧穿氧化层21材料例如氧化硅、浮置栅极22材料例如多晶硅、栅间介电层23例如三层结构，例如ONO（Oxide-Nitride-Oxide）结构，包括两层氧化硅层和位于两层氧化硅层之间的氮化硅层，控制栅极24材料例如多晶硅。
所述侧墙3的材料例如氧化硅、氮化硅或者由氧化硅和氮化硅叠加形成的多层结构。侧墙3的制造过程例如：在包含有栅极结构2的衬底1表面沉积例如氧化硅层，所述氧化硅层覆盖于衬底1表面、栅极结构2上表面以及栅极结构2的侧面，之后采用干法刻蚀方法定向刻蚀所述氧化硅层，以将衬底1表面和栅极结构2上表面的氧化硅层去除，保留于栅极结构2的侧面的氧化硅层形成所述侧墙3。
在衬底1上形成栅极结构2和位于所述栅极结构2两侧的侧墙3的过程中，还可进一步包括在所述栅极结构2两侧的衬底1中形成浅掺杂漏区（图中未示出）的步骤，此步骤为现有技术，不再赘述。
步骤2、在所述栅极结构2两侧的衬底1表面形成多晶硅层5。
具体地，本步骤2中，参见图4B所示，首先在形成有栅极结构2和位于所述栅极结构2两侧的侧墙3的器件表面沉积多晶硅层5，所述多晶硅层覆盖于衬底1表面、栅极结构2上表面以及侧墙3的外侧面。
多晶硅层5的沉积可采用如LPCVD（Low Pressure Chemical Vapor Deposition，低压化学气相沉积）方法进行沉积，LPCVD的控制温度为580～600℃（摄氏度）。所沉积的多晶硅层5的厚度为400～800埃。
之后，采用光刻和刻蚀方法去除覆盖于所述栅极结构2表面的多晶硅层5，以形成覆盖于所述栅极结构2两侧衬底1表面的多晶硅层5；最后，去除所述光刻胶。
具体地，参见图4C所示，在沉积多晶硅层5之后的器件表面涂覆光刻胶6；参见图4D所示，对所述光刻胶6进行针对所述栅极结构2的曝光和显影，以去除位于栅极结构2顶部以上的光刻胶6；以所所述光刻胶6为阻挡，对所述多晶硅层5进行刻蚀，以去除栅极结构2顶部的多晶硅层5，对多晶硅层5的刻蚀可采用干法或者湿法刻蚀的方法进行；最后采用例如灰化的方法去除所述光刻胶，形成如图4E的结构。
如图4E所示，所形成的多晶硅层5覆盖于栅极结构2两侧的衬底1，同时也有一部分多晶硅层5覆盖于所述侧墙3，为防止随后所形成的源/漏区与栅极结构2之间的漏电，覆盖于侧墙3的多晶硅层5同样可以采用光刻结合刻蚀的手段以去除，此处不再赘述。
步骤3、如图4F所示，对位于所述栅极结构2两侧衬底1上的多晶硅层5进行离子注入。
本步骤3中，注入离子例如磷（P）离子。因为有了多晶硅层5的存在，可以防止注入离子进入衬底1中较深的区域，本步骤3中，离子注入的掺杂浓度为5×1015～5×1016atom/cm2（原子/平方厘米）。
步骤4、进行退火处理，以使得注入所述多晶硅层5的离子进入所述衬底1，进而在所述栅极结构2两侧的衬底1中形成源/漏区4，如图4G所示。
本步骤4中，在750℃进行30分钟的退火处理，退火处理后所形成的源/漏区4的深度为1000～3000埃。经过退火之后，因为与传统方法的直接进行离子注入相比，进入衬底1的离子的深度更浅，所以在栅极结构2两侧的衬底1中所形成的源/漏区4比传统方法形成的源/漏区4更浅，进而可以带来更浅的耗尽区，可改善P沟道快闪的编程效率。
上述本发明的快闪器件的制造方法实施例中未公开和/或说明的相关工艺制造参数，本领域技术人员可依据本领域常用技术手段获得，并可以结合实际生产工艺要求进行调整，是以不再赘述。
本发明的快闪器件的制造方法，在形成栅极结构2和侧墙3之后，形成源/漏区4之前，在将要形成源/漏区4的衬底1表面沉积多晶硅层5，再对多晶硅层5进行离子注入，进一步通过退火处理使得注入所述多晶硅层5的离子进入所述衬底1进而在所述栅极结构2两侧的衬底1中形成源/漏区4。与现有方法相比，本发明的快闪器件的制造方法中，由于离子注入在多晶硅层5而不是直接注入在衬底1中，使得随后通过退火处理进入到衬底1中的离子深度小于现有技术中的直接对衬底1进行离子注入的深度，进而所形成的源/漏区4比现有技术所形成的源/漏区4更浅，这样便可以获得更浅的耗尽区。本发明可通过对多晶硅层5的厚度、离子注入和退火的控制而获得更浅的源/漏区4，在源/漏区4的深度上可以得到比现有技术更精确的控制，也弥补了离子注入设备控制瓶颈的问题。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种快闪器件的制造方法，包括：
提供衬底；
在所述衬底上形成栅极结构和位于所述栅极结构两侧的侧墙；
在所述栅极结构两侧的衬底表面形成多晶硅层；
对所述多晶硅层进行离子注入；
进行退火处理，以使得注入所述多晶硅层的离子进入所述衬底，进而在所述栅极结构两侧的衬底中形成源/漏区。
2.根据权利要求1所述的快闪器件的制造方法，其特征在于，在所述栅极结构两侧的衬底表面形成多晶硅层包括：
在形成栅极结构和位于所述栅极结构两侧的侧墙之后的器件表面沉积多晶硅层；
采用光刻和刻蚀方法去除覆盖于所述栅极结构表面的多晶硅层，以形成覆盖于所述栅极结构两侧衬底表面的多晶硅层；
去除所述光刻胶。
3.根据权利要求1所述的快闪器件的制造方法，其特征在于，所述多晶硅层的厚度为400～800埃。
4.根据权利要求1所述的快闪器件的制造方法，其特征在于，所述快闪器件为P沟道快闪器件。
5.根据权利要求4所述的快闪器件的制造方法，其特征在于，对所述多晶硅层进行离子注入的离子为磷离子。
6.根据权利要求1所述的快闪器件的制造方法，其特征在于，对所述多晶硅层进行离子注入的掺杂浓度为5×1015～5×1016atom/cm2。
7.根据权利要求1所述的快闪器件的制造方法，其特征在于：所述退火温度为750℃，退火时间为30分钟。
8.根据权利要求1所述的快闪器件的制造方法，其特征在于：所述源/漏区的深度为1000～3000埃。
9.根据权利要求1所述的快闪器件的制造方法，其特征在于：所述栅极结构为堆栈式栅极结构，包括依次以堆栈的方式形成于衬底上的隧穿氧化层、浮置栅极、栅间介电层和控制栅极。
10.根据权利要求1所述的快闪器件的制造方法，其特征在于，在所述衬底上形成栅极结构和位于所述栅极结构两侧的侧墙的过程中，还包括：在所述栅极结构两侧的衬底中形成浅掺杂漏区。
CN201410016228.XA 2014-01-14 2014-01-14 快闪器件的制造方法 Pending CN104779210A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410016228.XA CN104779210A (zh) 2014-01-14 2014-01-14 快闪器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410016228.XA CN104779210A (zh) 2014-01-14 2014-01-14 快闪器件的制造方法

Publications (1)

Publication Number Publication Date
CN104779210A true CN104779210A (zh) 2015-07-15

Family

ID=53620608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410016228.XA Pending CN104779210A (zh) 2014-01-14 2014-01-14 快闪器件的制造方法

Country Status (1)

Country Link
CN (1) CN104779210A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100200897A1 (en) * 2007-09-05 2010-08-12 Nxp B.V. Transistor and method of manufacturing the same
CN101894802A (zh) * 2009-05-22 2010-11-24 中芯国际集成电路制造(上海)有限公司 快闪存储器及其制作方法
CN103165652A (zh) * 2011-12-12 2013-06-19 上海华虹Nec电子有限公司 Mos器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100200897A1 (en) * 2007-09-05 2010-08-12 Nxp B.V. Transistor and method of manufacturing the same
CN101894802A (zh) * 2009-05-22 2010-11-24 中芯国际集成电路制造(上海)有限公司 快闪存储器及其制作方法
CN103165652A (zh) * 2011-12-12 2013-06-19 上海华虹Nec电子有限公司 Mos器件及其制造方法

Similar Documents

Publication Publication Date Title
US9337330B2 (en) Scheme to align LDMOS drain extension to moat
JP6189535B2 (ja) 分割ゲート型不揮発性メモリセル用の自己整合ソースの形成
KR20080001381A (ko) 낸드 플래시 메모리 소자의 제조방법
KR101770472B1 (ko) 반도체 구조물 및 그 제조 방법
CN104347422B (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN104900594A (zh) 非易失性存储器件的形成方法
CN101777494B (zh) 半导体器件的制作方法
CN104934324B (zh) 一种半导体器件及其制造方法
CN105097528A (zh) 一种finfet制造方法
US20090020833A1 (en) Semiconductor device and method of fabricating the same
KR100948294B1 (ko) 반도체 소자의 제조방법
CN105206520A (zh) 一种浮栅的制作方法
CN106298526B (zh) 准绝缘体上硅场效应晶体管器件的制作方法
CN102610508A (zh) 浮栅的制作方法
CN102087981A (zh) Mos晶体管的制作方法
CN105405809A (zh) 一种快闪存储器的制造方法
CN104779210A (zh) 快闪器件的制造方法
CN108054099B (zh) 半导体功率器件的制作方法
KR100538885B1 (ko) 플래쉬 메모리 소자의 제조 방법
CN105845569B (zh) 鳍式场效应晶体管及其形成方法
JP2007517398A (ja) 半導体デバイスの、矩形形状のスペーサを形成する方法
KR100772833B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법
TWI555065B (zh) 非揮發性記憶體的製造方法
US8999802B2 (en) Method for manufacturing semiconductor device by selectively removing end portions of gate dielectric layer and then filling end portions with dielectric layer
CN105845571B (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150715