CN104766824A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN104766824A
CN104766824A CN201510009432.3A CN201510009432A CN104766824A CN 104766824 A CN104766824 A CN 104766824A CN 201510009432 A CN201510009432 A CN 201510009432A CN 104766824 A CN104766824 A CN 104766824A
Authority
CN
China
Prior art keywords
movable electrode
film
electrode
pressure sensor
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510009432.3A
Other languages
English (en)
Other versions
CN104766824B (zh
Inventor
佐藤公敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN104766824A publication Critical patent/CN104766824A/zh
Application granted granted Critical
Publication of CN104766824B publication Critical patent/CN104766824B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00182—Arrangements of deformable or non-deformable structures, e.g. membrane and cavity for use in a transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00166—Electrodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/14—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators
    • G01L1/142—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors
    • G01L1/148—Measuring force or stress, in general by measuring variations in capacitance or inductance of electrical elements, e.g. by measuring variations of frequency of electrical oscillators using capacitors using semiconductive material, e.g. silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

本发明得到一种能够容易地制造的半导体装置的制造方法。在半导体衬底(11)上同时形成第1阱区域(14)和作为固定电极的第2阱区域(12)。在第1以及第2阱区域上同时分别形成第1栅极绝缘膜(22a)和固定电极保护膜(22b)。在第1栅极绝缘膜(22a)和固定电极保护膜(22b)上同时分别形成浮动栅极电极(23)和牺牲膜(23b)。在浮动栅极电极(23)和牺牲膜(23b)上同时分别形成第2栅极绝缘膜(25a、27a)和可动电极保护膜(25b、27b)。在第2栅极绝缘膜(25a、27a)和可动电极保护膜(25b、27b)上同时分别形成栅极电极(30c)和可动电极(30d)。将牺牲膜(23b)去除而形成空隙(50)，并将空隙(50)真空封装而形成真空室(51)。

Description

半导体装置的制造方法
技术领域
本发明涉及一种将MOS(Metal Oxide Semiconductor)构造与半导体压力传感器集成化的半导体装置的制造方法。
背景技术
近几年，在以汽车为首的各个领域中使用半导体压力传感器。作为半导体压力传感器，存在集成于CMOS(Complementary MetalOxide Semiconductor)电路的半导体压力传感器。提出了将小型、低成本、高精度化作为目的的CMOS集成化压力传感器(例如，参照专利文献1)。
在这种现有的半导体压力传感器中，在半导体衬底上限定出用于形成CMOS电路的区域(MOS区域)和用于形成压力传感器的区域(压力传感器区域)。在MOS区域中，形成有包含n沟道型的MOS晶体管和p沟道型的MOS晶体管的CMOS电路。在压力传感器区域中，形成有电容式压力传感器。在电容式的压力传感器中，形成固定电极和可动电极，在固定电极与可动电极之间设置有真空室。真空室通过封装膜进行封装。将可动电极与固定电极之间的距离的变化作为电容值的变化进行检测，从而测定出压力。
专利文献1：日本特许第4267322号公报
当前，形成压力传感器的工序独立于形成CMOS电路的工序。即，将形成用于形成真空室的牺牲膜的工序、形成可动电极的工序以及形成将真空室封装的封装膜的工序作为用于形成压力传感器的专用工序，而追加到CMOS工艺中。另外，当通过蚀刻将牺牲膜去除时，需要在其之前形成保护MOS区域的保护膜，在将牺牲膜去除之后，需要将该保护膜去除。因此，存在工艺工序变长、变复杂的问题。
并且，配置在可动电极之下的真空室在MOS区域的工艺完成之前形成。由此，需要通过湿处理等采取粘附措施，以使得可动电极不会被固定粘接。因此，存在需要对工艺中的传感器部的处理进行注意的问题。
发明内容
本发明就是为了解决如上所述的课题而提出的，其目的在于得到一种能够容易进行制造的半导体装置的制造方法。
本发明所涉及的半导体装置的制造方法的特征在于，具有：在半导体衬底11上同时形成第1阱区域和作为固定电极的第2阱区域的工序；在所述第1以及第2阱区域上同时分别形成第1栅极绝缘膜和固定电极保护膜的工序；在所述第1栅极绝缘膜和所述固定电极保护膜上同时分别形成浮动栅极电极和牺牲膜的工序；在所述浮动栅极电极和所述牺牲膜上同时分别形成第2栅极绝缘膜和可动电极保护膜的工序；在所述第2栅极绝缘膜和所述可动电极保护膜上同时分别形成栅极电极和可动电极的工序；以及将所述牺牲膜去除而形成空隙，并将所述空隙真空封装而形成真空室的工序。
发明的效果
在本发明中，能够将MOS构造的形成工艺与压力传感器的形成工艺共用化，从而容易进行制造。
附图说明
图1是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图2是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图3是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图4是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图5是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图6是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图7是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图8是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图9是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图10是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图11是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图12是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图13是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。
图14是表示本发明的实施方式所涉及的检测用压力传感器的剖视图。
图15是表示本发明的实施方式所涉及的参照用压力传感器的剖视图。
图16是表示本发明的实施方式所涉及的参照用压力传感器的变形例的剖视图。
图17是表示本发明的实施方式所涉及的参照用压力传感器的变形例的剖视图。
图18是表示本发明的实施方式所涉及的压力传感器区域的俯视图。
图19是表示本发明的实施方式所涉及的压力传感器区域的放大剖视图。
图20是表示本发明的实施方式所涉及的压力传感器区域的变形例的放大剖视图。
图21是表示本发明的实施方式所涉及的压力传感器区域的变形例的俯视图。
图22是表示本发明的实施方式所涉及的压力传感器区域的变形例的俯视图。
图23是表示本发明的实施方式所涉及的压力传感器区域的变形例的俯视图。
图24是沿图23的B-B线的剖视图。
图25是表示本发明的实施方式所涉及的压力传感器区域的变形例的俯视图。
图26是沿图25的C-C线的剖视图。
图27是表示将可动电极阵列单体并联连接的第1例的俯视图。
图28是表示将可动电极阵列单体并联连接的第2例的俯视图。
图29是表示图28的1个可动电极阵列单体的俯视图。
图30是表示本发明的实施方式所涉及的参照用压力传感器的俯视图。
图31是表示本发明的实施方式所涉及的参照用压力传感器的变形例1的俯视图。
图32是表示本发明的实施方式所涉及的参照用压力传感器的变形例2的俯视图。
图33是表示本发明的实施方式所涉及的压力传感器区域的变形例的剖视图。
图34是表示本发明的实施方式所涉及的压力传感器区域的变形例的俯视图。
标号的说明
11半导体衬底，12、14阱区域，16a检测用压力传感器，16b参照用压力传感器，19场氧化膜，22a栅极绝缘膜，22b固定电极保护膜，23浮动栅极电极，23b牺牲膜，25a、27a栅极绝缘膜，25b、27b可动电极保护膜，30c栅极电极，30d可动电极，30e可动电极检测区域，30f可动电极补偿区域，30g牺牲膜保护膜，31a可动电极锚固部，31b参照电极锚固部，38绝缘膜，39屏蔽膜，40、45层间绝缘膜，46b蚀刻孔，48b第1封装膜，49封装区域，50空隙，51真空室，52b第2封装膜，54b可动电极开口部，54c封装区域开口部
具体实施方式
图1～13是表示本发明的实施方式所涉及的半导体装置的制造方法的剖视图。如图1所示，半导体装置10的硅衬底11具有用于形成压力传感器的压力传感器区域16和用于形成CMOS(ComplementaryMetal Oxide Semiconductor)电路的MOS区域17。在该硅衬底11的表面，在压力传感器区域16中形成n型的阱区域12，在MOS区域17中形成n型的阱区域13和p型的阱区域14。压力传感器区域16的阱区域12作为压力传感器的固定电极起作用。
具体地说，以覆盖p型的硅衬底11的方式，依次形成硅氧化膜和硅氮化膜(未图示)。然后，形成MOS区域中用于形成NMOS(Negative Channel Metal Oxide Semiconductor)的区域被开口的抗蚀掩模(未图示)，通过将该抗蚀掩模作为蚀刻掩模并实施蚀刻处理，从而将用于形成NMOS的区域的硅氮化膜去除。将该抗蚀掩模作为注入掩模使用，而注入用于形成阱区域14的p型杂质(例如硼)。然后，将抗蚀掩模去除。
下面，通过实施热氧化处理，从而在去除掉硅氮化膜后的阱区域14的表面形成比较厚的硅氧化膜(未图示)。然后，将硅氮化膜去除。然后，将硅氧化膜作为注入掩模，注入用于形成压力传感器区域的阱区域12以及MOS区域的阱区域13的n型的杂质(例如磷)。
下面，通过基于规定的条件而实施退火处理，从而激活注入的p型杂质和n型杂质并使它们扩散。然后，将残留在硅衬底11的表面的硅氧化膜去除。
然后，如图2所示，使用LOCOS(Local Oxidation of Silicon)法在压力传感器区域16和MOS区域17形成场氧化膜19。场氧化膜19的膜厚是0.2～1.0μm左右。在阱区域12、阱区域13以及阱区域14的表面形成衬垫氧化膜21。在由场氧化膜19规定出的区域内形成的MOS晶体管等半导体元件，通过场氧化膜19和在其正下方形成的场掺杂剂20进行电绝缘。
具体地说，在硅衬底11的表面依次形成衬垫氧化膜21、多晶硅膜(未图示)以及硅氮化膜(未图示)。然后，通过实施规定的照相制版处理，形成用于形成场氧化膜19的抗蚀掩模(未图示)。通过将该抗蚀掩模作为蚀刻掩模并进行蚀刻处理，从而将要形成场氧化膜19的部分处的硅氮化膜去除。然后，将抗蚀掩模去除。然后，再次通过照相制版处理，形成用于形成场掺杂剂的抗蚀掩模(未图示)。将该抗蚀掩模作为注入掩模，向要形成场掺杂剂的部分注入p型的杂质(例如硼)。然后，将抗蚀掩模去除。
下面，通过基于规定的条件而实施氧化处理，从而将去除掉硅氮化膜后的部分局部地氧化而形成场氧化膜19。此时，将所注入的p型的杂质激活而形成场掺杂剂20。然后，将残留的硅氮化膜去除。
下面，如图3所示，使用相同的材料同时形成压力传感器区域16中的牺牲膜23b和MOS区域17中的EPROM(ErasableProgrammable Read Only Memory)的浮动栅极电极23。具体地说，通过对去除掉衬垫氧化膜21后的硅衬底11实施热氧化处理，从而同时在MOS区域17中的露出的硅衬底11的表面形成第1栅极氧化膜22a(膜厚是5～30nm左右)，在压力传感器区域16中的露出的硅衬底11的表面形成固定电极保护膜22b。该固定电极保护膜22b是在将后述的牺牲膜蚀刻去除时针对作为固定电极的阱区域12的保护膜，第1栅极氧化膜22a是在MOS区域17中形成的EPROM的栅极氧化膜。
下面，以覆盖第1栅极氧化膜22a以及固定电极保护膜22b的方式，通过CVD(Chemical Vapor Deposition)法形成多晶硅膜(未图示)。在该多晶硅膜的形成期间或者刚刚形成之后，通过公知的方法导入磷，从而作为n型多晶硅膜而获得导电性。然后，通过实施照相制版处理，形成用于将牺牲膜和浮动栅极图案化的抗蚀掩模(未图示)。通过将该抗蚀掩模作为蚀刻掩模并实施规定的蚀刻处理，从而将多晶硅膜图案化，在压力传感器区域16中形成牺牲膜23b，在MOS区域17中形成EPROM的浮动栅极电极23(膜厚是50～300nm左右)。如下面所述，通过将该牺牲膜23b去除而形成真空室。然后，将抗蚀掩模去除。
下面，例如通过热氧化法同时在MOS区域17中以覆盖浮动栅极电极23的方式形成第2栅极氧化膜25a(膜厚是5～30nm左右)，在压力传感器区域16中以覆盖牺牲膜23b的方式形成第1可动电极保护膜25b。然后，通过CVD法，同时在MOS区域17中以覆盖第2栅极氧化膜25a的方式形成第1硅氮化膜27a(膜厚是5～30nm左右)，在压力传感器区域16中形成第2可动电极保护膜27b。第1可动电极保护膜25b以及第2可动电极保护膜27b是在通过蚀刻处理将牺牲膜去除时的可动电极的保护膜。在后面说明可动电极。
如上所述，同时形成保护作为固定电极的阱区域12的固定电极保护膜22b和第1栅极氧化膜22a。同时形成用于形成真空室的牺牲膜23b和EPROM的浮动栅极电极23。同时形成保护可动电极的第1可动电极保护膜25b和第2栅极氧化膜25a。同时形成保护可动电极的第2可动电极保护膜27b和第1硅氮化膜27a。由此，不需要用于形成压力传感器的专用工序。
下面，形成将用于形成p沟道型的MOS晶体管的阱区域13露出，并将其他区域覆盖的抗蚀掩模(未图示)。将该抗蚀掩模作为注入掩模，注入用于控制p沟道型的MOS晶体管的阈值电压的规定的杂质(例如硼)。然后，将抗蚀掩模去除。另外，形成将用于形成n沟道型的MOS晶体管的阱区域14露出，并将其他区域覆盖的抗蚀掩模(未图示)。将该抗蚀掩模作为注入掩模，注入用于控制n沟道型的MOS晶体管的阈值电压的规定的杂质(例如硼)。然后，将抗蚀掩模去除。
下面，形成将MOS区域17的阱区域13和阱区域14露出，并将其他区域覆盖的抗蚀掩模(未图示)。将该抗蚀掩模作为蚀刻掩模，将第1栅极氧化膜22a、第2栅极氧化膜25a以及第1硅氮化膜27a蚀刻去除，使硅衬底11的表面露出。然后，将抗蚀掩模去除。
下面，如图4所示，通过实施热氧化处理，从而在阱区域13的表面形成第3栅极氧化膜29b(膜厚5～30nm左右)，在阱区域14的表面形成第3栅极氧化膜29a(膜厚5～30nm左右)。
下面，如图5所示，同时形成压力传感器区域16中的可动电极30d、MOS区域17中的p沟道型和n沟道型的MOS晶体管的栅极电极30a、30b以及EPROM的栅极电极30c。具体地说，以覆盖第1硅氮化膜27a、第2可动电极保护膜27b以及第3栅极氧化膜29a、29b的方式形成导电膜30。该导电膜30是多晶硅膜(膜厚50～300nm左右)和硅化钨(WSi2)膜(膜厚50～300nm左右)的2层构造的层叠膜，即所谓的多晶硅化物膜。多晶硅膜通过CVD法形成，通过在其形成期间或者刚刚形成之后导入磷而成为n型的多晶硅膜。硅化钨膜通过溅射法或者CVD法，以覆盖多晶硅膜的方式形成。此外，导电膜30也可以是多晶硅膜与硅化钛(TiSi2)膜的层叠膜。
下面，形成用于将EPROM的栅极电极图案化的抗蚀掩模(未图示)。通过将该抗蚀掩模作为蚀刻掩模并实施蚀刻处理，从而将MOS区域17中的EPROM形成区域的导电膜30、第1硅氮化膜27a、第2栅极氧化膜25a、浮动栅极电极23图案化。然后，将抗蚀掩模去除。
下面，如图6所示，通过将EPROM的栅极电极作为注入掩模而注入n型的杂质(例如磷)，从而形成第1源极·漏极区域33。下面，形成用于将p沟道型的MOS晶体管的栅极电极、n沟道型的MOS晶体管的栅极电极以及可动电极图案化的抗蚀掩模(未图示)。通过将该抗蚀掩模作为蚀刻掩模而对导电膜30实施蚀刻处理，从而在MOS区域17中，将n沟道型的MOS晶体管的栅极电极30a和p沟道型的MOS晶体管的栅极电极30b图案化。另外，在压力传感器区域16中，将作为隔膜的可动电极30d图案化。在将抗蚀掩模去除之后，通过基于规定的条件而实施热处理，从而将第1源极·漏极区域33激活。
下面，形成仅将用于形成n沟道型的MOS晶体管的部分露出，并将其他区域覆盖的抗蚀掩模(未图示)。通过将该抗蚀掩模以及栅极电极30b作为注入掩模而注入n型的杂质(例如磷)，从而如图7所示，形成LDD(Lightly Doped Drain)区域。然后，将抗蚀掩模去除。下面，以覆盖栅极电极30a、30b、30c、可动电极30d的方式，例如形成TEOS(Tetra Ethyl Ortho Silicate)膜(未图示)。通过对该TEOS膜的整面实施各向异性的干蚀刻处理，从而分别在栅极电极30a、30b、30c各自的侧壁面和可动电极30d的侧壁面形成侧壁氧化膜34。由此，减小可动电极30d的周围的台阶。
下面，在阱区域14中，形成将形成n沟道型的MOS晶体管的部分露出，并将其他区域覆盖的抗蚀掩模(未图示)。通过将该抗蚀掩模以及栅极电极30b作为注入掩模并注入n型的杂质(例如磷)，从而形成第2源极·漏极区域37。然后，将抗蚀掩模去除。下面，在阱区域13中，形成将用于形成p沟道型的MOS晶体管的区域露出，并将其他区域覆盖的抗蚀掩模(未图示)。通过将该抗蚀掩模和栅极电极30a作为注入掩模并注入p型的杂质，从而形成第3源极·漏极区域36。然后，将抗蚀掩模去除。
下面，通过基于规定的条件而实施退火处理，从而将第2源极·漏极区域37以及第3源极·漏极区域36激活。然后，以覆盖栅极电极30a、30b、30c和可动电极30d的方式，例如通过CVD法形成硅氧化膜35。
下面，如图8所示，以覆盖硅氧化膜35的方式形成TEOS类的氧化膜38。以将该氧化膜38覆盖的方式，通过CVD法形成作为屏蔽膜的导电性的多晶硅膜(未图示)。在该多晶硅膜的形成期间或者刚刚形成之后，通过公知的方法导入磷而形成n型的多晶硅膜。
下面，通过实施照相制版处理，从而将露出的多晶硅膜去除，形成覆盖可动电极30d的屏蔽膜39。然后，将抗蚀掩模去除。此时，可动电极30d周围的台阶通过侧壁氧化膜34得到了减小，因此，能够防止由于裂纹或者覆盖率的不足导致的屏蔽膜39的断裂，能够提高屏蔽膜的膜厚设定的自由度。
在压力传感器区域16中，将第1可动电极保护膜25b、第2可动电极保护膜27b、可动电极30d、氧化膜35、38以及屏蔽膜39各自的膜厚合计得到的值是压力传感器的隔膜的膜厚，由该厚度决定对外部压力的变化的灵敏度特性。
如上所述，同时形成压力传感器区域16的第1可动电极保护膜25b、第2可动电极保护膜27b以及可动电极30d，和MOS区域17的第2栅极氧化膜25a、第1硅氮化膜27a以及栅极电极30a、30b、30c。在两区域中，热处理条件也设为相同的条件。因此，对于压力传感器，虽然大幅度的变更受到限制，但能够进行与在MOS区域中形成的MOS晶体管等半导体元件的规格相匹配的变更。
另外，能够通过调整屏蔽膜39以及氧化膜38各自的膜厚、形成方法，从而控制相对于可动电极30d的初始电容值(可动电极30d的翘曲量)的灵敏度特性。并且，还能够控制相对于压力的灵敏度特性。屏蔽膜39的膜厚是50～1000nm左右。
另外，屏蔽膜39隔着氧化膜38覆盖可动电极30d，因此，能够防止可动电极30d直接与外部接触。并且，通过将屏蔽膜39与接地电位连接，从而能够切断来自外界的电荷等的影响，能够抑制压力传感器的特性变动。此外，在不要求高精度的压力传感器的情况下可以省略屏蔽膜39。在这种情况下能够省略压力传感器区域的专用工序。
下面，如图9所示，以覆盖氧化膜38以及屏蔽膜39的方式，形成层间绝缘膜40。层间绝缘膜40是TEOS膜40a、BPSG(BoronPhosphorus Silicate Glass)膜40b以及TEOS膜40c的层叠构造。此外，作为层间绝缘膜40，不限定于使用这些膜，也可以应用其他的氧化膜。另外，也可以针对层间绝缘膜40作为平坦化处理而进行BPSG膜40b的回蚀处理。另外，也可以进行CMP(ChemicalMechanical Polishing)处理。
下面，通过照相制版处理，形成用于形成接触孔的抗蚀掩模(未图示)。将该抗蚀掩模作为蚀刻掩模，基于与在MOS区域17中形成的半导体元件的规格相匹配的条件而进行蚀刻处理。由此，在MOS区域17中，贯穿层间绝缘膜40等，而形成分别将第1源极·漏极区域33、第2源极·漏极区域37、第3源极·漏极区域36露出的接触孔41a。另一方面，在压力传感器区域16中，形成将屏蔽膜39露出的接触孔41b。虽未进行图示，但还同时形成压力传感器区域16的作为固定电极的阱区域12、可动电极30d的接触孔。然后，将抗蚀掩模去除。
作为蚀刻处理，也可以将湿蚀刻与干蚀刻组合而形成接触孔41a、41b。在这种情况下，接触孔41a、41b在开口部的上部具有扩口区域。另外，也可以仅通过干蚀刻形成接触孔41a、41b。
下面，如图10所示，形成使用金属膜构成的第1配线43a、配线43b。具体地说，以覆盖层间绝缘膜40的方式形成阻挡金属膜和铝硅铜(AlSiCu)膜(均未图示)。作为阻挡金属膜，例如使用氮化钛(TiN)膜。通过将该铝硅铜等图案化，从而在MOS区域17中形成第1配线43a，在压力传感器区域16中形成配线43b。更具体地说，在铝硅铜上形成抗蚀掩模，将该抗蚀掩模作为蚀刻掩模，对铝硅铜以及阻挡金属膜实施蚀刻处理。然后，通过将抗蚀掩模去除，形成第1配线43a和配线43b。第1配线43a与第1源极·漏极区域33、第2源极·漏极区域37以及第3源极·漏极区域36电连接。配线43b与屏蔽膜39电连接，并且与未图示的压力传感器区域16的固定电极即阱区域12、可动电极30d电连接。
此外，对于第1配线43a、配线43b，也可以在接触孔41a、41b处形成钨插塞，然后，形成阻挡金属以及铝铜(AlCu)膜并进行图案化。作为在这种结构的情况下适用的阻挡金属，具有硅化钛(TiSi2)或者是硅化钴(CoSi2)膜等。
下面，以覆盖第1配线43a以及配线43b的方式形成层间绝缘膜45。层间绝缘膜45是基于与在MOS区域17中形成的半导体元件的规格相匹配的条件而形成的。作为层间绝缘膜45，例如可以使用LTO(Low Temperature Oxide)膜等。此外，为了平坦化，也可以采用包含SOG(Spin on Glass)膜的层叠构造。另外，也可以与层间绝缘膜40的情况相同地实施CMP处理。该层间绝缘膜45是后面工序中的牺牲膜蚀刻时的压力传感器区域16、MOS区域17的表面保护膜。
下面，通过实施照相制版处理，形成用于形成图11所示的蚀刻孔46b的抗蚀掩模(未图示)。将该抗蚀掩模作为蚀刻掩模，通过对层间绝缘膜40、45等绝缘膜实施蚀刻处理，从而形成蚀刻孔46b。然后，将蚀刻掩模去除。此外，通过在场氧化膜19上方形成蚀刻孔46b，提高牺牲膜蚀刻时的工艺裕量。
下面，如图11所示，从蚀刻孔46b导入蚀刻液，将由多晶硅膜构成的牺牲膜23b蚀刻去除而形成空隙50。作为该蚀刻处理的药液例如使用作为湿蚀刻液的TMAH(Tetra Methyl AmmoniumHydroxide)。关于TMAH，牺牲膜23b的多晶硅和层间绝缘膜45的选择比高达大于或等于5000～10000，因此，对MOS区域17内的元件、压力传感器区域16的保护能够通过层间绝缘膜45进行，该层间绝缘膜45通过与MOS区域17内的元件的规格相匹配的工艺形成。此外，牺牲膜23b的蚀刻也可以通过利用XeF2(二氟化氙)等进行的干蚀刻实施。另外，能够在可动电极30d的相对的两端形成蚀刻孔46b，从而缩短牺牲膜蚀刻的时间。
为了在蚀刻牺牲膜23b时保护MOS区域17内的元件和压力传感器区域16，使用由与MOS区域17内的元件的规格相匹配的工艺所形成的层间绝缘膜45。由此，能够实现与CMOS工艺的标准化，能够防止对MOS区域17的热处理、干蚀刻等工艺损伤。由此，能够使半导体装置的制造变容易，并且，防止特性劣化。
下面，如图12所示，将去除牺牲膜23b而形成的空隙50真空封装而作为真空室51。首先，例如通过等离子CVD法，基于与在MOS区域17中形成的半导体元件的规格相匹配的条件(比较低的温度条件等)，将等离子TEOS膜等第1封装膜48b以0.5～1.0μm左右的膜厚形成。此时，是在真空中进行成膜，因此，空隙50得到减压而成为真空室51，将该真空室51通过第1封装膜48b进行真空封装。然后，例如，通过等离子CVD法，基于与在MOS区域17中形成的半导体元件的规格相匹配的条件(比较低的温度条件等)，以覆盖第1封装膜48b的方式，形成作为钝化膜的0.5～1.0μm左右的硅氮化膜(未图示)。
下面，形成抗蚀掩模(未图示)，该抗蚀掩模露出压力传感器区域16中的要形成可动电极开口部的部分和MOS区域17中的要形成焊盘开口部的部分。通过将该抗蚀掩模作为蚀刻掩模并实施蚀刻处理，从而将与可动电极开口部和焊盘开口部相对应的区域的硅氮化膜去除。由此，在MOS区域17中形成钝化膜52a，在压力传感器区域16中形成用于对蚀刻孔46b进行封装的第2封装膜52b。由此，真空室51能够通过第1封装膜48b和第2封装膜52b进行双重封装，形成可靠性较高的真空封装。
能够将压力传感器区域16的第1封装膜48b、第2封装膜52b通过与MOS区域17的元件的规格相匹配的工艺进行形成，从而实现与CMOS工艺的共用化。另外，能够防止对MOS区域17的热处理、干蚀刻等工艺损伤，能够使半导体装置的制造变容易，并且，防止特性劣化。
下面，如图13所示，在压力传感器区域16中形成可动电极开口部54b，在MOS区域17中形成焊盘开口部54a。具体地说，首先形成抗蚀掩模(未图示)，该抗蚀掩模用于在压力传感器区域16中形成可动电极开口部54b、在MOS区域17中形成焊盘开口部54a。将该抗蚀掩模作为蚀刻掩模进行干蚀刻处理或者将湿蚀刻与干蚀刻组合的蚀刻处理。由此，将可动电极30d上的层间绝缘膜40、45蚀刻而形成可动电极开口部54b、焊盘开口部54a。这样，形成半导体压力传感器的主要部分。
由导电性的多晶硅膜构成的屏蔽膜39作为形成可动电极开口部54b时的蚀刻阻挡膜起作用。另外，屏蔽膜39保护可动电极30d不会受到蚀刻的损伤。
另外，将牺牲膜23b去除而形成空隙50的工序以及将蚀刻孔46b(真空室51)通过第1封装膜48b进行封装的工序在形成可动电极开口部54b之前进行，因此，处于在可动电极30d上层叠有层间绝缘膜40以及层间绝缘膜45的状态，可动电极30d上具有充足的刚性。由此，能够在形成空隙50的工序以及封装真空室51的工序中，防止可动电极30d的粘附。即，能够防止可动电极30d在湿蚀刻处理时由于表面张力的影响而附着在固定电极(阱区域12)侧。
压力传感器区域16中的可动电极30d的一侧经由可动电极开口部54b向外部空间开放。由此，可动电极30d与外部的压力对应而进行位移，固定电极(阱区域12)与可动电极30d的间隔(间隙)发生变化。在半导体压力传感器中，通过将这种间隔的变化作为电容值的变化进行检测，从而测定出压力值。另外，能够将位于可动电极30d正下方的真空室51的压力作为基准压力，从而使半导体压力传感器作为绝对压力传感器而起作用。
半导体压力传感器是将电容的变化作为压力值而进行测量的电容式的半导体压力传感器，关于电容值，将可动电极30d与固定电极(阱区域12)之间的间隔的变化作为电容值的变化而测量压力值。电容值是将位于固定电极(阱区域12)与真空室51之间的固定电极保护膜22b的电容值A、位于可动电极30d与真空室51之间的第1可动电极保护膜25b以及第2可动电极保护膜27b各自的电容值B、C与真空室51的电容值D相加得到的合计电容值。其中，由于外部的压力而使电容发生变化的仅是真空室51的电容值D，因此，为了更加高精度地测量压力值，需要准确地掌握电容值A～C各自的初始电容值(初始值)。
然而，在固定电极保护膜22b中，由于在形成作为该固定电极保护膜22b的第1栅极氧化膜22a时的膜厚的波动，以及将牺牲膜23b通过蚀刻去除时的固定电极保护膜22b的膜减少量的波动，而难于掌握电容值A的初始值。另外，由于在形成作为第1可动电极保护膜25b的第2栅极氧化膜25a时的膜厚的波动，以及将牺牲膜23b通过蚀刻去除时的第1可动电极保护膜25b的膜减少量的波动，也难于掌握电容值B的初始值。并且，由于在形成作为第2可动电极保护膜27b的第1硅氮化膜27a时的膜厚的波动，也难于掌握电容值C的初始值。
图14是表示本发明的实施方式所涉及的检测用压力传感器的剖视图。图15是表示本发明的实施方式所涉及的参照用压力传感器的剖视图。为了消除如上所述的初始值的波动，可以在图14所示的检测用压力传感器16a的附近如图15所示设置参照用压力传感器16b。检测用压力传感器16a与参照用压力传感器16b由第2阱区域12、固定电极保护膜22b、可动电极保护膜25b、27b、可动电极30d、真空室51等形成。
在检测用压力传感器16a中，以阵列状配置的4个可动电极锚固部31a支撑可动电极30d，但在参照用压力传感器16b中，配置在可动电极锚固部31a之间的参照电极锚固部31b也支撑可动电极30d。由此，参照用压力传感器16b与检测用压力传感器16a相比，即使施加外部压力也难于使可动电极30d位移。由此，能够从检测用压力传感器16a的压力传感器的电容值的变化中减去参照用压力传感器16b的电容值的变化，从而消除电容值的初始值波动。由此，能够更加高精度地检测由外部的压力变化导致的电容值的变化，能够测量出精度较高的压力值。
图16、17是表示本发明的实施方式所涉及的参照用压力传感器的变形例的剖视图。如图14所示，在检测用压力传感器16a中，将可动电极30上的层间绝缘膜40、45开口，但也可以如图16、17所示，在参照用压力传感器中，不使可动电极30d上的层间绝缘膜40、45开口而将它们保留。由此，能够得到相对于压力变化更加难于进行位移的参照用压力传感器16b。
图18是表示本发明的实施方式所涉及的压力传感器区域的俯视图。图1～13的压力传感器区域16的剖视图与图18的A-A部分相对应。压力传感器的牺牲膜23b与MOS区域17的EPROM的浮动栅极电极23(膜厚50～300nm左右)的多晶硅膜同时形成。另外，可动电极30d与MOS区域17的栅极电极(例如膜厚是50～300nm左右的多晶硅膜、膜厚是50～300nm左右的硅化钨(WSi2)膜)同时形成。由此，压力传感器区域16形成为，具有与MOS区域17的元件的特性相匹配的构造相同的构造。因此，形成下述构造，即，将压力传感器区域16的牺牲膜23b蚀刻而形成的空隙50的高度较低，可动电极30d的膜厚较薄。
由此，相对于压力变化的可动电极30d与成为固定电极的阱区域12之间的电容变化过大，相对于压力变化的电容变化的直线度发生恶化，或者以较小的压力变化就使可动电极30d与固定电极接触。由此，需要将可动电极30d的尺寸变小。
但是，为了通过压力变化而得到能够检测到的电容变化量，需要压力传感器的初始电容是某种程度的较大值(几pF左右)。为此，能够在较小的可动电极30d上分别形成牺牲膜23b的蚀刻孔、用于固定电极、可动电极30d与各铝引出配线间的连接的连接接触孔，通过铝配线将较小的可动电极30d并联连接。但压力传感器的设置面积会变大，并成为成本上升的主要原因，难于在现实中实现。
由此，能够通过下述方式将配置面积大幅度地缩小，即，与将较小的可动电极30d连结并以阵列状配置而得到的可动电极阵列单体10a相对应，而形成蚀刻孔46b，在可动电极30d、作为固定电极的第1阱区域12、屏蔽膜39处分别形成接触孔，并通过铝配线将它们进行连接。可动电极阵列单体10a的尺寸由将牺牲膜23b蚀刻而能够形成空隙50的长度、所需的压力传感器初始电容值决定。
作为固定电极的阱区域12的牺牲膜蚀刻时的保护膜是由与第1栅极氧化膜22a相同材料的膜构成的固定电极保护膜22b，但如果该第1栅极氧化膜22a的膜厚是5～30nm左右则非常薄。在通过TMAH进行牺牲膜蚀刻的情况下，如果将牺牲膜23b与固定电极保护膜22b的选择比设为10000，将固定电极保护膜22b的厚度设为20nm，将通过牺牲膜蚀刻的膜减少量限制为初始膜厚的1/2即10nm为止，则能够在牺牲膜23b的两端形成蚀刻孔46b的牺牲膜23b的最大宽度是200μm，其中，牺牲膜23b由与浮动栅极电极23相同材料的膜构成，固定电极保护膜22b由与第1栅极氧化膜22a相同材料的膜构成。
可动电极30d在场氧化膜19所包围的场区域内通过可动电极锚固部31a进行4点支撑。将4×4个可动电极30d连结并进行阵列配置。可动电极锚固部31a是在将牺牲膜23b的可动电极锚固部形成部分开口之后，对成为可动电极30d的膜进行沉积，从而通过与可动电极30d相同材料的膜形成的。
固定电极是在场氧化膜19所包围的场区域内形成的阱区域12。阱区域12与MOS区域17的阱区域13同时形成。为了取得该固定电极的电位，将阱区域12形成为到达由场氧化膜19所包围的场部分的固定电极接触孔41d处。与固定电极接触孔41d连接的配线43b配置在从可动电极开口部54b设置有保护区域49b的位置处。
牺牲膜23b蚀刻时的蚀刻液导入孔即蚀刻孔46b形成在从场氧化膜19所包围的场区域内的第1阱区域12与可动电极30d重叠部分的压力传感器电容形成部分的可动电极开口部54b延长出封装区域49的位于场氧化膜19之上的牺牲膜23b上。即，在通过牺牲膜蚀刻成为空隙50(真空室51)的牺牲膜23b的两端，在场氧化膜19上方形成牺牲膜蚀刻时作为蚀刻液导入孔的蚀刻孔46b。由此，在牺牲膜蚀刻到达固定电极与可动电极30d上下相对并形成压力传感器的由场氧化膜19包围的场区域内之前，不需要担心牺牲膜蚀刻导致的固定电极保护膜22b的膜减少。即，能够形成更大面积的可动电极阵列单体10a。
屏蔽膜39隔着TEOS膜38等绝缘膜，以覆盖可动电极30d和阱区域12的方式形成。但固定电极接触孔41d、可动电极接触孔41c、蚀刻孔46b部分是开口的。屏蔽膜39不仅具有电屏蔽功能，还具有在可动电极开口部54b的蚀刻工艺中保护可动电极30d的功能，因此，可动电极开口部54b与屏蔽膜39需要考虑照相制版的重叠错位、开口蚀刻时的侧蚀量，以具有充分裕量的方式进行设计。该屏蔽膜39是仅在压力传感器区域16形成的膜，膜厚、形成工艺能够在不影响MOS区域17的元件的特性的范围内自由地进行设定。由此，能够通过调整在可动电极30d上层叠的屏蔽膜39的形成方法、膜厚，而调整压力传感器特性。
形成可动电极30d的膜是与MOS区域17的栅极电极(例如多晶硅膜(50～300nm左右)和硅化钨膜(WSi2)膜(膜厚是50～300nm左右))共用的薄膜。因此，能够通过由导电性多晶硅膜形成的屏蔽膜39的少量的变更而调整压力传感器特性。
在可动电极30d上层叠在CMOS工艺中标准化地使用的层间绝缘膜40(例如TEOS、BPSG、TEOS的层叠膜)。然后，形成MOS区域17的接触孔41a、压力传感器区域16的接触孔41b，并形成作为各自的铝配线的第1配线43a、配线43b，在CMOS工艺中标准化地使用的层间膜(例如P-TEOS膜等)上通过层间绝缘膜45层叠在牺牲膜蚀刻时对铝配线进行保护的膜。然后，将蚀刻孔46b开口并进行牺牲膜蚀刻。
由此，在形成真空室51的工序即从牺牲膜蚀刻到真空封装膜沉积为止期间，在由与MOS区域17的栅极电极相同材料的膜构成的较薄的可动电极30d上成为层叠有层间绝缘膜40和第2层间绝缘膜(膜厚合计是1000～200nm左右)的构造。由此，在可动电极30d上覆盖有较厚的绝缘膜，在形成真空室51的工序中，可动电极30d能够确保充分的刚性以防止粘附至衬底侧。
在形成真空室51之后，使连结并进行阵列配置的可动电极30d上的屏蔽膜39露出，因此，通过可动电极开口部54b将层间绝缘膜40、45、第1封装膜48b去除，通过钝化开口55将第2封装膜52b去除。此时，从可动电极开口部54b到蚀刻孔46b为止的区域是封装区域49，该封装区域49的宽度是用于保持真空室51的重要的参数。
图19是表示本发明的实施方式所涉及的压力传感器区域的放大剖视图。将由与钝化膜52a相同材料的膜构成(例如P-SiN)的第2封装膜52b(例如P-TEOS)层叠在第1封装膜48b上。
图20是表示本发明的实施方式所涉及的压力传感器区域的变形例的放大剖视图。在层间绝缘膜40、45上和蚀刻孔46b内形成第1封装膜48b。在蚀刻孔46b的周围，对第1封装膜48b和层间绝缘膜40、45进行蚀刻而形成封装区域开口部54c。在封装区域开口部54c内，形成由与钝化膜52a相同材料的膜(例如P-SiN)构成的第2封装膜52b。由此，能够将蚀刻孔46b通过第2封装膜52b进行包围。作为第2封装膜的钝化膜52a是P-SiN膜，耐湿性优异，因此，能够提高真空室51的可靠性，同时，能够将封装区域49的宽度变小。其结果，能够通过芯片尺寸的缩小，降低成本和提高可靠性。
另外，在牺牲膜23b处，在将要通过后面的工序形成的可动电极30d的可动电极锚固部31a的形成部位处形成开口部。由此，形成将通过4个可动电极锚固部31a支撑的可动电极30d阵列排列(4×4个)在由场氧化膜19所包围的场区域上而得到的压力传感器。
图21是表示本发明的实施方式所涉及的压力传感器区域的变形例的俯视图。在图18中，在正方形的可动电极30d的各顶点配置有4个可动电极锚固部31a，但如图21所示，也可以是还在可动电极30d的各边的中央处利用可动电极锚固部31a进行支撑的8点支撑构造。在将8点支撑构造的可动电极30d连结并进行阵列配置的情况下，与将4点支撑构造的可动电极30d连结并进行阵列配置的情况相比较，相对于压力变化的电容变化变小，因此，需要使一个可动电极30d的面积变大。但相对于压力变化的电容变化的直线度得到了提高。另外，作为实际的压力传感器结构，如果将检测用电极和参照电极成对地进行考虑，则如图15所示，能够通过在可动电极30d中央追加参照电极锚固部31b，从而形成相对于压力变化更加难以移动的参照电极。由此，能够形成更加高精度的压力传感器。
图22是表示本发明的实施方式所涉及的压力传感器区域的变形例的俯视图。可动电极30d的形状是圆形。将该圆形的可动电极30d通过8个可动电极锚固部31a进行支撑。在将圆形的可动电极30d阵列配置的情况下，能够在可动电极30d之间形成空闲区域，因此，配置面积变大。但通过将可动电极30d设为圆形，从而在施加过度的压力时的破坏强度上升，因此，能够形成可靠性更高的压力传感器。
返回在正方形的可动电极30d的各顶点配置有4个可动电极锚固部31a的形状例的图18继续进行说明。可动电极30d在由场氧化膜19所包围的场区域中形成。与固定电极相同地，为了取得可动电极30d的电位，将可动电极30d延伸至场氧化膜19上的可动电极接触孔41c处而形成。该可动电极30d与MOS区域17内的p沟道MOS晶体管、n沟道MOS晶体管、EPROM的各个栅极电极30a、30b、30c同时形成。
由此，由场氧化膜19所包围的场区域内的作为固定电极的阱区域12隔着形成空隙50(真空室51)的牺牲膜23b而与可动电极30d重叠的部位，形成为电容值与压力变化相对应地变化的压力传感器部分。
在沉积了层间绝缘膜40之后，通过与形成MOS区域17的MOS晶体管等元件相同的工艺，形成用于实施电连接的可动电极接触孔41c、固定电极接触孔41d、屏蔽接触孔41e。然后，通过与形成MOS区域17的MOS晶体管等元件的第1配线43a相同的工艺，对各个接触孔形成配线43b。
下面，作为第1配线43a、配线43b等的保护膜，将层间绝缘膜45进行沉积。然后，在牺牲膜23b上形成用于将牺牲膜23b蚀刻的作为蚀刻液导入孔的蚀刻孔46b。然后，通过例如TMAH蚀刻液进行牺牲膜蚀刻，将牺牲膜23b的部分形成为空隙50。然后，为了将空隙50形成为真空室51，在减压状态下将第1封装膜48b进行沉积，并堵塞蚀刻孔46b。由此，空隙50形成真空室51。然后，将可动电极30d、屏蔽膜39上的层间绝缘膜40、45、第1封装膜48b开口，形成可动电极开口部54b，将压力传感器部向外部开放。
图23是表示本发明的实施方式所涉及的压力传感器区域的变形例的俯视图。图24是沿图23的B-B线的剖视图。如图18的俯视图所示，对于在可动电极锚固部31a的外侧没有牺牲膜23b的区域，可动电极锚固部31a的周边全部成为锚固构造。该区域的可动电极30d相对于压力的灵敏度与其他区域的可动电极30d相比变低。因此，在图23中，在可动电极检测区域30e的外周形成可动电极补偿区域30f。将可动电极补偿区域30f中的可动电极锚固部31a的间隔设为比可动电极检测区域30e中的可动电极锚固部31a的间隔窄。
在4点支撑的正方形的可动电极30d的情况下，将可动电极补偿区域30f的宽度设为一个可动电极30d的宽度的40％左右，从而能够在连结并进行阵列配置的可动电极30d的所有区域中使相对于压力变化的灵敏度大致保持一致。另外，在8点支撑的正方形的可动电极30d的情况下，将可动电极补偿区域30f的宽度设为一个可动电极30d的宽度的10％左右，从而能够在连结并进行阵列配置的可动电极30d的所有区域中将相对于压力变化的灵敏度大致保持一致。由此，能够使连结并进行阵列配置的所有可动电极30d的相对于压力的灵敏度均一化。
并且，可动电极补偿区域30f是为了使可动电极检测区域30e的各可动电极的相对于压力变化的灵敏度均一化而配置的区域。在可动电极补偿区域30f的电容值不会加入至压力传感器电容中的情况下，相对于压力变化的灵敏度变好。因此，优选在场氧化膜19上形成可动电极补偿区域30f，并在由场氧化膜19所包围的场区域的固定电极(第1阱区域12)上仅形成可动电极检测区域30e。
图25是表示本发明的实施方式所涉及的压力传感器区域的变形例的俯视图。图26是沿图25的C-C线的剖视图。这样，没有在可动电极补偿区域30f的正下方形成阱区域12，而仅在可动电极检测区域30e的下方形成第1阱区域12。由此，易于受到工艺波动的影响，但使灵敏度变高。
在通过图18～26所示的可动电极阵列单体10a无法得到所需的灵敏度、初始电容的情况下，将可动电极阵列单体10a并联连接即可。在并联连接的情况下，作为固定电极的第1阱区域12和可动电极30d通过作为铝配线的配线43b进行并联连接。此时，使得空隙50也在可动电极阵列单体10a中分别进行真空封装而形成真空室51这一做法，在将多个可动电极阵列并联连接而得到较大的电容值变化的情况下，在可靠性方面是有利的，也使制造变简单。具体地说，即使一个可动电极阵列单体10a发生故障，也可能继续进行动作。另外，能够缩短牺牲膜蚀刻时间，因此，使制造时间的缩短和牺牲膜蚀刻时的保护变容易。
图27是表示将可动电极阵列单体并联连接的第1例的俯视图。将多个可动电极30d和作为固定电极的多个阱区域12分别通过配线43b并联连接。此时，通过针对每个可动电极阵列单体10a形成牺牲膜23b和蚀刻孔46b，从而即使一部分可动电极30d损坏，真空室51被破坏，由于多个其他可动电极阵列单体10a是并联连接的，因此，仍然作为压力传感器起作用。将可动电极阵列单体10a的尺寸变小而增加并联连接的阵列单体数的方式可以提高可靠性，使制造也变容易，但芯片面积变大，导致成本上升。因此，需要兼顾可靠性和生产性、成本而决定最合适的配置方法。
图28是表示将可动电极阵列单体并联连接的第2例的俯视图。图29是表示图28的1个可动电极阵列单体的俯视图。在将多个可动电极阵列单体10a并联连接时，为了将压力传感器配置面积变小，在可动电极30d的相对的两端处，形成分别与第2阱区域12和可动电极30d连接的引出配线即可动电极接触孔41c、固定电极接触孔41d。在这些引出配线的近旁分别形成牺牲膜23b的蚀刻孔46b。将蚀刻孔46b和接触孔41d配置在相同的方向上，因此，能够大幅度缩小面积。在图29中，在2个部位配置有蚀刻孔46b，但也可以在4个部位进行配置。在对角线上配置的方式能够缩短牺牲膜23b的蚀刻时间，也使制造变容易。
图30是表示本发明的实施方式所涉及的参照用压力传感器的俯视图。在图29所示的正方形4点支撑可动电极阵列配置中的各个可动电极30d的中央形成参照电极锚固部31b，使施加了压力的情况下的可动电极30d的变形量变小。在参照用压力传感器中相对于检测用电极追加有参照电极锚固部31b部分，因此，由于该构造的不同，使参照用压力传感器的初始电容值比检测电极的初始电容大。由此，在可动电极30d的中央形成的参照电极锚固部31b的面积尽可能小即可。
图31是表示本发明的实施方式所涉及的参照用压力传感器的变形例1的俯视图。相对于图30的参照用压力传感器，不进一步形成可动电极30d上的可动电极开口部54b而是保留层间绝缘膜40、45、第1封装膜48b，从而使施加了压力时的电容变化量变得更小。
图32是表示本发明的实施方式所涉及的参照用压力传感器的变形例2的俯视图。相对于图31的参照用压力传感器，取消配置在各可动电极30d的中央的参照电极锚固部31b，不形成可动电极30d上的可动电极开口部54b而是保留层间绝缘膜40、45、第1封装膜48b。由此，使施加了压力时的电容变化量变大，但可动电极30d的锚固部配置与检测电极相同，因此，能够进行高精度的电容校正。
图33是表示本发明的实施方式所涉及的压力传感器区域的变形例的剖视图。在连结并进行阵列配置的多个可动电极的中央部的1个部位处形成蚀刻孔46b。如果将蚀刻孔46b仅配置在中央，则牺牲膜23b的蚀刻从中央以同心圆状进行，因此，与将蚀刻孔46b配置在牺牲膜23b的两端的情况相比较，需要大于或等于2倍的蚀刻时间。但真空封装部分是1个部位即可，因此，能够实现可靠性的提高和芯片尺寸的缩小。
图34是表示本发明的实施方式所涉及的压力传感器区域的变形例的俯视图。相对于图23的可动电极阵列配置，在可动电极30d与蚀刻孔46b之间，在牺牲膜23b上与可动电极30d同时形成由与可动电极30d相同材料构成的牺牲膜保护膜30g。由此，能够防止工艺中的牺牲膜23b的薄膜化。另外，能够实现牺牲膜23b的蚀刻处理时的工艺稳定化。
如上所述，在本实施方式中，在硅衬底11上同时形成第1阱区域14和作为固定电极的第2阱区域12。在第1以及第2阱区域上同时分别形成第1栅极绝缘膜22a和固定电极保护膜22b。在第1栅极绝缘膜22a和固定电极保护膜22b上同时分别形成浮动栅极电极23和牺牲膜23b。在浮动栅极电极23和牺牲膜23b上同时分别形成第2栅极绝缘膜25a、27a和可动电极保护膜25b、27b。在第2栅极绝缘膜25a、27a和可动电极保护膜25b、27b上同时分别形成栅极电极30c和可动电极30d。这样，能够将MOS构造的形成工艺与压力传感器的形成工艺共用化，从而易于制造。由此，能够抑制制造工序的增加，有利于生产成本的削减。另外，不需要追加用于形成半导体压力传感器的制造工序，因此，能够防止与热处理相伴的对MOS区域17的损伤以及由干蚀刻等导致的损伤。另外，能够防止作为半导体压力传感器的特性劣化。
另外，能够通过用于形成栅极电极30a、30b、30c膜的薄膜形成可动电极30d，能够通过用于形成EPROM的浮动栅极电极23的薄膜形成牺牲膜23b，而形成较窄的空隙50(真空室51)。由此，能够以小型、低成本的方式，简单地形成与高性能的CMOS工艺进行标准化的半导体压力传感器。
另外，在MOS区域17的栅极电极30c等和压力传感器区域16的可动电极30d等由层间绝缘膜40、45覆盖的状态下将牺牲膜23b去除。该层间绝缘膜40、45在压力传感器区域16和MOS区域17中同时形成，由此，在将牺牲膜23b去除之前，不需要另外形成保护压力传感器区域16的膜，在将牺牲膜23b去除之后，也不需要另外去除保护膜。其结果，能够削减制造工序，降低生产成本。另外，能够通过层间绝缘膜40、45，抑制对压力传感器区域16和MOS区域17的工艺损伤。另外，在可动电极30d上具有充足的刚性，因此，能够在形成空隙50、对空隙50进行真空封装而形成真空室51的工序中，防止可动电极30d的粘附。
另外，在压力传感器区域16中，隔着绝缘膜38在可动电极30d上形成屏蔽膜39。这样，能够将可动电极30d通过屏蔽膜39覆盖，从而防止与外部直接接触。另外，屏蔽膜39由导电性的多晶硅膜构成，与接地电位连接。由此，能够切断来自外部的电荷等对可动电极30d的影响，因此，能够抑制作为半导体压力传感器的特性的变动。
另外，在可动电极30d上将层间绝缘膜40、45蚀刻而形成可动电极开口部54b时，屏蔽膜39作为蚀刻阻挡膜起作用。由此，能够保护可动电极30d不受蚀刻处理导致的损伤。另外，能够通过调整屏蔽膜39的膜厚(导电性的多晶硅膜的膜厚)，控制可动电极30d的应力特性以及压力检测灵敏度特性。
由于空隙的宽度较窄，因此，能够通过优化可动电极30d的尺寸，从而设置下述阻挡功能，即，在向可动电极30d施加过度的压力时，防止可动电极30d的破坏。由此，能够形成高可靠性的半导体压力传感器。

Claims (19)

1.一种半导体装置的制造方法，其特征在于，具有：
在半导体衬底上同时形成第1阱区域和作为固定电极的第2阱区域的工序；
在所述第1以及第2阱区域上同时分别形成第1栅极绝缘膜和固定电极保护膜的工序；
在所述第1栅极绝缘膜和所述固定电极保护膜上同时分别形成浮动栅极电极和牺牲膜的工序；
在所述浮动栅极电极和所述牺牲膜上同时分别形成第2栅极绝缘膜和可动电极保护膜的工序；
在所述第2栅极绝缘膜和所述可动电极保护膜上同时分别形成栅极电极和可动电极的工序；以及
将所述牺牲膜去除而形成空隙，并将所述空隙真空封装而形成真空室的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
还具有形成将所述栅极电极和所述可动电极覆盖的层间绝缘膜的工序，
在所述栅极电极和所述可动电极被所述层间绝缘膜覆盖的状态下，将所述牺牲膜去除。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于，
还具有在形成所述层间绝缘膜之前，将与接地电位连接的屏蔽膜隔着绝缘膜形成在所述可动电极上的工序。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，
还具有在所述可动电极上将所述层间绝缘膜蚀刻而形成可动电极开口部的工序，
在形成所述可动电极开口部时，所述屏蔽膜作为蚀刻阻挡膜起作用。
5.根据权利要求1至4中任一项所述的半导体装置的制造方法，其特征在于，
所述可动电极由多个可动电极锚固部进行支撑。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
所述可动电极具有可动电极检测区域和配置在所述可动电极检测区域的外周的可动电极补偿区域，
使所述可动电极补偿区域中的所述可动电极锚固部的间隔比所述可动电极检测区域中的所述可动电极锚固部的间隔窄。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，
还具有在所述第2阱区域的周围形成场氧化膜的工序，
将所述可动电极补偿区域形成在所述场氧化膜上。
8.根据权利要求6或7所述的半导体装置的制造方法，其特征在于，
不在所述可动电极补偿区域的正下方形成所述第2阱区域。
9.根据权利要求2所述的半导体装置的制造方法，其特征在于，具有：
在所述第2阱区域的周围形成场氧化膜的工序；
在所述场氧化膜之上在所述层间绝缘膜处形成蚀刻孔的工序；以及
从所述蚀刻孔导入蚀刻液而将所述牺牲膜去除的工序。
10.根据权利要求9所述的半导体装置的制造方法，其特征在于，
还具有在所述可动电极与所述蚀刻孔之间在所述牺牲膜上，与所述可动电极同时形成由与所述可动电极相同材料构成的牺牲膜保护膜的工序。
11.根据权利要求9所述的半导体装置的制造方法，其特征在于，
在所述可动电极的相对的两端形成所述蚀刻孔。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，
在所述可动电极的相对的两端形成分别与所述第2阱区域和所述可动电极连接的引出配线，在这些引出配线的近旁分别形成所述蚀刻孔。
13.根据权利要求9所述的半导体装置的制造方法，其特征在于，
在连结并进行阵列配置的多个所述可动电极的中央部的1个部位处形成所述蚀刻孔。
14.根据权利要求9所述的半导体装置的制造方法，其特征在于，还具有：
在所述层间绝缘膜上和所述蚀刻孔内形成第1封装膜的工序；
在所述蚀刻孔的周围将所述第1封装膜和所述层间绝缘膜蚀刻而形成封装区域开口部的工序；以及
在所述封装区域开口部内形成第2封装膜的工序。
15.根据权利要求2所述的半导体装置的制造方法，其特征在于，
由所述第2阱区域、所述固定电极保护膜、所述可动电极保护膜、所述可动电极、所述真空室形成检测用压力传感器和参照用压力传感器，
在所述检测用压力传感器中，将所述可动电极上的所述层间绝缘膜开口。
16.根据权利要求15所述的半导体装置的制造方法，其特征在于，
在所述检测用压力传感器和所述参照用压力传感器中，所述可动电极由多个可动电极锚固部进行支撑，
在所述参照用压力传感器中，所述可动电极不仅由所述多个可动电极锚固部进行支撑，还由配置在所述可动电极锚固部之间的参照电极锚固部进行支撑。
17.根据权利要求15或16所述的半导体装置的制造方法，其特征在于，
在所述参照用压力传感器中，没有将所述层间绝缘膜开口。
18.根据权利要求1至4、9至16中任一项所述的半导体装置的制造方法，其特征在于，
多个所述可动电极和多个所述第2阱区域分别通过配线进行并联连接。
19.根据权利要求1至4、9至16中任一项所述的半导体装置的制造方法，其特征在于，
所述可动电极的形状是圆形。
CN201510009432.3A 2014-01-08 2015-01-08 半导体装置的制造方法 Expired - Fee Related CN104766824B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014001745A JP6119615B2 (ja) 2014-01-08 2014-01-08 半導体装置の製造方法
JP2014-001745 2014-01-08

Publications (2)

Publication Number Publication Date
CN104766824A true CN104766824A (zh) 2015-07-08
CN104766824B CN104766824B (zh) 2017-12-05

Family

ID=53494638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510009432.3A Expired - Fee Related CN104766824B (zh) 2014-01-08 2015-01-08 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US9187315B2 (zh)
JP (1) JP6119615B2 (zh)
CN (1) CN104766824B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106017790A (zh) * 2016-07-07 2016-10-12 江西师范大学 热电堆真空传感器及其制造方法
CN110662949A (zh) * 2017-06-21 2020-01-07 松下知识产权经营株式会社 物理量传感器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9340412B2 (en) * 2014-07-28 2016-05-17 Ams International Ag Suspended membrane for capacitive pressure sensor
WO2018056165A1 (ja) * 2016-09-21 2018-03-29 株式会社村田製作所 圧電センサ、タッチ式入力装置
DE102018222758A1 (de) * 2018-12-21 2020-06-25 Robert Bosch Gmbh MEMS-Sensor mit einer Membran sowie Verfahren zur Herstellung eines MEMS-Sensors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431057A (en) * 1990-02-12 1995-07-11 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Integratable capacitative pressure sensor
US20020072144A1 (en) * 2000-12-11 2002-06-13 Gogoi Bishnu P. Integrated CMOS capacitive pressure sensor
CN103872050A (zh) * 2012-12-07 2014-06-18 三菱电机株式会社 半导体压力传感器及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332469A (en) 1992-11-12 1994-07-26 Ford Motor Company Capacitive surface micromachined differential pressure sensor
US5258097A (en) 1992-11-12 1993-11-02 Ford Motor Company Dry-release method for sacrificial layer microstructure fabrication
JP3489273B2 (ja) * 1995-06-27 2004-01-19 株式会社デンソー 半導体力学量センサの製造方法
JP3310216B2 (ja) 1998-03-31 2002-08-05 株式会社日立製作所 半導体圧力センサ
US6167761B1 (en) 1998-03-31 2001-01-02 Hitachi, Ltd. And Hitachi Car Engineering Co., Ltd. Capacitance type pressure sensor with capacitive elements actuated by a diaphragm
WO2001014842A1 (fr) 1999-08-20 2001-03-01 Hitachi, Ltd. Detecteur de pression semi-conducteur et dispositif de detection de pression
JP3507978B2 (ja) 2000-02-23 2004-03-15 株式会社日立製作所 静電容量式圧力センサー
JP4296731B2 (ja) * 2001-07-18 2009-07-15 株式会社デンソー 静電容量型圧力センサの製造方法
JP3778128B2 (ja) * 2002-05-14 2006-05-24 株式会社デンソー メンブレンを有する半導体装置の製造方法
US7429495B2 (en) * 2002-08-07 2008-09-30 Chang-Feng Wan System and method of fabricating micro cavities
JP5933480B2 (ja) 2013-04-26 2016-06-08 三菱電機株式会社 半導体圧力センサおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5431057A (en) * 1990-02-12 1995-07-11 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Integratable capacitative pressure sensor
US20020072144A1 (en) * 2000-12-11 2002-06-13 Gogoi Bishnu P. Integrated CMOS capacitive pressure sensor
CN103872050A (zh) * 2012-12-07 2014-06-18 三菱电机株式会社 半导体压力传感器及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106017790A (zh) * 2016-07-07 2016-10-12 江西师范大学 热电堆真空传感器及其制造方法
CN106017790B (zh) * 2016-07-07 2019-07-12 江西师范大学 热电堆真空传感器及其制造方法
CN110662949A (zh) * 2017-06-21 2020-01-07 松下知识产权经营株式会社 物理量传感器
CN110662949B (zh) * 2017-06-21 2021-06-18 松下知识产权经营株式会社 物理量传感器

Also Published As

Publication number Publication date
JP2015129699A (ja) 2015-07-16
JP6119615B2 (ja) 2017-04-26
US20150191347A1 (en) 2015-07-09
CN104766824B (zh) 2017-12-05
US9187315B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
JP5832417B2 (ja) 半導体圧力センサおよびその製造方法
CN104766824A (zh) 半导体装置的制造方法
US5830372A (en) Thermal sensor/actuator in semiconductor material
US8227877B2 (en) Semiconductor bio-sensors and methods of manufacturing the same
JP5933480B2 (ja) 半導体圧力センサおよびその製造方法
JP2011179953A (ja) 赤外線センサ
JP2012154784A (ja) 静電容量型圧力センサおよび静電容量型圧力センサの製造方法
US9676616B2 (en) Semiconductor pressure sensor and method of fabricating same
US8471346B2 (en) Semiconductor device including a cavity
CN109449098B (zh) 半导体结构、测试系统、测试方法及半导体结构的制造方法
JP2015129699A5 (zh)
US9499394B2 (en) MEMS device and method of manufacturing the same
US11830870B2 (en) ESD protection device and manufacturing method thereof
EP3651208B1 (en) A stress sensor suitable for measuring mechanical stress in a layered metallization structure of a microelectronic component
JP6331551B2 (ja) Ｍｅｍｓデバイス
US10707234B2 (en) Semiconductor device and method of fabricating the same
CN104925737A (zh) 微机电系统装置及其制造方法
CN103715173A (zh) 半导体集成电路装置
US20240162097A1 (en) Process monitoring structures for via etch processes for semiconductor devices
US7906815B2 (en) Increased reliability for a contact structure to connect an active region with a polysilicon line

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171205

Termination date: 20210108

CF01 Termination of patent right due to non-payment of annual fee