CN104733445A - Esd保护结构、包括该结构的栅控功率器件及制造方法 - Google Patents
Esd保护结构、包括该结构的栅控功率器件及制造方法 Download PDFInfo
- Publication number
- CN104733445A CN104733445A CN201510115366.8A CN201510115366A CN104733445A CN 104733445 A CN104733445 A CN 104733445A CN 201510115366 A CN201510115366 A CN 201510115366A CN 104733445 A CN104733445 A CN 104733445A
- Authority
- CN
- China
- Prior art keywords
- conduction type
- well region
- region
- esd protection
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种ESD保护结构、包括该结构的栅控功率器件及制造方法。该ESD保护结构包括:第一导电类型外延层;位于第一导电类型外延层内第一具有第二导电类型的阱区和第二具有第二导电类型的阱区;位于外延层内,在第一具有第二导电类型的阱区和第二具有第二导电类型的阱区之间的第一导电类型阱区;位于第一导电类型阱区内的第一导电类型调阈值注入区;位于第一具有第二导电类型的阱区内的第一导电类型漏极注入区;位于第二具有第二导电类型的阱区中的第一导电类型源极注入区;以及位于所述第一导电类型外延层顶部的栅氧化层。该结构具有双向的ESD保护能力,且具有较小的漏电性能。
Description
技术领域
本发明涉及半导体领域,尤其涉及一种ESD保护结构、包括该结构的栅控功率器件及其制造方法。
背景技术
栅控功率器件是功率半导体器件的重要分支,包括金属氧化物半导体场效应晶体管(简称MOSFET)、绝缘栅双极型晶体管(简称IGBT)、横向扩散金属氧化物半导体场效应晶体管(简称LDMOS)等。由于这类器件具有输入阻抗高,驱动简单等特点,受到了广泛的应用。但是,随着器件设计理论的发展以及半导体制造工艺水平的提高,单个器件的尺寸越来越小,由于静电放电导致的器件失效越来越显著。通常失效是由于静电作用,在栅极产生了一个高电场,使栅氧化层在高电场下发生击穿。因此,为了提高器件抗静电放电(简称ESD)能力,需要在栅极上增加一个ESD保护结构。当有静电电荷存在时,这种结构能够提供一个电流泄放通路,以降低栅氧化层上产生的电场,避免栅氧化层击穿。在整个半导体领域内,应用较多的ESD防护结构包括,栅接地N型金属氧化物半导体场效应晶体管(简称GGNMOS),可控硅整流器(简称SCR)等。
然而,由于功率器件的特殊性,一般要求其ESD保护结构具有双向阻断能力,即无论栅极施加正电压还是负电压,栅电流都应较低。因此,只具有单向阻断能力的GGNMOS,SCR等结构并不适用。为了实现与相应栅控功率器件工艺兼容,目前市场应用较多的栅控功率器件的ESD保护结构为串联多晶硅齐纳二极管。即,在栅极和源极之间接入串联多晶硅齐纳二极管。这种结构通过在多晶淀积之后分别进行N型和P型注入形成。但是,由于这种结构的PN结在多晶硅中形成,栅极漏电流为反偏多晶二极管的漏电流,因此该结构比常规结构的栅极漏电流大两个数量级以上。
因此,需要一种能够克服上述问题的适用于栅控功率器件的ESD保护结构。
发明内容
本发明旨在解决上面描述的问题。本发明的目的是提供一种ESD保护结构,该结构具有双向ESD防护能力,同时与大部分栅控功率器件制造工艺兼容,并具有较小的漏电流。
根据本发明的一个方面,提供了一种ESD保护结构,所述ESD保护结构包括:
第一导电类型外延层;
位于所述第一导电类型外延层内第一具有第二导电类型的阱区和第二具有第二导电类型的阱区;
位于所述外延层内,在所述第一具有第二导电类型的阱区和所述第二具有第二导电类型的阱区之间的第一导电类型阱区;
位于所述第一导电类型阱区内的第一导电类型调阈值注入区;
位于所述第一具有第二导电类型的阱区内的第一导电类型漏极注入区;
位于第二具有第二导电类型的阱区中的第一导电类型源极注入区;以及
位于所述第一导电类型外延层顶部的栅氧化层。
其中,所述第一导电类型漏极注入区的注入剂量和所述第一导电类型源极注入区的注入剂量为1×1014~5×1016/cm2。
其中,所述第一导电类型调阈值注入区的注入剂量为5×1011~1×1013/cm2。
其中,所述第二具有第二导电类型的阱区还包括第一导电类型源极,所述第一导电类型漏极注入区与所述第一具有第二导电类型的阱区的边界的距离L1以及所述第一导电类型源极注入区与其相邻的第二具有第二导电类型的阱区的边界的距离L2均大于所述第一导电类型源极与其相邻的第二具有第二导电类型的阱区的边界的距离L3。
其中,所述第一导电类型漏极注入区与所述第一具有第二导电类型的阱区的边界的距离L1和所述第一导电类型源极注入区与其相邻的第二具有第二导电类型的阱区的边界的距离L2相等。
根据本发明的另一个方面,提供了一种栅控功率器件,所述栅控功率器件包括上述ESD保护结构。
根据本发明的又一个方面,提供了一种具有ESD保护结构的栅控功率器件的制造方法,所述制造方法包括以下步骤:
(1)在第一导电类型外延层中生成第一导电类型阱区与第一导电类型JFET区;
(2)在所述第一导电类型外延层中生成具有第二导电类型的阱区,所述具有第二导电类型的阱区至少包括相邻的第一具有第二导电类型的阱区和第二具有第二导电类型的阱区;
(3)在所述第一具有第二导电类型的阱区中生成第一导电类型漏极注入区,在所述第二具有第二导电类型的阱区中生成第一导电类型源极注入区、第一导电类型源极;
(4)在所述第一导电类型阱区中生成第一导电类型调阈值注入区;
(5)在所述第一导电类型外延层顶部生成栅氧化层,并在所述栅氧化层顶部生成多晶栅极;
(6)在所述多晶栅极顶部生成隔离介质层。
其中,在所述步骤(3)中,所述第一导电类型漏极注入区的注入剂量和所述第一导电类型源极注入区的注入剂量为1×1014~5×1016/cm2。
其中,在所述步骤(4)中,所述第一导电类型调阈值注入区的注入剂量为5×1011~1×1013/cm2。
其中,在所述步骤(3)中,生成所述第一导电类型漏极注入区、所述第一导电类型源极注入区、所述第一导电类型源极时,使得所述第一导电类型漏极注入区与所述第一具有第二导电类型的阱区的边界的距离L1以及所述第一导电类型源极注入区与其相邻的第二具有第二导电类型的阱区的边界的距离L2均大于所述第一导电类型源极与其相邻的第二具有第二导电类型的阱区的边界的距离L3。
本发明的ESD保护结构包括串联在源极和漏极之间的3个背靠背的金属氧化物半导体结构(简称MOS)M1、M2、M3。该结构具有双向的ESD保护能力,且具有较小的漏电性能。并且,本发明的ESD保护结构的制造工艺与栅控功率器件的元胞区制造工艺兼容。
参照附图来阅读对于示例性实施例的以下描述,本发明的其他特征和优点将变得清晰。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本发明的实施例,并且与描述一起用于解释本发明的原理。在这些附图中,类似的附图标记用于表示类似的要素。下面描述中的附图是本发明的一些实施例,而不是全部实施例。对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,可以根据这些附图获得其他的附图。
图1示例性地示出了根据本发明的ESD保护结构的原理图;
图2示例性地示出了根据本发明的栅控功率器件的结构图;
图3A-3F示例性地示出了根据本发明的栅控功率器件制造方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
在附图中示出了根据本发明实施例的层结构示意图。这些图并非是按比例绘制的,其中为了清楚的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
本发明提出的ESD保护结构包括第一导电类型外延层100;位于第一导电类型外延层100内第一具有第二导电类型的阱区101-1和第二具有第二导电类型的阱区101-2;位于外延层100内,在第一具有第二导电类型的阱区101-1和第二具有第二导电类型的阱区101-2之间的第一导电类型阱区102;位于第一导电类型阱区102内的第一导电类型调阈值注入区104;位于第一具有第二导电类型的阱区101-1内的第一导电类型漏极注入区105;位于第二具有第二导电类型的阱区101-2中的第一导电类型源极注入区106;以及位于第一导电类型外延层100顶部的栅氧化层108。上述结构中通过串联的三个背靠背的MOS结构,来使得器件具备双向的抗ESD能力。
下面参照附图详细说明根据本发明的ESD保护结构。
图1示出了根据本发明的ESD保护结构的原理图。参照图1所示,该EDS保护结构包括第一导电类型外延层100;位于第一导电类型外延层100内第一具有第二导电类型的阱区101-1和第二具有第二导电类型的阱区101-2;位于外延层100内,在第一具有第二导电类型的阱区101-1和第二具有第二导电类型的阱区101-2之间的第一导电类型阱区102;位于第一导电类型阱区102内的第一导电类型调阈值注入区104;位于第一具有第二导电类型的阱区101-1内的第一导电类型漏极注入区105;位于第二具有第二导电类型的阱区101-2中的第一导电类型源极注入区106;以及位于第一导电类型外延层100顶部的栅氧化层108。
该ESD保护结构可以用于栅控功率器件中,通过在栅控功率器件的两个元胞之间加入一个如图1所示的结构,可在不影响该功率器件击穿电压的前提下,使该器件具备双向的,较小漏电性能的抗ESD能力。
下面详细说明该ESD保护结构的工作原理。在该ESD保护结构中,第一导电类型漏极注入区105与器件的栅极112短接,而第一导电类型源极注入区106与器件的源极107则通过金属源极110短接。ESD保护结构的源极与漏极之间串联了3个背靠背的MOS结构M1、M2、M3,如图1所示。若第一导电类型为N型,则为两个NMOS(即,N型金属氧化物半导体场效应晶体管)和一个PMOS(即,P型金属氧化物半导体场效应晶体管)串联;若第一导电类型为P型,则为两个PMOS和一个NMOS串联。通常,这三个MOS结构的阈值电压远大于器件元胞区的阈值电压,并低于栅氧化层108的击穿电压。
MOS结构M1、M3的阈值可通过调整漏极注入区105、源极注入区106的注入剂量以及其在相应的具有第二导电类型的阱区101中的位置改变;MOS结构M2的阈值可通过调整调阈值注入区104的注入剂量改变。漏极注入区105与其所处于的第一具有第二导电类型的阱区101-1的边界的距离L1以及源极注入区106与其所处于的第二具有第二导电类型的阱区101-2的边界的距离L2相接近,特别地,距离L1可以与距离L2相等。并且,距离L1和距离L2均大于源极107与其所处于的第二具有第二导电类型的阱区101-2的边界的距离L3。这样设置是因为MOS的开启电压与长度有关,这样就不会影响器件本身的正常应用。其中,距离L2是源极注入区106与其相邻的第二具有第二导电类型的阱区101-2的边界的距离,距离L3是源极107与其相邻的第二具有第二导电类型的阱区101-2的边界的距离,如图1所示。
此外,第一导电类型漏极注入区105的注入剂量和第一导电类型源极注入区106的注入剂量为1×1014~5×1016/cm2。第一导电类型调阈值注入区104的注入剂量为5×1011~1×1013/cm2。
同时,在源极与ESD保护结构的漏极之间还存在3个背靠背的PN结J1、J2、J3,如图1所示。以第一导电类型为N型,即器件为NMOS为例,当栅极施加一个正向电压脉冲时,M1和M3导通,在ESD保护结构的源极与漏极之间就形成了一条电流通路,可将该ESD上的电荷释放掉。当栅极施加一个反向电压脉冲时,M2导通,J1结正偏,器件的金属源极110与ESD保护结构的金属栅极111,即漏极111之间同样存在一个电流通路,将该ESD上的电荷释放掉。因此,该结构具有双向的ESD保护能力。当ESD上的电压未达到MOS结构的阈值电压时,MOS结构的漏电相对于多晶硅二极管很小,因此本结构具有较小的漏电性能。
另一方面,由于该ESD保护结构并未对栅控功率器件的元胞区结构进行明显改动,因此通过合理设计J2和J3的位置可使该栅控功率器件的击穿电压不受影响。
上述的ESD保护结构可以适用于栅控功率器件,例如VDMOS、LDMOS、IGBT、MCT等多种器件。当然,上述的ESD保护结构也可以用于其它类型的器件,只是由于可能工艺上不兼容导致制造成本提高。
本发明还提供了一种包括上述ESD保护结构的栅控功率器件。如图2所示,本发明的栅控功率器件包括两个上述的ESD保护结构。当然图2只是示例,在实际设计时也可以根据需要包括两个以上的ESD保护结构。图2中的栅控功率器件包括两个前述的ESD保护结构,另外还包括:位于外延层100内,阱区101之间的,且位于该器件两侧的第一导电类型的JFET区103;第一导电类型的VDMOS(即,垂直双扩散金属氧化物半导体场效应晶体管)源极107;位于芯片顶部的隔离介质层109;位于芯片表面的金属源极110、金属栅极111;以及位于栅氧化层108与隔离介质层109之间的多晶栅极112。
其中,具有第二导电类型的阱区101,第一导电类型阱区102,第一导电类型调阈值注入区104,第一导电类型漏极注入区105,第一导电类型源极注入区106,以及栅氧化层108组成了三个串联的MOS结构,这三个串联的MOS结构组成了本发明的ESD保护结构。并且,图2中有两个对称的ESD保护结构。若第一导电类型为N型,则此三个串联的MOS结构为两个NMOS和一个PMOS,若第一导电类型为P型,则此三个串联的MOS结构为两个PMOS和一个NMOS。
需要说明的是,本发明的ESD保护结构适用于所有栅控功率器件,但是由于不同的栅控功率器件的结构会有所不同,因此在具体实现时,包括该ESD保护结构的具体栅控功率器件的结构也可能与图2所示出的栅控功率器件的结构不同。并且在具体制造时,为了实现工艺上的兼容,也允许ESD保护结构的具体体现形式有所变化。
本发明还提供了上述包括ESD保护结构的栅控功率器件的制造方法。图3A-3F具体示出了该栅控功率器件的制造方法的流程图。下面结合附图,详细说明该制造方法。该制造方法包括:
步骤一:在第一导电类型外延层100中生成第一导电类型阱区102与第一导电类型JFET区103,如图3A所示。图3A为第一导电类型阱区102与第一导电类型JFET区103的杂质注入及退火后的结构,两者既可由同一次注入形成又可由不同工艺分别实现,且两者注入剂量均为1×1012~5×1014/cm2。
步骤二:在第一导电类型外延层100中生成具有第二导电类型的阱区101,具有第二导电类型的阱区101至少包括相邻的第一具有第二导电类型的阱区101-1和第二具有第二导电类型的阱区101-2,如图3B所示。图3B为具有第二导电类型的阱区101的注入及退火工艺后的结构,其注入剂量为1×1013~1×1015/cm2。另外,图3B中示出了5个具有第二导电类型的阱区101和两个第一导电类型阱区102。例如,位于一个第一导电类型阱区102两侧且紧邻该第一导电类型阱区102的两个具有第二导电类型的阱区101即为相邻的具有第二导电类型的阱区101。在该步骤中,可以根据需要,例如需要生成的ESD保护结构的个数来确定所生成的具有第二导电类型的阱区101的个数。
步骤三:在第一具有第二导电类型的阱区101-1中生成第一导电类型漏极注入区105,在第二具有第二导电类型的阱区101-2中生成第一导电类型源极注入区106、第一导电类型源极107,如图3C所示。图3C为漏极注入区105、源极注入区106、源极107的注入及退火工艺后的结构,这三个部分可由同一工艺形成,区别为注入窗口大小及相对于各自所处具有第二导电类型的阱区101的边界的距离不同。漏极注入区105、源极注入区106、源极107注入离子类型为第一导电类型,且注入剂量均为1×1014~5×1016/cm2。另外,在形成漏极注入区105、源极注入区106、源极107时,应使得第一导电类型漏极注入区105与其所处的第一具有第二导电类型的阱区101-1的边界的距离L1以及第一导电类型源极注入区106与其所处的第二具有第二导电类型的阱区101-2的边界的距离L2相接近,且均大于第一导电类型源极107与其所处的第二具有第二导电类型的阱区101-2的边界的距离L3。其中,距离L2是源极注入区106与其相邻的第二具有第二导电类型的阱区101-2的边界的距离,距离L3是源极107与其相邻的第二具有第二导电类型的阱区101-2的边界的距离,如图3C所示。
步骤四:在所述第一导电类型阱区102中生成第一导电类型调阈值注入区104,如图3D所示。图3D为调阈值注入区104形成的结构,其注入剂量为5×1011~1×1013/cm2。
步骤五:在所述第一导电类型外延层100顶部生成栅氧化层108,并在所述栅氧化层108顶部生成多晶栅极112,如图3E所示。图3E为栅氧化层108、多晶栅极112的淀积和刻蚀后的结构。
步骤六:在所述多晶栅极112顶部生成隔离介质层109,如图3F所示。图3F为隔离介质层109的淀积和刻蚀后的结构。
由上述工艺过程可以看出,本发明的ESD保护结构的制造工艺与栅控功率器件的元胞区制造工艺兼容。
根据本发明的ESD保护结构包括串联在源极和漏极之间的3个背靠背的MOS结构M1、M2、M3。当当栅极施加一个正向电压脉冲时,M1和M3导通,在ESD保护结构的源极与漏极之间就形成了一条电流通路,可将该ESD上的电荷释放掉。当栅极施加一个反向电压脉冲时,M2导通,J1结正偏,器件的金属源极110与ESD保护结构的金属栅极111,即漏极111之间同样存在一个电流通路,将该ESD上的电荷释放掉。因此,该结构具有双向的ESD保护能力。并且,该结构具有较小的漏电性能。
上面描述的内容可以单独地或者以各种方式组合起来实施,而这些变型方式都在本发明的保护范围之内。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包含一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个…”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在以上的描述中,对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解,可以通过现有技术中的各种手段,来形成所需形状的层、区域等。另外,为了形成同一结构,本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。以上参照本发明的实施例对本发明予以了说明。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围,本领域技术人员可以做出多种替换和修改,这些替换和修改都应落在本发明的范围之内。
Claims (10)
1.一种ESD保护结构,其特征在于,所述ESD保护结构包括:
第一导电类型外延层(100);
位于所述第一导电类型外延层(100)内的第一具有第二导电类型的阱区(101-1)和第二具有第二导电类型的阱区(101-2);
位于所述外延层(100)内,在所述第一具有第二导电类型的阱区(101-1)和所述第二具有第二导电类型的阱区(101-2)之间的第一导电类型阱区(102);
位于所述第一导电类型阱区(102)内的第一导电类型调阈值注入区(104);
位于所述第一具有第二导电类型的阱区(101-1)内的第一导电类型漏极注入区(105);
位于第二具有第二导电类型的阱区(101-2)中的第一导电类型源极注入区(106);以及
位于所述第一导电类型外延层(100)顶部的栅氧化层(108)。
2.如权利要求1所述的ESD保护结构,其特征在于,所述第一导电类型漏极注入区(105)的注入剂量和所述第一导电类型源极注入区(106)的注入剂量为1×1014~5×1016/cm2。
3.如权利要求1所述的ESD保护结构,其特征在于,所述第一导电类型调阈值注入区(104)的注入剂量为5×1011~1×1013/cm2。
4.如权利要求1所述的ESD保护结构,其特征在于,所述第二具有第二导电类型的阱区(101-2)还包括第一导电类型源极(107),所述第一导电类型漏极注入区(105)与所述第一具有第二导电类型的阱区(101-1)的边界的距离L1以及所述第一导电类型源极注入区(106)与其相邻的第二具有第二导电类型的阱区(101-2)的边界的距离L2均大于所述第一导电类型源极(107)与其相邻的第二具有第二导电类型的阱区(101-2)的边界的距离L3。
5.如权利要求4所述的ESD保护结构,其特征在于,所述第一导电类型漏极注入区(105)与所述第一具有第二导电类型的阱区(101-1)的边界的距离L1和所述第一导电类型源极注入区(106)与其相邻的第二具有第二导电类型的阱区(101-2)的边界的距离L2相等。
6.一种栅控功率器件,其特征在于,所述栅控功率器件包括至少一个上述权利要求1-5中任一项所述的ESD保护结构。
7.一种具有ESD保护结构的栅控功率器件的制造方法,其特征在于,所述制造方法包括以下步骤:
(1)在第一导电类型外延层(100)中生成第一导电类型阱区(102)与第一导电类型JFET区(103);
(2)在所述第一导电类型外延层(100)中生成具有第二导电类型的阱区(101),所述具有第二导电类型的阱区(101)至少包括相邻的第一具有第二导电类型的阱区(101-1)和第二具有第二导电类型的阱区(101-2);
(3)在所述第一具有第二导电类型的阱区(101-1)中生成第一导电类型漏极注入区(105),在所述第二具有第二导电类型的阱区(101-2)中生成第一导电类型源极注入区(106)、第一导电类型源极(107);
(4)在所述第一导电类型阱区(102)中生成第一导电类型调阈值注入区(104);
(5)在所述第一导电类型外延层(100)顶部生成栅氧化层(108),并在所述栅氧化层(108)顶部生成多晶栅极(112);
(6)在所述多晶栅极(112)顶部生成隔离介质层(109)。
8.如权利要求7所述的制造方法,其特征在于,在所述步骤(3)中,所述第一导电类型漏极注入区(105)的注入剂量和所述第一导电类型源极注入区(106)的注入剂量为1×1014~5×1016/cm2。
9.如权利要求7所述的制造方法,其特征在于,在所述步骤(4)中,所述第一导电类型调阈值注入区(104)的注入剂量为5×1011~1×1013/cm2。
10.如权利要求7所述的制造方法,其特征在于,在所述步骤(3)中,生成所述第一导电类型漏极注入区(105)、所述第一导电类型源极注入区(106)、所述第一导电类型源极(107)时,使得所述第一导电类型漏极注入区(105)与所述第一具有第二导电类型的阱区(101-1)的边界的距离L1以及所述第一导电类型源极注入区(106)与其相邻的第二具有第二导电类型的阱区(101-2)的边界的距离L2均大于所述第一导电类型源极(107)与其相邻的第二具有第二导电类型的阱区(101-2)的边界的距离L3。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510115366.8A CN104733445B (zh) | 2015-03-17 | 2015-03-17 | Esd保护结构、包括该结构的栅控功率器件及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510115366.8A CN104733445B (zh) | 2015-03-17 | 2015-03-17 | Esd保护结构、包括该结构的栅控功率器件及制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104733445A true CN104733445A (zh) | 2015-06-24 |
CN104733445B CN104733445B (zh) | 2017-12-29 |
Family
ID=53457191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510115366.8A Active CN104733445B (zh) | 2015-03-17 | 2015-03-17 | Esd保护结构、包括该结构的栅控功率器件及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104733445B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1450638A (zh) * | 2002-04-05 | 2003-10-22 | 华邦电子股份有限公司 | 双向过电压与静电放电防护装置 |
US6784029B1 (en) * | 2002-04-12 | 2004-08-31 | National Semiconductor Corporation | Bi-directional ESD protection structure for BiCMOS technology |
CN101807598A (zh) * | 2010-03-17 | 2010-08-18 | 浙江大学 | 一种pnpnp型双向可控硅 |
CN101834433A (zh) * | 2010-03-17 | 2010-09-15 | 浙江大学 | 一种基于互补型scr的静电放电防护电路 |
-
2015
- 2015-03-17 CN CN201510115366.8A patent/CN104733445B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1450638A (zh) * | 2002-04-05 | 2003-10-22 | 华邦电子股份有限公司 | 双向过电压与静电放电防护装置 |
US6784029B1 (en) * | 2002-04-12 | 2004-08-31 | National Semiconductor Corporation | Bi-directional ESD protection structure for BiCMOS technology |
CN101807598A (zh) * | 2010-03-17 | 2010-08-18 | 浙江大学 | 一种pnpnp型双向可控硅 |
CN101834433A (zh) * | 2010-03-17 | 2010-09-15 | 浙江大学 | 一种基于互补型scr的静电放电防护电路 |
Also Published As
Publication number | Publication date |
---|---|
CN104733445B (zh) | 2017-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2942816B1 (en) | Semiconductor device | |
US9559171B2 (en) | Semiconductor device | |
US10354992B2 (en) | Semiconductor devices and methods for forming a semiconductor device | |
CN102714205A (zh) | 具有集成的瞬态过压保护的接合焊盘 | |
US20130049112A1 (en) | Electrostatic discharge protection device and applications thereof | |
US7081394B2 (en) | Device for electrostatic discharge protection and method of manufacturing the same | |
CN103258814A (zh) | 一种集成电路芯片esd防护用ldmos scr器件 | |
CN102446912B (zh) | 金属氧化物半导体晶体管esd保护结构及其制备方法 | |
CN107452735B (zh) | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 | |
CN104037171B (zh) | 半导体元件及其制造方法与操作方法 | |
CN105448961A (zh) | 超结器件的终端保护结构 | |
JP6809586B2 (ja) | 半導体装置 | |
CN104716132A (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
CN103985710A (zh) | 一种双向scr结构的esd防护器件 | |
CN104253123A (zh) | 静电放电保护结构 | |
JP7022148B2 (ja) | 縦型fet構造 | |
US20140302647A1 (en) | Symmetric blocking transient voltage suppressor (tvs) using bipolar npn and pnp transistor base snatch | |
CN108321156A (zh) | 一种半导体器件的静电防护方法及半导体器件 | |
CN103915433A (zh) | 一种嵌有环形栅mosfet的抗辐射scr静电防护器件 | |
US9349718B2 (en) | ESD snapback based clamp for finFET | |
CN104733445A (zh) | Esd保护结构、包括该结构的栅控功率器件及制造方法 | |
CN102420245A (zh) | 用于esd防护的低电压触发硅控整流器及其制造方法 | |
JP6292047B2 (ja) | 半導体装置 | |
CN103035637B (zh) | Rfldmos工艺中的esd器件及制造方法 | |
CN105990319B (zh) | 功率开关元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |