CN104733324B - 一种碳化硅器件的栅槽制作方法 - Google Patents

一种碳化硅器件的栅槽制作方法 Download PDF

Info

Publication number
CN104733324B
CN104733324B CN201510124930.2A CN201510124930A CN104733324B CN 104733324 B CN104733324 B CN 104733324B CN 201510124930 A CN201510124930 A CN 201510124930A CN 104733324 B CN104733324 B CN 104733324B
Authority
CN
China
Prior art keywords
silicon carbide
grid groove
epitaxial wafer
medium layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510124930.2A
Other languages
English (en)
Other versions
CN104733324A (zh
Inventor
邓小川
萧寒
户金豹
申华军
李妍月
唐亚超
甘志
梁坤元
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201510124930.2A priority Critical patent/CN104733324B/zh
Publication of CN104733324A publication Critical patent/CN104733324A/zh
Application granted granted Critical
Publication of CN104733324B publication Critical patent/CN104733324B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体制造工艺,特别涉及一种碳化硅UMOS器件的栅槽制作方法。本发明的碳化硅器件的栅槽制作方法,主要是:根据栅槽区域窗口对碳化硅外延片上的介质层进行刻蚀,在刻蚀中保留碳化硅上表面部分介质层,然后采用腐蚀工艺对该部分介质层进行腐蚀,使介质层与碳化硅外延片的接触区域形成圆滑的弧形,从而使碳化硅外延片在刻蚀后能形成侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构。本发明的有益效果为,得到了侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构,减小了槽栅底部的电场集中效应,提高了器件击穿性能和可靠性。本发明尤其适用于碳化硅器件栅槽结构制作。

Description

一种碳化硅器件的栅槽制作方法
技术领域
本发明涉及半导体制造工艺,特别涉及一种碳化硅UMOS器件的栅槽制作方法。
背景技术
碳化硅材料具有优良的物理和电学特性,以其大禁带宽度、高临界击穿电场、高热导率和高饱和漂移速度等独特优点,成为制作高压、高功率、耐高温、高频、抗辐照器件的理想半导体材料,在军事和民事方面具有广阔的应用前景。以碳化硅材料制备的电力电子器件已成为目前半导体领域的热点器件和前沿研究领域之一。
碳化硅材料硬度高、化学性质稳定,难以通过湿法腐蚀形成各种结构,目前只能采用干法刻蚀的方法。对于碳化硅槽栅结构器件如UMOSFET、Trench Gate IGBT以及碳化硅MEMS器件等三维结构器件,刻蚀形貌、刻蚀损伤以及刻蚀表面残留物等均对碳化硅器件的研制及性能有很大的影响。
为了降低槽栅结构器件的电场强度、提高器件可靠性并增大沟道迁移率,栅槽必须具有侧壁陡直、底角不存在微沟槽且底角圆滑的形貌。由于采用金属做掩膜,容易在刻蚀过程中金属簇会溅射到碳化硅表面,而金属刻蚀速率远小于碳化硅刻蚀速率,从而导致微掩膜的形成;所以现有碳化硅UMOS器件的栅槽工艺多采用高陡直的绝缘介质作为刻蚀掩膜来消除微掩膜缺陷。如图2至图8所示,是现有碳化硅槽栅的形成方法的各步骤中器件的结构示意图,现有沟槽栅的形成方法包括步骤:
步骤一:如图2所示,清洗碳化硅外延片;
步骤二:如图3所示,在所述碳化硅外延片上形成第一介质层;
步骤三:如图4所示,在所述第一介质层上形成第二介质层,所述第二介质层的组成材料和所述第一介质层的组成材料不同;
步骤四:如图5所示,在所述第二介质层上涂覆光刻胶,并光刻显影出栅槽区域窗口;
步骤五:如图6所示,利用所述栅槽区域窗口刻蚀第二介质层至第一介质层表面,去除光刻胶;
步骤六:如图7所示,以所述未被刻蚀第二层介质作为掩膜,利用所述栅槽区域窗口对所述第一介质层进行选择性刻蚀,刻蚀至碳化硅表面,由于第一介质层和第二介质层的刻蚀选择比大于20,可以获得陡直的刻蚀窗口;
步骤七:如图8所示,以所述未被刻蚀第一层介质作为掩膜,利用所述栅槽区域窗口对所述碳化硅外延片进行选择性刻蚀,由于第一介质层掩膜窗口比较陡直,刻蚀出的碳化硅栅槽容易出现如图8所示的微沟槽结构。
可见传统工艺流程制造的碳化硅器件栅槽结构,在刻蚀中很容易出现微沟槽。微沟槽是指在临近侧壁的底部可能形成的V形凹槽,它主要是由于该处刻蚀速率增强造成。微沟槽的存在会导致器件栅槽底部的电场集中,降低器件的稳定性和可靠性。
发明内容
本发明的目的,就是针对上述传统碳化硅器件栅槽制造工艺中存在的问题,提出一种能够形成侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构的方法。
本发明的技术方案:一种碳化硅器件的栅槽制作方法,其特征在于,包括以下步骤:
第一步:清洗碳化硅外延片;
第二步:在碳化硅外延片上表面生成第一介质层;
第三步:在第一介质层上表面生成第二介质层;
第四步:在第二介质层上表面涂覆光刻胶,并在第二介质层上表面中部光刻显影出第一栅槽区域窗口;
第五步:采用光刻技术,将第一栅槽区域窗口与第一介质层之间的第二介质层刻蚀掉,去除光刻胶;
第六步:采用刻蚀技术,将第一栅槽区域窗口下的第一介质层部分刻蚀掉;
第七步:采用腐蚀技术,将第一栅槽区域窗口与碳化硅外延片之间的第一介质层腐蚀掉,形成第二栅槽区域窗口;所述第二栅槽区域窗口两侧的第一介质层与碳化硅外延片上表面的连接处为圆弧过渡;
第八步:采用刻蚀技术,对第二栅槽区域窗口下的碳化硅外延片进行刻蚀,形成栅槽区域。
进一步的,所述第一介质层为SiO2或SiN。
进一步的,所述第二介质层为非晶硅或单晶硅。
进一步的,所述第二介质层和第一介质层的刻蚀选择比高于20。
进一步的,所述第一介质层和碳化硅外延片的刻蚀选择比高于3。
进一步的,所述将第一栅槽区域窗口与第一介质层之间的第二介质层刻蚀掉,其中刻蚀使用的气体是HBr、Cl2中的任意一种或任意多种的混合物。
进一步的,所述将第一栅槽区域窗口下的第一介质层部分刻蚀掉,其中刻蚀使用的气体是CF2、C4F8、CHF3、SF6中的任意一种或任意多种的混合物。
进一步的,所述对第二栅槽区域窗口下的碳化硅外延片进行刻蚀,其中刻蚀使用的气体是CF4、CHF3、SF6中的任意一种或任意多种的混合物中添加O2和Ar气。
本发明的有益效果为,本发明选择合适的刻蚀阻挡层材料和刻蚀、腐蚀技术,可以精确地对碳化硅刻蚀掩膜层形貌进行控制,获得了上部陡直,底角圆滑的刻蚀掩膜窗口。通过此窗口对碳化硅外延片进行刻蚀,得到了侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构,减小了槽栅底部的电场集中效应,提高了器件击穿性能和可靠性。
附图说明
图1是现有碳化硅UMOS器件的栅槽制作方法流程示意图;
图2是现有碳化硅UMOS器件的栅槽制作工艺中碳化硅外延片结构示意图;
图3是现有碳化硅UMOS器件的栅槽制作工艺中在碳化硅外延片上生成第一介质层后结构示意图;
图4是现有碳化硅UMOS器件的栅槽制作工艺中在第一介质层上生成第二介质层后结构示意图;
图5是现有碳化硅UMOS器件的栅槽制作工艺中在第二介质层上涂覆光刻胶并光刻显影栅槽区域窗口后结构示意图;
图6是现有碳化硅UMOS器件的栅槽制作工艺中光刻第二介质层后结构示意图;
图7是现有碳化硅UMOS器件的栅槽制作工艺中刻蚀第一介质层后结构示意图;
图8是现有碳化硅UMOS器件的栅槽制作工艺中刻蚀碳化硅外延片后形成栅槽结构的结构示意图;
图9为依照现有碳化硅UMOS器件的栅槽制作方法实施例形成的具有微沟槽的碳化硅栅槽结构SEM图;
图10是本发明的碳化硅UMOS器件的栅槽制作方法流程图;
图11是本发明碳化硅UMOS器件的栅槽制作工艺中碳化硅外延片结构示意图;
图12是本发明碳化硅UMOS器件的栅槽制作工艺中在碳化硅外延片上生成第一介质层后结构示意图;
图13是本发明碳化硅UMOS器件的栅槽制作工艺中在第一介质层上生成第二介质层后结构示意图;
图14是本发明碳化硅UMOS器件的栅槽制作工艺中在第二介质层上涂覆光刻胶并光刻显影栅槽区域窗口后结构示意图;
图15是本发明碳化硅UMOS器件的栅槽制作工艺中光刻第二介质层后结构示意图;
图16是本发明碳化硅UMOS器件的栅槽制作工艺中部分刻蚀第一介质层后结构示意图;
图17是本发明碳化硅UMOS器件的栅槽制作工艺中腐蚀第一介质层后形成第二栅槽区域窗口后的结构示意图;
图18是本发明碳化硅UMOS器件的栅槽制作工艺中刻碳化硅外延片形成栅槽结构后示意图;
图19为本发明的工艺形成的侧壁陡直、无微沟槽且底脚圆滑的碳化硅栅槽结构SEM图。
具体实施方式
下面结合附图对本发明进行详细的描述
如图10所示,为本发明碳化硅UMOS器件的栅槽制作方法的流程图;如图11至图18所示,是本发明碳化硅UMOS器件的栅槽制作方法的各步骤结构示意图。本发明实施例沟栅槽的形成方法包括如下步骤:
步骤一:如图11所示,清洗碳化硅外延片;
步骤二:如图12所示,在所述碳化硅外延片上形成第一介质层;
步骤三:如图13所示,在所述第一介质层上形成第二介质层,所述第二介质层的组成材料和所述第一介质层的组成材料不同;
步骤四:如图14所示,在所述在第二介质层上涂覆光刻胶,并光刻显影出初步栅槽区域窗口;
步骤五:如图15所示,利用所述初步栅槽区域窗口刻蚀第二介质层至第一介质层表面,去除光刻胶;
步骤六:如图16所示,以所述未被刻蚀第二层介质作为掩膜,利用初步栅槽区域窗口对所述第一介质层进行部分选择性刻蚀,刻蚀深度为D,未刻蚀深度为d,刻蚀深度小于第一介质层厚度,第一介质层和第二介质层的刻蚀选择比大于20,可以获得陡直的刻蚀窗口;
步骤七:如图17所示,以所述未被刻蚀第二层介质作为掩膜,利用初步栅槽区域窗口对所述未被刻蚀完的第一介质层进行选择性腐蚀直至所述碳化硅外延片表面,获得最终栅槽区域窗口,根据腐蚀的各向同性,可以获得底角圆滑的刻蚀窗口,栅槽区域窗口两侧的第一介质层与碳化硅外延片上表面连接处形成圆弧过渡,以此作为最终栅槽区域窗口;
步骤八:如图18所示,利用所述未被刻蚀第一层介质作为掩膜,对所述碳化硅外延片进行选择性刻蚀,由于第一介质层窗口具有上部陡直,底角圆滑的形貌特征,所以可以获得侧壁陡直,底角不存在微沟槽且底角圆滑的碳化硅栅槽结构。

Claims (3)

1.一种碳化硅器件的栅槽制作方法,其特征在于,包括以下步骤:
第一步:清洗碳化硅外延片;
第二步:在碳化硅外延片上表面生成第一介质层;
第三步:在第一介质层上表面生成第二介质层;
第四步:在第二介质层上表面涂覆光刻胶,并在第二介质层上表面中部光刻显影出第一栅槽区域窗口;
第五步:采用光刻技术,将第一栅槽区域窗口与第一介质层之间的第二介质层刻蚀掉,去除光刻胶;
第六步:采用刻蚀技术,将第一栅槽区域窗口下的第一介质层部分刻蚀掉;
第七步:采用腐蚀技术,将第一栅槽区域窗口与碳化硅外延片之间的第一介质层腐蚀掉,形成第二栅槽区域窗口;所述第二栅槽区域窗口两侧的第一介质层与碳化硅外延片上表面的连接处为圆弧过渡;
第八步:采用刻蚀技术,对第二栅槽区域窗口下的碳化硅外延片进行刻蚀,形成栅槽区域。
2.根据权利要求1所述的一种碳化硅器件的栅槽制作方法,其特征在于,所述第一介质层为SiO2或SiN。
3.根据权利要求2所述的一种碳化硅器件的栅槽制作方法,其特征在于,所述第二介质层为非晶硅或单晶硅。
CN201510124930.2A 2015-03-20 2015-03-20 一种碳化硅器件的栅槽制作方法 Expired - Fee Related CN104733324B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510124930.2A CN104733324B (zh) 2015-03-20 2015-03-20 一种碳化硅器件的栅槽制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510124930.2A CN104733324B (zh) 2015-03-20 2015-03-20 一种碳化硅器件的栅槽制作方法

Publications (2)

Publication Number Publication Date
CN104733324A CN104733324A (zh) 2015-06-24
CN104733324B true CN104733324B (zh) 2017-06-09

Family

ID=53457116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510124930.2A Expired - Fee Related CN104733324B (zh) 2015-03-20 2015-03-20 一种碳化硅器件的栅槽制作方法

Country Status (1)

Country Link
CN (1) CN104733324B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128942A (zh) * 2016-08-26 2016-11-16 株洲中车时代电气股份有限公司 一种消除碳化硅器件终端刻蚀中微掩膜的方法
CN113410136A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种碳化硅沟槽刻蚀方法
CN114551227A (zh) * 2022-02-25 2022-05-27 上海积塔半导体有限公司 碳化硅沟槽的刻蚀方法及碳化硅器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022127A (zh) * 2007-03-26 2007-08-22 电子科技大学 三维槽栅金属半导体场效应晶体管
CN102339748A (zh) * 2011-11-01 2012-02-01 中国科学院微电子研究所 降低hemt器件栅槽刻蚀损伤的方法
CN103617956A (zh) * 2013-10-24 2014-03-05 中国电子科技集团公司第五十五研究所 一种碳化硅静电感应晶体管减小栅长的方法
CN103715077A (zh) * 2014-01-06 2014-04-09 中国科学院微电子研究所 一种深亚微米u型栅槽的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4221420B2 (ja) * 2005-06-06 2009-02-12 エルピーダメモリ株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022127A (zh) * 2007-03-26 2007-08-22 电子科技大学 三维槽栅金属半导体场效应晶体管
CN102339748A (zh) * 2011-11-01 2012-02-01 中国科学院微电子研究所 降低hemt器件栅槽刻蚀损伤的方法
CN103617956A (zh) * 2013-10-24 2014-03-05 中国电子科技集团公司第五十五研究所 一种碳化硅静电感应晶体管减小栅长的方法
CN103715077A (zh) * 2014-01-06 2014-04-09 中国科学院微电子研究所 一种深亚微米u型栅槽的制作方法

Also Published As

Publication number Publication date
CN104733324A (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
CN105448737A (zh) 用以形成硅凹槽的蚀刻制作工艺方法与鳍式场效晶体管
CN104733324B (zh) 一种碳化硅器件的栅槽制作方法
JP2008193098A5 (zh)
JP2009164558A (ja) 半導体装置とその製造方法、並びにトレンチゲートの製造方法
CN101770974B (zh) 浅沟槽隔离结构的制造方法
CN105762176A (zh) 碳化硅mosfet器件及其制作方法
CN104733301B (zh) 用于制造具有斜切边缘终止的半导体器件的方法
CN106653841A (zh) 半导体结构及其形成方法
CN104900495A (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
JP2021507507A5 (zh)
CN103943549A (zh) 一种浅沟槽氧化物空洞和浮栅极多晶硅凹点的消除方法
CN102522335B (zh) 一种功率器件终端环的制造方法及其结构
CN102339748B (zh) 降低hemt器件栅槽刻蚀损伤的方法
WO2013029210A1 (zh) 后栅工艺中假栅的制造方法
CN105448697A (zh) 高深宽比结构的刻蚀方法及mems器件的制作方法
CN101859698B (zh) 槽刻蚀及多晶硅注入工艺
CN104779164B (zh) 一种提高沟槽型vdmos栅氧层击穿电压的方法
CN102412139A (zh) 一种无定形碳硬掩模的等离子体刻蚀方法
CN104835738A (zh) 一种形成FinFET器件的鳍片的方法
CN105336602A (zh) 控制多晶硅刻蚀侧壁角度的方法
CN102386122B (zh) 采用硬掩膜形成隔离沟槽的方法
KR100772709B1 (ko) 반도체 소자의 소자분리막 제조방법
CN102130161A (zh) 功率场效应管及其制造方法
CN104064465B (zh) 半导体器件的形成方法
CN104851782A (zh) 一种4H-SiC UMOSFET栅槽的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170609

Termination date: 20200320

CF01 Termination of patent right due to non-payment of annual fee