CN104716250A - 一种极微细无金银合金镀金键合丝及其制作方法 - Google Patents

一种极微细无金银合金镀金键合丝及其制作方法 Download PDF

Info

Publication number
CN104716250A
CN104716250A CN201510092825.5A CN201510092825A CN104716250A CN 104716250 A CN104716250 A CN 104716250A CN 201510092825 A CN201510092825 A CN 201510092825A CN 104716250 A CN104716250 A CN 104716250A
Authority
CN
China
Prior art keywords
gold
silver alloy
wire
silver
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510092825.5A
Other languages
English (en)
Inventor
程平
李明
郑东风
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ANHUI HUAJING MICROELECTRONICS MATERIALS Co Ltd
Original Assignee
ANHUI HUAJING MICROELECTRONICS MATERIALS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANHUI HUAJING MICROELECTRONICS MATERIALS Co Ltd filed Critical ANHUI HUAJING MICROELECTRONICS MATERIALS Co Ltd
Priority to CN201510092825.5A priority Critical patent/CN104716250A/zh
Publication of CN104716250A publication Critical patent/CN104716250A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明公开了一种极微细无金银合金镀金键合丝及其制作方法，它包括极微细无金银合金丝，所述极微细无金银合金丝是以高纯银为主体，添加无金改性元素熔铸拉拔而成，并连续穿过极微细电镀装置中的除油、第一清洗、活化、第二清洗、阳极、第三清洗和烘干槽，并由烘干槽烘干后收于收线系统的收线盘上，从而得到极微细无金银合金镀金键合丝。本发明以高纯银为主体，添加微量改性元素熔铸拉拔成0.03mm以下极微细丝，在极微细层面直接对丝线进行表面电镀金膜层处理，以满足半导体集成电路及LED封装领域键合丝线所需。

Description

一种极微细无金银合金镀金键合丝及其制作方法
技术领域
本发明涉及半导体、集成电路及LED封装产业用材料技术领域，具体涉及一种极微细无金银合金镀金键合丝及其制作方法。
背景技术
键合丝（bonding wire）是连接芯片与外部封装基板（substrate）和/或多层线路板（PCB）的主要连接方式。键合丝发展趋势，从应用方向上主要是线径细微化、高车间寿命（floor life）以及高线轴长度。
典型的半导体器件及LED芯片的键合引线主体是金线、高金银合金线，由于金的价格高昂，不利于降低产品的成本，而银或银合金虽可降低成本，但因其容易硫化、氧化影响使用性能；银的导电性优于铜和金，如在银或银合金丝的表面镀覆金膜层既可保有银的高导电性能，又具有金丝的同样效果，且含金量极低，是替代金丝的最佳选择。现有的银合金丝镀金技术，都是在较大丝径如0.1mm—0.05mm之间的含金合金丝上进行镀覆金膜层，然后再根据需要拉拔成较细丝径的成品；因为10几微米线径的丝线张力只有不到几个cN，非常不利于进行连续的表面热处理。
现有含金合金镀金及或先镀后拉拔的专利技术如下：
1、如中国专利一种键合合金丝及其生产工艺，公开号：CN 102437136 A，该专利公开的键合合金丝包括基材及镀在基材表面的镀层，其中基材为总纯度≥99.9％的银材，且银材中添加有合金元素Ca、Pd、Au，镀层为黄金。该发明键合合金丝的生产工艺包括如下过程：1)将银及合金元素组成的基材进行熔铸；
2)将熔铸后的基材进行大拉丝；3)在大拉丝后的基材表面镀金；4)将表面镀金后的基材进行再拉丝；5)将上述再拉丝的镀金基材进行退火工艺处理即得所需键合金丝。该发明的说明部分包括以下叙述：
该发明的键合合金丝的生产工艺，包括如下过程：
1)将银及合金元素组成的基材进行熔铸；使用连铸炉，熔铸温度为1200°C，引出速度为60mm/min。直接将块材制成Φ 7mm合金银棒。
2)将熔铸后的Φ7mm合金银棒基材进行大拉丝；使用连续拉丝机，模具加工率为 12%，拉制到Φ0. 5mm丝材。
3)在大拉丝后的丝材表面镀金；要求镀软金，采用线式直镀方法。
4)将表面镀金后的基材进行再拉丝；使用多台连续拉丝机，模具加工率为9%，按照客户需求，拉制到Φ0. 025mm、Φ0. 023mm、Φ0. 020mm、Φ0. 018mm等规格丝材。
2、如中国专利一种表面有镀金层的金银合金键合丝及其制备方法，公开号：CN 103474408 A，该专利通过细拉伸：将中丝拉伸得到细丝。表面清洗:将细丝先用酸液清洗，再用去离子水冲清洗，烘干。表面镀金:采用在线电镀设备，对清洗后的细丝表面在线镀金。微细拉伸:将镀金后的细丝进行微细拉伸得到微细丝。
3、再如中国专利镀金金银钯合金单晶键合丝及其制造方法，公开号：CN 103779309 A，该专利是以高纯银为主体材料，包括金、钯、铕、镧等微量金属材料。其制造方法包括：提取纯度大于99.9999%的高纯银，制备成银合金铸锭，再制成铸态金银钯合金单晶母线，将单晶母线拉制成1mm左右的单晶丝，经热处理后在其表面电镀纯金保护层，再经精密拉拔、热处理、清洗后制成不同规格的镀金金银钯合金单晶键合丝。
综上所述，在上述专利中所用基材皆是含金的合金，且不论是电镀还是离子镀，都是在较粗线径进行的镀覆，然后再微细拉拔成品。
发明内容
本发明的目的在于克服现有技术的不足，提供了一种极微细无金银合金镀金键合丝及其制作方法，它是以高纯银为主体，添加微量改性元素熔铸拉拔成0.03mm以下极微细丝，在极微细层面直接对丝线进行表面电镀金膜层处理，以满足半导体集成电路及LED封装领域键合丝线所需。
本发明是通过以下技术方案实现的：
一种极微细无金银合金镀金键合丝，它包括极微细无金银合金丝，所述极微细无金银合金丝是以高纯银为主体，添加无金改性元素熔铸拉拔而成；所述极微细无金银合金丝表面直接电镀有一层金膜层。
进一步，所述改性元素包括Pd、Ca、Ce和La。
进一步，所述的Pd、Ca、Ce和La的质量分别为1%wt的Pd、5-50ppm Ca，10-100ppm Ce、10-100ppm La。
进一步，所述极微细无金银合金丝的直径为0.01mm-0.03mm。
进一步，所述金膜层的厚度为80-200nm之间。
进一步，所述高纯银的纯度为99. 999%以上。
本发明还公开了一种极微细无金银合金镀金键合丝，其特征在于，其具体步骤如下：
（1）取5N以上高纯银，分别与Pd、Ca、Ce、La熔炼成中间合金；
（2）熔铸银合金棒：将步骤（1）得到的中间合金与高纯银一起放置于单晶连铸炉内，经真空熔炼、定向凝固、拉铸成8mm银合金棒；
（3）拉拔丝材：将步骤（2）得到的8mm银合金棒经过粗拉、中拉、细拉、微细拉、极微细拉，拉拔成 0.01mm-0.03mm的极微细无金银合金丝；
（4）清洗退火：将步骤（3）得到的极微细无金银合金丝进行清洗、退火、风干，备镀覆用；
（5）采用极微细电镀装置进行镀覆金膜层，在镀覆金膜层时，将退火后的极微细无金银合金丝绕于6英寸铝轴上，每卷2-3万米，置于极微细电镀装置的放线系统轴上，丝线经带电导轮装置后形成阴极，连续穿过除油、第一清洗、活化、第二清洗、阳极、第三清洗和烘干槽，并由烘干槽烘干后收于收线系统的收线盘上，从而得到极微细无金银合金镀金键合丝；
（6）复绕分卷：根据不同用途复绕分巻，包装成品。
在步骤（5）中通过收/放线系统的张力、速度及电流控制，使丝线表面的电镀金膜层厚度在80-200nm之间可调，以满足不同需要。
上述步骤（5）中所采用的极微细电镀装置包括槽体，在所述的槽体内置有数块隔板，并通过这些隔板将所述的槽体分隔成七组密闭的槽室，在所述的槽体最左端放置有放线系统，在其右端放置有收线系统，所述七组密闭的槽室下方分别设有一个缸体，该缸体内置有一个泵或机，所述的泵或机通过管道分别与对应的密闭的槽室相连。
进一步，所述的七组密闭的槽室从左至右依次为：除油槽、第一清洗槽、活化槽、第二清洗槽、阳极槽、第三清洗槽和烘干槽。
进一步，所述每组隔板上开有若干组通孔。
进一步，所述除油槽、第一清洗槽、活化槽、第二清洗槽、阳极槽、第三清洗槽和烘干槽内分别设有若干组导轮装置。
进一步，所述缸体分别为除油剂缸、第一清洗剂缸、活化剂缸、第二清洗剂缸、镀液缸、第三清洗剂缸和烘干缸。
进一步，所述的放线系统内设有若干组放线盘，在所述的收线系统内设有若干组收线盘。
进一步，在本发明中，所述放线系统、收线系统、除油槽、第一清洗槽、活化槽、第二清洗槽、阳极槽、第三清洗槽和烘干槽可分别为两组或多组，其中，每组的第一清洗槽、活化槽、第二清洗槽、阳极槽、第三清洗槽和烘干槽分别供用一个相应的缸体。
进一步，在所述的槽体上方还设有一个精密电流控制系统，该系统包括用于控制每个缸体内的泵或机启动的控制开关、用于控制阴极和阳极电流大小的整流器和精密毫安计。
进一步，所述的导轮装置为带电导轮装置。
本发明的有益效果：以高纯银为主体，添加微量改性元素熔铸拉拔成0.03mm以下极微细丝，在极微细层面直接对丝线进行表面电镀金膜层处理，以满足半导体集成电路及LED封装领域键合丝线所需；由于丝线极微细且在净化环境制作，而极微细电镀装置采用微型化、密闭化设计，液、剂循环使用，不对环境造成污染。
附图说明
图1为极微细电镀装置侧面剖视图；
图2为图1中放线系统的A-A方向剖视图；
图3为图1中收线系统的B-B方向剖视图；
图4为图1中槽体的C-C方向剖视图；
图5为隔板结构示意图。
具体实施方式
下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
实施例一
一种极微细无金银合金镀金键合丝的制作方法，其具体步骤如下：
（1）取5N以上高纯银，分别与Pd、Ca、Ce、La熔炼成银钯、银钙、银铈、银镧中间合金；
（2）熔铸银合金棒：按Pd含量1%wt、Ca含量30ppm，Ce含量40ppm、La含量60ppm配比计算，将5N以上高纯银与步骤（1）得到的中间合金一起放置于连铸炉内，经真空熔炼、定向凝固、拉铸成8mm银合金棒；
（3）拉拔丝材：将步骤（2）得到的8mm银合金棒经过粗拉、中拉、细拉、微细拉、极微细拉，拉拔成 0.018mm的极微细无金银合金丝；
（4）清洗退火：将步骤（3）得到的极微细无金银合金丝进行清洗、退火、风干，备镀覆用；
（5）采用极微细电镀装置进行镀覆金膜层，在镀覆金膜层时，将退火后的极微细无金银合金丝绕于6英寸铝轴上，每卷3万米，置于极微细电镀装置的放线系统轴上，丝线经带电导轮装置后形成阴极，连续穿过除油、第一清洗、活化、第二清洗、阳极、第三清洗和烘干槽，并由烘干槽烘干后收于收线系统的收线盘上，通过收/放线系统的张力、速度及电流控制，使丝线表面的电镀金膜层厚度在120nm；
（6）复绕分卷：根据不同用途复绕分巻，包装成品。
实施例二
一种极微细无金银合金镀金键合丝的制作方法，其具体步骤如下：
（1）取5N以上高纯银，分别与Pd、Ca、Ce、La熔炼成银钯、银钙、银铈、银镧中间合金；
（2）熔铸银合金棒：按Pd含量1%wt、Ca含量40ppm，Ce含量50ppm、La含量40ppm配比计算，将5N以上高纯银与步骤（1）得到的中间合金一起放置于连铸炉内，经真空熔炼、定向凝固、拉铸成8mm银合金棒；
（3）拉拔丝材：将步骤（2）得到的8mm银合金棒经过粗拉、中拉、细拉、微细拉、极微细拉，拉拔成 0.025mm的极微细无金银合金丝；
（4）清洗退火：将步骤（3）得到的极微细无金银合金丝进行清洗、退火、风干，备镀覆用；
（5）采用极微细电镀装置进行镀覆金膜层，在镀覆金膜层时，将退火后的极微细无金银合金丝绕于6英寸铝轴上，每卷2万米，置于极微细电镀装置的放线系统轴上，丝线经带电导轮装置后形成阴极，连续穿过除油、第一清洗、活化、第二清洗、阳极、第三清洗和烘干槽，并由烘干槽烘干后收于收线系统的收线盘上，通过收/放线系统的张力、速度及电流控制，使丝线表面的电镀金膜层厚度在160nm；
（6）复绕分卷：根据不同用途复绕分巻，包装成品。
实施例三
一种极微细无金银合金镀金键合丝的制作方法，其具体步骤如下：
（1）取5N以上高纯银，分别与Pd、Ca、Ce、La熔炼成银钯、银钙、银铈、银镧中间合金；
（2）熔铸银合金棒：按Pd含量1%wt、Ca含量30ppm，Ce含量60ppm、La含量40ppm配比计算，将5N以上高纯银与步骤（1）得到的中间合金一起放置于连铸炉内，经真空熔炼、定向凝固、拉铸成8mm银合金棒；
（3）拉拔丝材：将步骤（2）得到的8mm银合金棒经过粗拉、中拉、细拉、微细拉、极微细拉，拉拔成 0.03mm的极微细无金银合金丝；
（4）清洗退火：将步骤（3）得到的极微细无金银合金丝进行清洗、退火、风干，备镀覆用；
（5）采用极微细电镀装置进行镀覆金膜层，在镀覆金膜层时，将退火后的极微细无金银合金丝绕于6英寸铝轴上，每卷2万米，置于极微细电镀装置的放线系统轴上，丝线经带电导轮装置后形成阴极，连续穿过除油、第一清洗、活化、第二清洗、阳极、第三清洗和烘干槽，并由烘干槽烘干后收于收线系统的收线盘上，通过收/放线系统的张力、速度及电流控制，使丝线表面的电镀金膜层厚度在200nm；
（6）复绕分卷：根据不同用途复绕分巻，包装成品。
如图1-5所示，在上述三个实施例中的步骤（5）中所采用的极微细电镀装置它包括槽体1，在槽体1内置有数块隔板2，并通过这些隔板2将所述的槽体1分隔成七组密闭的槽室（100、101、102、103、104、105、106），在槽体1最左端放置有放线系统3，在其右端放置有收线系统4，七组密闭的槽室（100、101、102、103、104、105、106）下方分别设有一个缸体5（500、501、502、503、504、505、506），每组缸体（500、501、502、503、504、505、506）内置有一个泵或机6，泵或机6通过管道7分别与对应的密闭的槽室（100、101、102、103、104、105、106）相连。
七组密闭的槽室（100、101、102、103、104、105、106）从左至右依次为：除油槽、第一清洗槽、活化槽、第二清洗槽、阳极槽、第三清洗槽和烘干槽。
除油槽、第一清洗槽、活化槽、第二清洗槽、阳极槽、第三清洗槽和烘干槽内分别设有四组导轮装置8。导轮装置8为带电导轮装置。每组隔板2上开有四组通孔20。
缸体（500、501、502、503、504、505、506）从左至右依次为：除油剂缸、第一清洗剂缸、活化剂缸、第二清洗剂缸、镀液缸、第三清洗剂缸、烘干缸。放线系统3内设有四组放线盘30，在收线系统4内设有四组收线盘40。
放线系统3、收线系统4、除油槽、第一清洗槽、活化槽、第二清洗槽、阳极槽、第三清洗槽和烘干槽分别为两组或多组，其中，每组的第一清洗槽、活化槽、第二清洗槽、阳极槽、第三清洗槽和烘干槽分别供用一个缸体。
在槽体1上方还设有一个精密电流控制系统9，该系统9包括用于控制每个缸体（500、501、502、503、504、505、506）内的泵或机6启动的控制开关900、用于控制阴极和阳极电流大小的整流器901和精密毫安计902。
将上述各实施例中所制造出的极微细无金银合金镀金键合丝进行取样测试，取样100mm，以10mm/min速度在强力测试仪上测得的丝线断裂负荷和延伸率及在电阻仪上测得的电阻率如下表所示。
线  径 断裂负荷 延 伸 率 电 阻 率
0.018mm ＞6cN ＞5% 74.80
0.025mm ＞13cN ＞9% 56.38
0.030mm ＞16cN ＞13% 48.02
从上表可以看出，本发明制造的极微细无金银合金镀金键合丝完全满足国内半导体器件、LED芯片封装用键合引线的性能要求，且其导电性、机械性能优于金线、成本低却大大低于金线。
本发明不同于现有工艺无法直接在极微细金属丝材上进行表面电镀处理，须先粗拉、中镀、再细拔，而是先将高纯银与改性元素熔铸成的银合金棒拉制成0.01mm-0.03mm的极小线径，直接进行表面电镀金膜层，无需再拉拔。本发明与现有技术相比可以防止先镀后拔时，由于内外成分硬度、塑性不同而致拉拔后膜层不均、线材不匀及表面皲裂现象，影响使用性能；同时表面镀覆金膜层后，不仅可有效防止银或银合金丝的硫化、氧化，而且不影响丝线的导电性能，其机械性能与金线非常接近，便于应用中的焊接。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (7)

1.一种极微细无金银合金镀金键合丝，其特征在于：它包括极微细无金银合金丝，所述极微细无金银合金丝是以高纯银为主体，添加无金改性元素熔铸拉拔而成；所述极微细无金银合金丝表面直接电镀有一层金膜层。
2.根据权利要求1所述一种极微细无金银合金镀金键合丝，其特征在于：所述改性元素包括Pd、Ca、Ce和La。
3.根据权利要求2所述一种极微细无金银合金镀金键合丝，其特征在于：所述的Pd、Ca、Ce和La的质量分别为1%wt的Pd、5-50ppm Ca，10-100ppm Ce、10-100ppm La。
4.根据权利要求1所述一种极微细无金银合金镀金键合丝，其特征在于：所述极微细无金银合金丝的直径为0.01mm-0.03mm。
5.根据权利要求1所述一种极微细无金银合金镀金键合丝，其特征在于：所述金膜层的厚度为80-200nm之间。
6.根据权利要求1所述一种极微细无金银合金镀金键合丝，其特征在于：所述高纯银的纯度为99. 999%以上。
7.如权利要求1-6所述一种极微细无金银合金镀金键合丝的制作方法，其特征在于，其具体步骤如下：
（1）取5N以上高纯银，分别与Pd、Ca、Ce、La熔炼成中间合金；
（2）熔铸银合金棒：将步骤（1）得到的中间合金与高纯银一起放置于单晶连铸炉内，经真空熔炼、定向凝固、拉铸成8mm银合金棒；
（3）拉拔丝材：将步骤（2）得到的8mm银合金棒经过粗拉、中拉、细拉、微细拉、极微细拉，拉拔成 0.01mm-0.03mm的极微细无金银合金丝；
（4）清洗退火：将步骤（3）得到的极微细无金银合金丝进行清洗、退火、风干，备镀覆用；
（5）采用极微细电镀装置进行镀覆金膜层，在镀覆金膜层时，将退火后的极微细无金银合金丝绕于6英寸铝轴上，每卷2-3万米，置于极微细电镀装置的放线系统轴上，丝线经带电导轮装置后形成阴极，连续穿过除油、第一清洗、活化、第二清洗、阳极、第三清洗和烘干槽，并由烘干槽烘干后收于收线系统的收线盘上，从而得到极微细无金银合金镀金键合丝；
（6）复绕分卷：根据不同用途复绕分巻，包装成品。
CN201510092825.5A 2015-03-02 2015-03-02 一种极微细无金银合金镀金键合丝及其制作方法 Pending CN104716250A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510092825.5A CN104716250A (zh) 2015-03-02 2015-03-02 一种极微细无金银合金镀金键合丝及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510092825.5A CN104716250A (zh) 2015-03-02 2015-03-02 一种极微细无金银合金镀金键合丝及其制作方法

Publications (1)

Publication Number Publication Date
CN104716250A true CN104716250A (zh) 2015-06-17

Family

ID=53415384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510092825.5A Pending CN104716250A (zh) 2015-03-02 2015-03-02 一种极微细无金银合金镀金键合丝及其制作方法

Country Status (1)

Country Link
CN (1) CN104716250A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105543532A (zh) * 2016-02-18 2016-05-04 安徽华晶微电子材料科技有限公司 一种极微细键合混合合金丝及其制作方法
CN108130446A (zh) * 2017-11-30 2018-06-08 贵研铂业股份有限公司 一种定向凝固银合金及其制备方法
CN108962859A (zh) * 2018-07-17 2018-12-07 四川威纳尔特种电子材料有限公司 一种表面镀镍的银基合金键合丝及其制备方法
CN109182827A (zh) * 2018-09-19 2019-01-11 河南大仑电子科技有限公司 晶片led封装用合金键合线及其制造方法
CN109439954A (zh) * 2018-11-02 2019-03-08 深圳粤通应用材料有限公司 一种防离子迁移键合合金丝的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2341997Y (zh) * 1998-10-28 1999-10-06 许开华 穿孔钢带的电镀设备
CN101630664A (zh) * 2009-07-10 2010-01-20 林滔 一种银基键合丝及其制备方法
CN102130068A (zh) * 2011-01-07 2011-07-20 四川威纳尔特种电子材料有限公司 一种表面有复合镀层的合金型键合丝
CN201975388U (zh) * 2010-12-15 2011-09-14 广州佳博金丝科技有限公司 防氧化铜基键合丝
CN103184362A (zh) * 2012-01-02 2013-07-03 乐金股份有限公司 合金线材及其制造方法
CN103199073A (zh) * 2013-03-14 2013-07-10 江西蓝微电子科技有限公司 银钯合金单晶键合丝及其制造方法
CN104073676A (zh) * 2014-07-15 2014-10-01 汕头市骏码凯撒有限公司 一种半导体用键合银合金丝及其制造方法
CN104377185A (zh) * 2014-01-17 2015-02-25 江西蓝微电子科技有限公司 镀金银钯合金单晶键合丝及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2341997Y (zh) * 1998-10-28 1999-10-06 许开华 穿孔钢带的电镀设备
CN101630664A (zh) * 2009-07-10 2010-01-20 林滔 一种银基键合丝及其制备方法
CN201975388U (zh) * 2010-12-15 2011-09-14 广州佳博金丝科技有限公司 防氧化铜基键合丝
CN102130068A (zh) * 2011-01-07 2011-07-20 四川威纳尔特种电子材料有限公司 一种表面有复合镀层的合金型键合丝
CN103184362A (zh) * 2012-01-02 2013-07-03 乐金股份有限公司 合金线材及其制造方法
CN103199073A (zh) * 2013-03-14 2013-07-10 江西蓝微电子科技有限公司 银钯合金单晶键合丝及其制造方法
CN104377185A (zh) * 2014-01-17 2015-02-25 江西蓝微电子科技有限公司 镀金银钯合金单晶键合丝及其制造方法
CN104073676A (zh) * 2014-07-15 2014-10-01 汕头市骏码凯撒有限公司 一种半导体用键合银合金丝及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105543532A (zh) * 2016-02-18 2016-05-04 安徽华晶微电子材料科技有限公司 一种极微细键合混合合金丝及其制作方法
CN108130446A (zh) * 2017-11-30 2018-06-08 贵研铂业股份有限公司 一种定向凝固银合金及其制备方法
CN108962859A (zh) * 2018-07-17 2018-12-07 四川威纳尔特种电子材料有限公司 一种表面镀镍的银基合金键合丝及其制备方法
CN109182827A (zh) * 2018-09-19 2019-01-11 河南大仑电子科技有限公司 晶片led封装用合金键合线及其制造方法
CN109439954A (zh) * 2018-11-02 2019-03-08 深圳粤通应用材料有限公司 一种防离子迁移键合合金丝的制备方法

Similar Documents

Publication Publication Date Title
CN104716250A (zh) 一种极微细无金银合金镀金键合丝及其制作方法
CN104716118B (zh) 一种极微细镀钯铜键合丝及其制作方法
CN106252319B (zh) 一种铜基键合引线及其生产工艺
CN105470228B (zh) 一种绝缘覆膜抗腐蚀合金键合丝及其制备方法
TWI391525B (zh) 多股絞合的鍍銅之鋁電纜及其製造方法
TWI625185B (zh) Electrode wire for wire electric discharge machining and manufacturing method thereof
CN102332439B (zh) 一种具有防氧化层的铜基键合丝加工工艺
CN102437136A (zh) 一种键合合金丝及其生产工艺
KR20120031451A (ko) 중합체 코어 와이어
TWI567842B (zh) 石墨烯包覆的銀合金線及其製造方法
CN103474408A (zh) 一种表面有镀金层的金银合金键合丝及其制备方法
CN102324392B (zh) 一种防氧化的铜基键合丝的制备工艺
CN101630664B (zh) 一种银基键合丝及其制备方法
CN104073676A (zh) 一种半导体用键合银合金丝及其制造方法
CN102361026A (zh) 一种具有防氧化功能的铜基键合丝
TW201523807A (zh) 封裝用鍵合絲及其製備方法
CN104465587A (zh) 一种极微细镀镍铜合金丝及其制作方法
CN106992164A (zh) 一种微电子封装用铜合金单晶键合丝及其制备方法
CN106661711A (zh) 热浸镀Al钢线以及绞线及其制造方法
CN104835797A (zh) 一种铜钯银合金键合引线及其制备方法
CN102509724A (zh) 一种铜基键合丝及制备方法
WO2014137288A1 (en) Palladium coated copper wire for bonding applications
KR101253227B1 (ko) 스퍼터링 방식을 통한 구리 본딩 와이어의 표면에 산화 방지층 형성 방법 및 이에 의해 제조된 내 산화 구리 본딩 와이어
CN106216396B (zh) 一种双零银箔的生产工艺
CN104674329B (zh) 一种极微细金属丝连续直接电镀装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150617

RJ01 Rejection of invention patent application after publication