CN104701406B - 具有大有效面积的半导体辐射探测器及其制造方法 - Google Patents

Abstract

一种半导体辐射探测器，包括具有前侧和背侧的探测器芯片和探测器芯片的背侧上的支撑板，支撑板具有与所述探测器芯片的电连接。基板具有附接到其上的热电冷却器以及从所述基板向所述探测器芯片突出的触角。接合板位于所述热电冷却器不同于所述基板的相对侧上，并且第一线接合连接经过所述触脚和所述接合板之间。联接板位于所述接合板和所述支撑板之间，并且在所述支撑板和所述接合板之间的电连接穿过所述联接板。

Description

具有大有效面积的半导体辐射探测器及其制造方法

技术领域

本发明大体涉及半导体辐射探测器的结构。本发明尤其涉及半导体辐射探测器的构造，其中探测器芯片可以使用尽可能多的可用空间。

背景技术

诸如PIN二极管(P型-本征-N型)探测器和SDD(硅漂移探测器)的某些半导体辐射探测器的有效操作得益于在被称作探测器罐的气密外壳中对探测器晶体和其直接电触点进行密封。在一些申请中，半导体辐射探测器可以位于伸长管的末端，其指向微分析器的样品座(holder)。在探测器罐或管的正面处的辐射窗允许辐射进入，而探测器组件的背侧具有连接装置和触脚，需要其以将探测器机械、电学和热学耦合到辐射探测仪器。诸如帕尔贴元件的热电冷却器通常被包括在实体内，其在组装完的形式下经常被称为探测头。

图1示出现有技术探测头。该探测器芯片101附接到衬底102，进而衬底102附接到热电冷却器103。具有突出连接螺栓105的基板104支撑该布置，并且接近探测器罐106的底部，其正面具有由辐射窗107覆盖的开口。图示被简化并且省略了可能的中间屏蔽层及对理解本发明的背景而言非必需的其他特征。

触脚108穿过基板104中的孔，并且通过绝缘套筒109与其绝缘。由基板104、连接螺栓105、触脚108和绝缘套筒109构成的实体有时被称作端头。接合(bonding)线110将每个触脚108的顶端连接到衬底102的顶表面上的接合垫111。进一步的接合线(未示出)可以构成衬底102的区域和探测器芯片101上的相应接触垫之间的电连接。刚好作为制造电连接的线接合的选择涉及低热传导性的固有优点；例如，关键的是让尽可能小的热量从触脚108流向衬底102并进一步流到探测器芯片101。

原则上探测器芯片越大，探测器的灵敏度越好：表面更大的探测器芯片收集的光子更多，增加脉冲频率。在图1的电路布置中，衬底102以及因此探测器芯片101必须直径小于由触脚108形成的圆，这是因为接合楔必须能够从上方接触触脚的顶端，以及衬底102和探测器芯片101上的接合垫。基本上将会可能是的整个探测头直径更大，但是将使得很难放置其为靠近开始将被探测的辐射的样品。触脚的环的直径必须始终显著小于基板的直径，因为密闭密封并电学绝缘基板中的触脚孔必须要求使用绝缘套筒，该绝缘套筒完全包围触脚并且具有一定最小壁厚，并且因为一些基板金属必须保持在绝缘套筒的孔和基板边缘之间。

图2和3示出已知探测头，其目标是避免触脚的圆的尺寸限制效应。图2的结构从专利公开EP2286275中已知。接合从侧面进行，因此接合线210将触脚208的侧表面连接到位于衬底202的竖直表面上的接合垫211。在这个电路布置中，触脚比图1的电路布置中短，并且衬底202的直径的上限(并因此，在近似相同程度上，对于探测器芯片201的直径)由触脚的圆的直径加上接合允许的边际差来确定。实际上，也可以说是触脚的圆的直径限定了衬底的最大直径。

图3的结构从专利公开US2012/0228498中已知。该探测器芯片301覆晶接合到第一衬底302，在第一衬底302下方是第二衬底312，其外边缘限定腔。为了连接到触脚和从触角连接，接合线310在触脚308的顶端和位于所述腔中结合垫(未分别示出)之间。尽管图3中未示出，通常也需要接合到探测器芯片301的顶侧。第二衬底的直径312必须小于触脚的圆，但是第一衬底302和探测器芯片301的直径可以尺寸相同甚至大于触脚的圆的直径。这种结构的缺点包括第二衬底的三维形式相对复杂，而且用于进行线接合的腔中的可用空间较小且三维有限。

对于探测头结构存在一种需要，使得探测器芯片能够具有大面积，而同时使得结构便于制造并且使用可靠。

发明内容

下列示出简要的概括，以便提供各个发明实施例的一些方面的基本知识。内容不是本发明的广泛概述。这既不是要识别本发明的关键或关键性部件，也不是要划出本发明的保护范围。下面内容仅仅作为本发明的示例实施例的更详细说明的前奏以简要形式介绍本发明的一些概念。

根据本发明的第一方面，提供了半导体辐射探测器，其包括：

-探测器芯片，其具有前侧和背侧，

-在探测器芯片背侧上的支撑板，与所述探测器芯片电连接，

-基板，具有附接到其上的热电冷却器以及从所述基板向所述探测器芯片突出的触角，

-接合板，在所述热电冷却器不同于所述基板相对侧上，

-第一线接合连接，在所述触脚和所述接合板之间，

-联接板，在所述接合板和所述支撑板之间，

-在所述支撑板和所述接合板之间的通过所述联接板的电连接。

按照本发明的第二方面，提供了用于制造半导体辐射探测器的方法。该方法，包括：

-将探测器芯片附接到支撑板，

-在所述探测器芯片和所述支撑板之间形成电连接，

-在子组装件中在接合板和触脚之间形成线接合连接，该子组装件包括基板、附接到基板的热电冷却器，以及从基板突出的所述触脚，和

-使用中间联接板，以将所述支撑板机械和电学连接到所述接合板。

作为用于形成电连接的技术，具有接合楔的线接合具有许多非常有利的特征。例如，该接合线可能桥接缺口(即，两个将被电学耦合的触点不需要彼此紧密接触)；尽管该连接的电导率良好，但该连接的热传导率小；并且接合可以非常精确地进行，允许触点相对小。然而，线接合也具有其限制。单独线结合连接不能承载任何显著的机械负载；将被耦合的两个触点必须从常规方向上能被自由接近；并且其一定不能有非常多的相互高度差。胶合(用导电胶)和焊接形成机械附接以及电耦合，但是其在空间上没有线接合精确，并且其也在附接上产生显著热传导。

根据本发明的实施例组装半导体辐射探测器结合了几种技术的有利特征。线接合用于两个子组件的制造，其用不同技术机械且电学连接，诸如胶合和/或焊接。上面提到的附接技术足够坚固以将组装的探测器的部件机械地保持在一起，并且联接板的使用允许自由地形成触点，以便胶合或焊接的更有限的准确度无关紧要。使用胶合和/或焊接的接口热传导性良好是优点而不是缺点，因为其可用作冷却探测器芯片。使用单独的联接板还允许使用有非常简单的几何外形的各种部件，这简化了制造，并且允许在可以容纳附接到部件表面的电子器件的结构中形成腔。

本专利申请中存在的本发明的示例性实施例不解释为对附加权利要求的适用性施加限制。动词“包括”在本申请中用作开放式限制，其不排除其他未引用特征的存在。在从属权利要求中列举的特征可相互自由结合，除非另外明确陈述。

在附加权利要求中特别阐明被认为是本发明的特征的新颖特征。然而，当结合附图阅读时，关于构造及其操作方法，本发明本身与其附加目标和优点一起将从具体实施例的下列描述得到最佳理解。

附图说明

图1示出根据现有技术的探测头，

图2示出根据现有技术的另一种探测头，

图3示出根据现有技术的另一种探测头，

图4示出半导体辐射探测器的结构原理，

图5示出根据本发明的实施例的半导体辐射探测器，

图6为根据本发明的实施例的半导体辐射探测器的一部分的横截面，

图7示出联接板附接到接合板的联接板的可能外观，和

图8示出了用于制造半导体辐射探测器的方法。

具体实施方式

图4是根据本发明实施例在半导体辐射探测器中的主要结构部件的原理图。半导体辐射探测器包括探测器芯片401，其具有前侧和背侧。在本说明书中，使用名称“前侧”用于探测器芯片的表面，其要接收将检测的辐射，并且在组装完的半导体辐射探测器中可见(除非探测器装入探测器罐或具有不透明的辐射入射窗的其它类型的外罩中)。对应地，在本说明书的词汇中的探测器芯片的背侧为探测器芯片附接到探测头的其他部分的那一侧。词汇的选择不应该与半导体晶片的图形化表面被称作前侧并且晶片的相对侧被称为背侧的通常方式弄混。在图4的原理图中，探测器芯片401的前侧向上。

如图4中示出，半导体辐射探测器包括探测器芯片401的背侧上的支撑板402。用图4左侧的锯齿形箭头示意地示出电连接，因此支撑板402与探测器芯片401电连接。后面将更详细地描述制造这些电连接的一些有利的形式。

图4中示出的原理结构的底部为基板403。其具有附接到其的热电冷却器(TEC)404。触脚405从基板403向探测器芯片401位于其上的那一侧伸出，该侧在图4中向上。

半导体辐射探测器包括在TEC404不同于基板的相对侧上的接合板406。如用箭头407示出，在触脚405和接合板406之间进行电连接。有利的是通过线接合进行电连接，并且为了明确的口头指定，可以说这些连接构成“第一”线接合连接(作为与结构中其它地方的“第二”线接合连接相区别)。仅仅为了明确的文字引用而使用描述语“第一”和“第二”，并且其不带有其他含义，例如这些连接应当在这个制造过程中被安排为第一或第二。

用于操作TEC404的电连接主要通过触脚405专用的那些触角。电连接的一些形式也可以存在于TEC404和基板403之间，例如用于将TEC404耦合到半导体辐射探测器附接到的分析器装置的地电势。

半导体辐射探测器包括在接合板406和支撑板402之间的联接板408。支撑板402和接合板406之间的电连接穿过联接板408。联接板408也构成板堆中的机械中间层，以便在完全组装的半导体辐射探测器中，支撑板402附接到联接板408，而联接板又附接到接合板406。

图5为根据本发明的实施例的半导体辐射探测器的部件的部分分解图。探测器芯片401是最顶上的部分，其在图5中是从视图中由附接到探测器芯片401的背侧的支撑板402明显遮住。基板403具有附接到其的TEC404。触脚405从基板403向探测器芯片401伸出。绝缘套筒501在触脚405和基板403之间提供电绝缘。第一线接合连接407将至少一些触脚405的上端连接到接合板406的前表面(＝图5中的上表面)上的相应第一接触垫502。不是所有的触脚都需要连接到某处，例如如果探测器的整体外形必须符合一定标准，该标准需要标准化数目的触脚，而不是为操作探测器需要完全一样多的电连接。

为了将后面更详细解释的目的，联接板408具有图5中圈环的形式。圈环中的切口确保其不形成封闭的袋，因为所述袋能够容纳空气并且如果探测器遭受抽真空则会引起麻烦。两个虚线示出支撑板402、联接板408和接合板406中的某些点为了组装半导体辐射探测器而怎样对准。

图5也示出实现支撑板402和接合板406之间通过联接板408的电连接的两种可能方式。在接合板406的前表面上的第一传导轨道503和支撑板402的背表面上的第二传导轨道504之间的电连接穿过联接板408中的传导过孔505；图6中也示出相应电路布置的横截面。比较起来，在接合板406的前表面上的第三传导轨道506和支撑板402的背表面上的第四传导轨道507之间的电连接穿过联接板408表面上的(第五)传导轨道508。在这个实例中，第五传导轨道508围绕联接板408的外缘，以便其在联接板408的背表面上的第一端对着第三传导轨道506，并且其在联接板408的前表面上的第二端(其在图5中不可见)对着组装完的半导体辐射探测器中的第四传导轨道507。

图5和6中所示的半导体辐射探测器包括附接到支撑板402不同于探测器芯片401的相对侧的电子部件509。电子部件509可以是例如FET(场效应晶体管)，其用作探测器芯片401的低噪声前置放大器。在更一般性的意义上，电子部件可以是集成前置放大器电路，但为了简要，其在本技术领域通常仅仅说到FET。为了使干涉最小化，有利的是使FET尽可能靠近探测器芯片401。甚至可在组成半导体芯片的同一块半导体材料内建立FET和/或其他的前置放大器电路，但是由于用于辐射探测器的半导体材料与用于场效应晶体管的具有不同的要求，所以许多情况下有利的是使用单独的FET。

有时，可能将单独的FET直接附接到探测器芯片表面上，但是为了说明关于联接板408的外形的某些观点，假设FET(或其他电子部件509)不仅附接到支撑板402，而且打破支撑板402的否则平坦背表面；换句话说，至少部分电子部件509构成从支撑板402的否则为平坦背表面的突起。在其完全组装完的配置中，半导体辐射探测器包括在堆叠中的用于电子部件509的腔，所述堆叠包括支撑板402、联接板408和接合板406。特别是，腔至少部分地由联接板408的外形限定。换句话说，尽管突起由电子部件509构成，但是联接板408能够对着支撑板402的背表面放平；电子部件509将被容纳在腔中。

在图5和6的实施例中，联接板408的环形外形限定腔：在组装完的配置中，在半导体辐射探测器内保留圆柱形空置空间。所述圆柱形空置空间的平头端分别为支撑板402和接合板406的背表面和前表面，并且联接板408限定其外周。从制造的角度来说，最有利的是制造不具有任何凹面形状的联接板408。像图5和6中的直的优选圆的通孔比例如在联接板408的前表面中的将容纳电子部件509的凹入凹坑更容易制造。

图5和6也示出在探测器芯片401和支撑板402之间制造电连接的一些有利方式。可能的是探测器芯片401的背表面包括相对复杂的图案，这些图案是让探测器芯片能适当操作所需要的。这些复杂的图案可能对其连接所处的位置提出准确度的严格要求。由于仅仅相对小的接触垫的内在要求，线接合为用于形成到探测器芯片401的背表面的电连接的非常有利的选择。可以使用名称“第二线接合连接”，以便不会与触脚405和接合板406之间的第一线接合连接弄混。

支撑板402限定一个或多个开口，图5和6中至少一些第二线接合连接通过该开口。在图5的实施例中，支撑板402具有两个开口，其中一个为圆形且与支撑板402的整体圆形轮廓同心。这些不是本发明的要求，但是支撑板可以包括更多开口，并且支撑板中的任何开口可以具有不同于圆形的形状和不同于圆心位置。

然而，有利的是在穿过支撑板402中的开口的第二线接合连接(如果具有)和联接板408的外形之间具有一定协调。支撑板402的背表面上的第二线接合连接的端部不可避免地构成几乎与电子部件509相同的突起，因此有利的是其容纳在完全组装好的半导体辐射探测器的支撑、连接和接合板的堆叠中的腔中。例如，线接合连接514示意地示出了到探测器芯片的背表面上的接地板或外环(未单独示出)的连接，所述线接合连接514靠近支撑板402的外缘放置，以便线接合连接514的突出端被容纳在保持在组装好的探测器中的联接板408外面的“腔”或自由空间中。

图5和图6的实施例之间的一个差异是关于接合板的实现。在图5的实施例中，接合板406是单独的电学绝缘板，其附接到热电冷却器404不同于基板403的相对侧上。在图6的实施例中，接合板601是在热电冷却器404的结构中的板，其位于热电冷却器404不同于基板403的相对极端上。诸如图5中示出的实施例更加有利，尤其是如果热电冷却器404为常规型号，其水平尺寸向顶部逐渐变小。而且，像图5中的单独的接合板的使用允许使用来自市场上的标准元件作为热电冷却器，而无需任何更改。

在图5中，假设到和从热电冷却器404的电连接穿过专用的触脚515和516，其能够(但不必)制造得比其他触脚短，因为其不需要达到接合板406的水平。可能存在也通过接合板的连接；例如附图标记510示出的通过接合板406的传导过孔，通过该过孔能够形成到接合板406的背表面的电连接，在那里接地面可以出现以防护来自热电冷却器404的可能干扰。

通过比较图5和图6，易于察觉到本发明怎样允许在半导体辐射探测器中具有相对大的探测器芯片。触脚405限定边缘；在这个情形中特别是圆形边缘。探测器芯片401和支撑板402的三明治的边缘从半导体辐射探测器的基本对称的圆柱轴线延伸得比所述边缘远得多，这意思是探测器芯片的前侧的有效面积大于由边缘环绕的面积。

图5也显示制造到探测器芯片401的前侧的电连接的一种可能方式。这种连接经常是适当偏置探测器芯片所需要的，以便半导体材料内的电场具有适当的形态和强度以用于驱动辐射诱发的信号电荷到适当的位置。支撑板402的背侧上的第四传导轨道507在传导过孔511结束，通过该过孔形成到支撑板402的前侧上的接触垫(在图5中遮盖)的电连接。在探测器芯片401的一个边缘中的切口512留下支撑板前表面的足够部分未用，以便能够形成从所述接触垫到探测器芯片401的前表面上的相应的接触垫(在图5中也遮盖)的线接合连接513。代替切口512，也能够使用通过探测器芯片的孔用于接合，或者可存在通过探测器芯片的传导过孔。

本发明不要求半导体辐射探测器的整体形状为圆形。探测器芯片可以是三角形、矩形、六边形或八边形，或者其可以具有更加便于特定目的的形状。这同样适用于该结构的其他板状层，而不是全部板状层都需要具有相同的整体形状。图7是部分拆卸的半导体辐射探测器的顶视图，从所述探测器去除了探测器芯片和支撑板。基板403是圆形的，并且接合板406基本为正方形。在接合板406顶上更小的稍微沙漏状的元件为联接板408。共四组每组三个的十二个触脚405的顶端出现，每个这种组邻近正方形接合板406的每个边。

以前，有人指出触脚可以被认为限定边缘，其尺寸能够与相应的探测器芯片的有效面积相比。能够通过在每对相邻触脚之间划直线来限定边缘(在这种情形中，边缘将为图7中的八边形)，或者通过沿着每组线性对准的触脚画直线并且使用这些假设直线的交点作为边缘的拐角来限定边缘(在这种情形中，边缘将为图7中的正方形)，。

在触脚405和接合板406之间示出先前被称第一线接合连接407的连接。第一线接合连接407附接到通向接合板406的前表面上的接触垫502，并且传导轨道从其伸到联接板408下方的适当位置。在联接板中的传导过孔505通向它的前侧，由此能够进一步形成到支撑板(图7中未示出)的焊接或导电胶连接。

图7的虚线图形示出如果支撑板附接到联接板406那么支撑板(连有探测器芯片，并且可能具有从其背表面突出的电子器件)能够具有的一些示例性特征。如用虚线椭圆形701示出的，这种支撑板可以在中间具有椭圆形开口。突出电子部件能够位于由沙漏状联接板408的腰部留下未用的区域702的至少一个中。因此，也在这种情形中，在组装好的半导体辐射探测器中，在包括支撑板、联接板和接合板的堆叠中容纳电子部件的所述腔至少部分地由联接板408的轮廓限定。

堆叠板(支撑板、连接板和接合板)的一个任务是从探测器芯片到热电冷却器导热。为了建立短的热传导的有效路径，像图7中所示的沙漏状可以比图5中示出的环状更有利。通常，选择联接板形状的相应原则能够被描述选择形状，以这种形状尽可能多的固态物质位于沿着探测器芯片和TEC位于其后的接合板的部分之间的最短路径。换句话说相同原则能够表征为，选择联接板形状，其中用作形成容纳突出电子器件和/或支撑板的背侧上的接合连接的的一个或多个腔的目的切口和/或孔，距离探测器芯片和TEC位于其后方的接合板的部分之间的最短路径尽可能远。还另一个特征是使联接板的横截面积最大，热量能够通过横截面直接从支撑板传导到接合板，不必通过比联接板的厚度更长的距离。

图8是用于制造半导体辐射探测器的方法的示意图。步骤801包括制作探测器芯片，包括全部下属步骤，如制造半导体晶片、用离子注入和/或图案化层沉积技术在晶片上形成图案和将探测器芯片裁切到适当尺寸。这些制备步骤可以以任何已知方式进行，并且对本发明不重要。类似地，步骤802包括制备子组件，其包括基板、附接到其的热电冷却器和从基板伸出的触脚。而且这些制备步骤可以以任何已知方式进行，并且对本发明不重要。

步骤803包括制备联接板，这包括选择适当的形状、制备电学绝缘但导热的材料的联接板体、制备所需要的传导过孔(如果有的话)、并且在联接板的不同表面上制备触点和导电图案，这些导电图案引导所需的电连接通过联接板所需要的。联接板的材料优选为陶瓷材料，其能够在真空条件下使用。

步骤804包括将探测器芯片附接到支撑板。覆晶接合能够用于所述附接，而且其他技术也是可能的，诸如胶合。如果这样连着不是要产生电学传导耦合，那么应该用电学绝缘胶合剂进行胶合。在探测器芯片和支撑板之间形成电连接被示为一个单独的步骤805。尤其是，如果在附接步骤中没有将全部电连接已经通过覆晶接合而形成，那么连接形成步骤805可以包括线接合。同时，如果诸如FET的电子部件没有先前附接到支撑板，那么其能够作为步骤805的部分被附接，与有效使用电子部件的所需要的(通常是线接合的)连接的建立一起进行。

在步骤804之后，探测器芯片和支撑板仍旧构成相对简单的平面实体，易于从两侧进行线接合连接。探测器芯片和支撑板两者的厚度通常每个小于一毫米，这意味着例如从支撑板的前表面到探测器芯片的前表面的线接合(参看图5中的连接513)，或从支撑板的背表面到探测器芯片的背表面的通过支撑板中的开口或切口的线接合、乃至从支撑板上的FET的背表面到探测器芯片的背表面的线接合，都很好地处于线接合中高度的容许差的范围内。以这种方式进行连接能够表征为在探测器芯片的背侧上的触点到支撑板上的触点的线接合。

步骤806包括将接合板附接到步骤802中制备的子组件。如果在热电冷却器的结构中使用该板作为接合板，那么步骤806不重要，因为在这种情况下其基本上仅包括将TEC的结构中的这个板重新命名为接合板。如果单独的电学绝缘板被用作接合板，那么步骤806包括将其附接到热电冷却器不同于基板的相对侧上。焊接和胶合是适当的附接技术的实例。到和从TEC的电连接也能够在这个步骤进行，例如通过紧紧围绕专用触脚卷绕来自TEC的每个线的自由端。

步骤807包括进行接合板和触脚之间的线接合连接。触脚的顶端优选位于与所附接的接合板的前表面同一水平上，正负不超过一毫米，因此线接合便于从子组件的正向进行。基本上，也可能从侧向进行线接合，但是这种定向可能容易使线接合步骤更复杂，而很少具有或者不具有额外的优点。

在步骤808组装半导体辐射探测器包括使用联接板作为中间板，以将支撑板机械或电学连接到接合板。其可以包括对准电子部件与支撑板、联接板和接合板的堆叠中的腔，电子部件附接到支撑板不同于探测器芯片的相对侧。这样腔至少部分地由联接板的外形限定。在步骤进行附接可以包括下列任何或组合：

-用导电性胶将该联接板胶合到该支撑板，

-将该联接板上的触点焊接到该支撑板上的触点，

-用导电性胶将该联接板胶合到该接合板，

-将该联接板上的触点焊接到该接合板上的触点。

可能存在对如上所述的实施例的变化和修改，而不偏离由附加的权利要求限定的保护范围。例如，本发明不要求到触脚的全部外部电触点应该仅在其从基板的背侧伸出的自由端进行；在一些情形中，可以有利的是使用图案化基板，其表面或一些中间层能够载有与一个或多个触脚的电连接。本发明不要求制造刚好单片的联接板，而是两块或更多块可用于制造联接板。在探测器罐或其他种类包装中装入半导体辐射探测器，以及在这种包装内抽真空，可以跟在图8的制造方法中的组装步骤808后面。

Claims (10)

1.一种半导体辐射探测器，包括：

-探测器芯片，其具有前侧和背侧，

-在所述探测器芯片的所述背侧上的支撑板，其具有与所述探测器芯片的电连接，

-基板，具有附接至其上的热电冷却器以及从所述基板向所述探测器芯片突出的触脚，

-接合板，在所述热电冷却器的不同于所述基板的相对侧上，

-第一线接合连接，在所述触脚和所述接合板之间，

-联接板，在所述接合板和所述支撑板之间，所述联接板包括板的堆叠中的中间层，使得所述支撑板附接到所述联接板，所述联接板又附接到所述接合板，以及

-在所述支撑板和所述接合板之间的通过所述联接板的电连接。

2.根据权利要求1所述的半导体辐射探测器，其中：

-在所述探测器芯片和所述支撑板之间的所述电连接包括在所述探测器芯片的所述背侧上的第二线接合连接，其中所述第二线接合连接的至少一个穿过所述支撑板中的开口。

3.根据权利要求1或2所述的半导体辐射探测器，包括：

-电子部件，附接到所述支撑板不同于所述探测器芯片的相反侧，和

-腔，在堆叠中用于所述电子部件，所述堆叠包括所述支撑板、所述联接板和所述接合板；

其中所述腔至少部分地由所述联接板的外形限定。

4.根据权利要求3所述的半导体辐射探测器，其中所述腔至少部分地由通过所述联接板的孔限定。

5.根据权利要求3所述的半导体辐射探测器，其中所述腔至少部分地由所述联接板的轮廓限定。

6.根据权利要求1或2所述的半导体辐射探测器，其中在所述支撑板和所述接合板之间通过所述联接板的至少一个电连接穿过所述联接板中的传导过孔。

7.根据权利要求1或2所述的半导体辐射探测器，其中在所述支撑板和所述接合板之间通过所述联接板的至少一个电连接穿过所述联接板的表面上的传导轨道。

8.根据权利要求1或2所述的半导体辐射探测器，其中所述接合板是单独的电学绝缘板，其附接到所述热电冷却器不同于所述基板的相对侧上。

9.根据权利要求1或2所述的半导体辐射探测器，其中所述接合板为在所述热电冷却器的结构中的板，其位于所述热电冷却器不同于所述基板的相对极端。

10.根据权利要求1或2所述的半导体辐射探测器，其中：

-所述触脚限定边缘，和

-所述探测器芯片的前侧的有效面积大于由所述边缘环绕的面积。