CN104701296A - 电熔丝结构及其形成方法和半导体器件 - Google Patents
电熔丝结构及其形成方法和半导体器件 Download PDFInfo
- Publication number
- CN104701296A CN104701296A CN201310655162.4A CN201310655162A CN104701296A CN 104701296 A CN104701296 A CN 104701296A CN 201310655162 A CN201310655162 A CN 201310655162A CN 104701296 A CN104701296 A CN 104701296A
- Authority
- CN
- China
- Prior art keywords
- fuse
- electric fuse
- doped region
- substrate
- negative electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fuses (AREA)
Abstract
一种电熔丝结构及其形成方法和半导体器件,其中电熔丝结构包括:基底,在基底中形成有浅沟槽隔离结构;电熔丝,电熔丝包括熔丝、第一阳极和第一阴极,第一阳极和第一阴极分别位于熔丝两端且分别与熔丝两端连接,熔丝具有熔断区,熔断区两侧的电熔丝部分位于浅沟槽隔离结构上;位于所述熔丝下的第一加热单元,所述第一加热单元包括:第二阳极、第二阴极、第二阳极和第二阴极之间的加热区,所述加热区和所述熔断区相对且在所述加热区和所述熔断区之间具有绝缘层。本技术方案的第一加热单元的加热区对熔丝的熔断区进行补充加热,降低了熔断电流。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种电熔丝结构、及其形成方法和半导体器件。
背景技术
随着半导体工艺的微小化及复杂化程度的提高,半导体元件很容易受各种缺陷或杂质影响,而单一或若干金属互连、二极管或晶体管的失效往往会导致整个芯片的失效。为解决此问题,集成电路中通常设置有可熔断的连接线(fuse links),即熔丝(fuse),用于修复有缺陷的电路,以提高集成电路芯片的成品率。从工作模式上熔丝可分为热熔丝和电熔丝(electrical fuse)两种。其中,电熔丝是利用电子迁移(electro-migration)原理使电熔丝出现断路。
参照图1,图1为立体结构示意图,图1为现有的一种典型的电熔丝,该电熔丝包括:阳极1、阴极2,以及位于阳极1和阴极2之间的条状的熔丝3,熔丝3、阳极1和阴极2为一体形成。其中,在阳极1、阴极2上形成有导电插塞(图中未示出),导电插塞与外部电路电连接。
参照图1、2,图2为一个典型的包括电熔丝4的集成电路,电熔丝4的阳极1被施加电压VP,阴极2与一编程电路的晶体管5的漏极6电连接,晶体管5的源极7接地。
在正常情况下,晶体管5的栅极8被施加栅电压VG,使晶体管5导通。在VP的作用下,电流依次通过阳极1、阴极2、漏极6和源极7。当阳极1、阴极2之间通过较大的瞬间电流时,瞬间电流大小在允许电熔丝熔断的电流数值范围内,在瞬间电流的作用下熔丝3会发热,使熔丝3中受热最多的位置熔断。定义熔丝3的熔断位置为熔丝3的熔断区。
但是,现有电熔丝的熔断电流很大。如果具有缺陷的外部电路提供的电流小于电熔丝的熔断电流数值范围,电熔丝不会形成断路,这就导致电熔丝无法起作用。
发明内容
本发明解决的问题是,现有电熔丝的熔断电流很大。
为解决上述问题,本发明提供一种电熔丝结构,该电熔丝结构包括:
基底;
位于所述基底上的电熔丝,所述电熔丝包括熔丝、第一阳极和第一阴极,所述第一阳极和第一阴极分别位于所述熔丝两端且分别与所述熔丝两端连接,所述熔丝具有熔断区;
位于所述熔丝下的第一加热单元,所述第一加热单元包括:第二阳极、第二阴极、第二阳极和第二阴极之间的加热区,所述加热区和所述熔断区相对且在所述加热区和所述熔断区之间具有绝缘层。
可选地,所述第一加热单元位于所述基底中,所述第二阳极为基底中的第一掺杂区,所述第二阴极为基底中的第二掺杂区,所述加热区为第一掺杂区和第二掺杂区之间的基底部分。
可选地,所述第一加热单元为位于所述基底上的鳍部,所述熔丝横跨所述鳍部,包围所述鳍部的熔丝部分为熔断区,被所述熔丝包围的鳍部部分为加热区,所述加热区两侧的鳍部部分分别作为第二阳极和第二阴极,所述第二阳极、第二阴极具有掺杂。
可选地,当所述加热区具有第一类型掺杂,所述第二阳极和第二阴极均具有第一类型掺杂;或者,
当所述加热区具有第二类型掺杂,所述第二阳极和第二阴极均具有第二类型掺杂,所述第二类型掺杂和第一类型掺杂相反;或者,
当所述加热区具有第一类型掺杂,所述第二阳极具有第一类型掺杂,所述第二阴极具有第二类型掺杂;或者,
当所述加热区具有第二类型掺杂,所述第二阳极具有第二类型掺杂,所述第二阴极具有第一类型掺杂。
可选地,所述第一类型掺杂为P型掺杂,所述第二类型掺杂为N型掺杂;或者,
所述第一类型掺杂为N型掺杂,所述第二类型掺杂为P型掺杂。
可选地,所述电熔丝的材料为多晶硅或金属。
可选地,还包括:
位于所述基底上的层间介质层,所述层间介质层覆盖基底、电熔丝和第一加热单元;
位于所述层间介质层中的第一导电插塞、第二导电插塞、第三导电插塞和第四导电插塞,所述第一导电插塞和第一阳极电连接,所述第二导电插塞和第一阴极电连接,所述第三导电插塞和第二阳极电连接,所述第四导电插塞和第二阴极电连接。
可选地,还包括:
位于所述层间介质层中的第二加热单元,所述第二加热单元位于电熔丝上,且所述第二加热单元和电熔丝之间为层间介质层所隔离;
所述第二加热单元包括金属线,所述熔断区在基底上表面的投影位于金属线在基底上表面投影上。
可选地,所述鳍部的材料为掺杂硅。
本发明还提供一种半导体器件,该半导体器件包括上述任一所述的电熔丝结构。
本发明还提供一种电熔丝结构的形成方法,该电熔丝结构的形成方法包括:
提供基底;
在所述基底上形成绝缘层,所述绝缘层定义熔断区的位置;
在所述基底上形成电熔丝,所述电熔丝包括熔丝、第一阳极和第一阴极,所述第一阳极和第一阴极分别位于所述熔丝两端且分别与所述熔丝两端连接,所述熔丝具有熔断区,所述熔断区覆盖绝缘层;
在所述基底中形成第一掺杂区和第二掺杂区,所述第一掺杂区和第二掺杂区之间的基底部分作为加热区,所述绝缘层覆盖加热区,所述第一掺杂区、第二掺杂区和加热区构成第一加热单元,所述第一掺杂区为第二阳极,所述第二掺杂区为第二阴极。
可选地,在所述基底上形成电熔丝结构时,还在所述基底上形成MOS场效应晶体管;
所述绝缘层和MOS场效应晶体管的栅介质层在同一步骤中形成。
所述第一掺杂区、第二掺杂区和MOS场效应晶体管的源极、漏极在同一步骤形成。
本发明还提供一种电熔丝结构的形成方法,该形成方法包括:
提供基底,所述基底包括底部硅层、位于底部硅层上的绝缘掩埋层和位于所述绝缘掩埋层上的顶部硅层;
对所述顶部硅层进行图形化形成鳍部;
形成横跨所述鳍部的电熔丝,所述电熔丝包括熔丝、第一阳极和第一阴极,所述第一阳极和第一阴极分别位于所述熔丝两端且分别与所述熔丝两端连接,包围所述鳍部的熔丝部分为熔断区,被所述熔丝包围的鳍部部分为加热区;
在形成所述电熔丝后,对所述加热区两侧的鳍部部分分别进行掺杂形成第一掺杂区和第二掺杂区,所述第一掺杂区、第二掺杂区和加热区构成第一加热单元,所述第一掺杂区为第二阳极,所述第二掺杂区为第二阴极。
可选地,在所述基底上形成电熔丝结构时,还在所述基底上形成鳍式场效应晶体管;
所述绝缘层和鳍式场效应晶体管的栅介质层在同一步骤中形成;
所述第一掺杂区、第二掺杂区和鳍式场效应晶体管的源极、漏极在同一步骤中形成。
与现有技术相比,本发明的技术方案具有以下优点:
与现有技术的电熔丝比较,本技术方案增加第一加热单元,在熔丝中通过熔断电流时,第一加热单元的加热区对熔丝的熔断区进行补充加热,这样,在设置熔断电流具有较小值时,也可使熔断区熔断。所以,本技术方案相对降低了熔断电流,第一加热单元可弥补熔断电流本身产生的热量不足以使熔断区熔断的缺陷,提升了电熔丝结构的灵敏性。而且,第一加热单元加热,也可缩短熔断区的熔断时间,实现较快修复缺陷电路。
附图说明
图1是现有技术的电熔丝的立体结构示意图;
图2是现有技术的包括电熔丝的集成电路图;
图3~图8是本发明一实施例的电熔丝结构的示意图;
图9~图10是本发明另一实施例的电熔丝结构的示意图;
图11~图12是本发明又一实施例的电熔丝结构的示意图。
具体实施方式
针对现有技术存在的问题,本发明技术方案提出一种新的电熔丝结构。该新的电熔丝结构增加加热单元,该加热单元为熔丝的熔断区加热,起到补偿通过熔断区的熔断电流在熔断区产生的热量。使用加热单元,可减小熔断电流,在熔断电流较小时,也能通过加热单元的加热,使熔断区熔断。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种新的电熔丝结构。
参照图3、图4,图3为俯视图,图4为对应图3的AA方向的剖面结构示意图,本实施例的电熔丝结构包括:
基底100,在基底100中形成有浅沟槽隔离结构101,浅沟槽隔离结构101的上表面和基底100的上表面基本持平;
电熔丝102,电熔丝102包括熔丝123、第一阳极121和第一阴极122,第一阳极121和第一阴极122分别位于熔丝123的两端且分别与熔丝123的两端连接,熔丝123、第一阳极121和第一阴极122为一体形成,熔丝123具有熔断区124,熔断区124两侧的电熔丝部分位于浅沟槽隔离结构101上,熔断124不位于浅沟槽隔离结构101上,也就是浅沟槽隔离结构101使电熔丝102和基底100中的晶体管等器件相互隔离,位于浅沟槽隔离结构101上的电熔丝部分在基底100上表面的投影,位于浅沟槽隔离结构101上表面范围内;
位于熔丝123下的基底100中的第一加热单元103,第一加热单元103包括第二阳极131、第二阴极132、第二阳极131和第二阴极132之间的加热区133,第二阳极131为基底100中的第一掺杂区,第二阴极132为基底100中的第二掺杂区,加热区133为第一掺杂区和第二掺杂区之间的基底部分,加热区133和熔断区124相对,且在加热区123和熔断区124之间具有绝缘层141。当在第二阳极131和第二阴极132之间施加电压,加热区133导通,为熔断区124提供热量。绝缘层141用于熔断区124和加热区133之间的隔离绝缘作用,避免熔丝123和第一加热单元103之间出现信号串扰、短路问题。
结合参照图5,图5为包括本实施例的电熔丝结构的集成电路图,电熔丝102的第一阴极122与第一晶体管10的漏极11电连接,第一加热单元103的第二阴极132和第二晶体管20的漏极21电连接,第一晶体管10的源极12、第二晶体管20的源极22接地;
电熔丝102的第一阳极121和第一加热单元103的第二阳极131被施加电压VP,第一晶体管10的栅极13和第二晶体管20的栅极23施加栅电压VG,在其他示例中,第一阳极121和第二阳极131也可被施加不同电压,栅极13和栅极23也可被施加不同电压。
栅电压VG使第一晶体管10和第二晶体管20导通。电熔丝102在电压VP的作用下,产生由第一阳极121流向第一阴极122的熔断电流,和第二阳极131流向第二阴极132的加热电流。熔断电流使熔断区124产生热量,加热电流产生的热量对熔断区124进行补充加热。这样,在熔断电流产生的热量和加热电流产生的热量的共同作用下,熔断区124熔断。
与现有技术的电熔丝比较,本技术方案增加第一加热单元,在熔丝中通过熔断电流时,第一加热单元的加热区对熔丝的熔断区进行补充加热,这样,在设置熔断电流具有较小值时,也可使熔断区熔断。所以,本技术方案相对降低了熔断电流,第一加热单元可弥补熔断电流本身产生的热量不足以使熔断区熔断的缺陷,提升了电熔丝结构的灵敏性。而且,第一加热单元加热,也可缩短熔断区的熔断时间,实现较快修复缺陷电路。
在具体实施例中,本技术方案的电熔丝结构形成工艺和传统的互补型金属氧化物半导体(Complementary Metal-Oxide Semiconductor,CMOS)工艺具有极大的兼容性,在基底上形成晶体管时,可同时形成本实施例的电熔丝结构,而不需要额外的掩模层。
具体地,基底100可选择硅基底,也可以是锗、锗硅、砷化镓基底或绝缘体上硅基底。本领域的技术人员可以根据需要选择基底,因此基底的类型不应限制本发明的保护范围。本实施例中的基底100选择硅基底。
浅沟槽隔离结构101可与CMOS工艺中的浅沟槽隔离结构同时形成。
电熔丝102可与晶体管的栅极在同一工艺步骤中形成。对应的,如果形成晶体管的工艺为前栅工艺,电熔丝102的材料为多晶硅;如果形成晶体管的工艺为后栅工艺,电熔丝102的材料和金属栅极材料相同,为金属。
加热区133中的掺杂和基底100的掺杂类型相同,第二阳极131和第二阴极132可与晶体管的源极、漏极在同一工艺步骤中形成:首先,在熔断区两侧的基底上形成侧墙(图中未示出),之后,以侧墙为掩模,对熔丝两侧基底进行离子注入,形成第二阳极131和第二阴极132。但是,第一加热单元103的工作原理不同于晶体管的工作原理,第一加热单元103要求:当在第二阳极131和第二阴极132之间施加电压,加热区133能够立时导通。
因此,在具体实施例中,可以是:当所述基底100具有第一类型掺杂,加热区133也为第一类型掺杂,设置所述第二阳极131、第二阴极132具有第一类型掺杂;或者,
当所述基底100具有第二类型掺杂,加热区133也为第二类型掺杂,设置所述第二阳极131、第二阴极132均具有第二类型掺杂,所述第二类型掺杂和第一类型掺杂相反;或者,
当所述基底100具有第一类型掺杂,加热区133也为第一类型掺杂,设置所述第二阳极131具有第一类型掺杂,和所述第二阴极132具有第二类型掺杂,第二阳极131、加热区133和第二阴极132构成一个二极管;或者,
当所述基底100具有第二类型掺杂,设置所述第二阳极131具有第二类型掺杂,所述第二阴极132具有第一类型掺杂。
在具体实施例中,,所述第一类型掺杂为P型掺杂,所述第二类型掺杂为N型掺杂;或者,所述第一类型掺杂为N型掺杂,所述第二类型掺杂为P型掺杂。
另外,绝缘层141和晶体管的栅介质层在同一工艺步骤中形成。如果使用前栅工艺形成晶体管,绝缘层141的材料为氧化硅;如果使用后栅工艺形成晶体管,绝缘层141的材料为高K介质材料。
参照图6、图7、图8,图6为俯视图,图7对应图6的BB方向的剖面结构示意图,图8对应图6的CC方向的剖面结构示意图,电熔丝结构还可包括:
位于基底100上的层间介质层142,层间介质层142覆盖基底100、电熔丝102和第一加热单元103,本实施例的绝缘层141覆盖加热区,也可覆盖基底100、浅沟槽隔离结构101;
位于层间介质层142中的第一导电插塞151、第二导电插塞152、第三导电插塞153和第四导电插塞154,所述第一导电插塞151和第一阳极121电连接,所述第二导电插塞152和第一阴极122电连接,所述第三导电插塞153和第二阳极131电连接,所述第四导电插塞154和第二阴极132电连接。
在具体实施例中,第一导电插塞151、第二导电插塞152、第三导电插塞153和第四导电插塞154将电熔丝结构和相应的外部电流电连接。形成第一导电插塞151、第二导电插塞152、第三导电插塞153和第四导电插塞154的工艺,与传统的CMOS工艺中的导电插塞形成方法相同,可在同一步骤中形成。
在具体实施例中,在第一导电插塞151和第一阳极121之间、第二导电插塞152和第一阴极122之间、第三导电插塞153和第二阳极131之间、第四导电插塞154和第二阴极132之间形成金属硅化物,降低接触电阻,进而降低熔断电流。
本发明实施例还提供一种电熔丝结构。
参照图9、图10,图10对应图9的DD方向的剖面结构示意图,电熔丝结构包括:
位于基底200上的电熔丝202和第一加热单元203,电熔丝202和第一加热单元203的结构、位置等参数可参考前述实施例的介绍;
位于层间介质层242中的金属线205,金属线205位于电熔丝202上,且金属线205和电熔丝202之间为层间介质层242所隔离;
金属线205作为第二加热单元,可与基底200上的互连结构中的互连线在同一步骤中形成,所述熔断区224在基底200上表面的投影位于金属线205在基底200上表面的投影上。
使用本实施例的技术方案,在金属线205的两端施加电压,金属线205中流过加热电流,该加热电流产生的热量可对熔断区224进行加热。与前述实施例相比较,本实施例的第一加热单元203和第二加热单元同时对熔断区224进行加热,更多补充熔断区所需熔断热量。这进一步降低了熔断电流值。
本发明实施例提供一种新的电熔丝结构。
参照图11、图12,图11为立体结构示意图,图12为对应图11的EE方向的剖面结构示意图,电熔丝结构包括:
基底300,基底300包括底部硅层301和位于底部硅层301上的绝缘层302,绝缘层302起到后续电熔丝和鳍部与底部硅层301之间的隔离绝缘作用;
基底300上的鳍部303,所述鳍部303作为第一加热单元,鳍部303的材料为掺杂硅;
位于绝缘层302上的电熔丝304,所述电熔丝304包括熔丝343、第一阳极341、第一阴极342,所述熔丝343横跨鳍部303,包围鳍部303的熔丝部分为熔断区344,被熔丝304包围的鳍部部分为加热区333,加热区333两侧的鳍部部分分别作为第二阳极331和第二阴极332,在第二阳极331和第二阴极332中具有掺杂;
位于加热区333和熔断区344之间的绝缘层305。当在第二阳极331和第二阴极332之间施加电压,加热区333导通,为熔断区344提供热量。
本实施例的电熔丝结构借鉴了鳍式场效应晶体管的结构,电熔丝结构的形成方法和现有的鳍式场效应晶体管的形成方法相同,位于同一基底上的电熔丝结构和鳍式场效应晶体管可同时形成。本实施例的电熔丝结构可实现与具有鳍式场效应晶体管的集成电路较好兼容。
具体地,提供绝缘体上硅基底,绝缘体上硅基底包括底部硅层、位于底部硅层上的绝缘层、位于绝缘层上的顶部硅层,顶部硅层中具有掺杂。绝缘层起到绝缘隔离作用,顶部硅层可用于形成电熔丝结构的鳍部和鳍式场效应晶体管的鳍部。
电熔丝304和鳍式场效应晶体管的栅极在同一步骤中形成,电熔丝304的材料和栅极的材料相同,可以是多晶硅或金属。
第三加热单元的第二阳极331和第二阴极332,与鳍式场效应晶体管的源极、漏极在同一步骤中形成。对第二阳极、第二阴极和顶部硅层中的掺杂杂质类型可对应参考前述实施例中第二阳极、第二阴极和基底的掺杂类型介绍。
在其他实施例中,还可在基底上形成第四介质层,在第四介质层中形成金属线,所述熔断区在基底上表面的投影位于金属线在基底上表面投影上,该金属线作为第四加热单元,可实现对熔断区加热的效果,具体可参考前述实施例介绍。
本发明实施例还提供一种半导体器件,该半导体器件包括前述任一实施例的电熔丝结构。
本发明实施例还提供一种电熔丝结构的形成方法,该形成方法包括:
提供基底;
在所述基底上形成绝缘层,所述绝缘层定义熔断区的位置;
在所述基底上形成电熔丝,所述电熔丝包括熔丝、第一阳极和第一阴极,所述第一阳极和第一阴极分别位于所述熔丝两端且分别与所述熔丝两端连接,所述熔丝具有熔断区,所述熔断区覆盖绝缘层;
在所述基底中形成第一掺杂区和第二掺杂区,所述第一掺杂区和第二掺杂区之间的基底部分作为加热区,所述绝缘层覆盖加热区,所述第一掺杂区、第二掺杂区和加热区构成第一加热单元,所述第一掺杂区为第二阳极,所述第二掺杂区为第二阴极。
在具体实施例中,在所述基底上形成电熔丝结构时,还在所述基底上形成MOS场效应晶体管;
当使用前栅工艺形成MOS场效应晶体管,电熔丝结构和MOS场效应晶体管的栅极在同一步骤中形成,当使用后栅工艺形成MOS场效应晶体管,电熔丝结构和伪栅极在同一步骤中形成,或者和MOS场效应晶体管的金属栅极在同一步骤中形成;
所述绝缘层和MOS场效应晶体管的栅介质层在同一步骤中形成。
所述第一掺杂区、第二掺杂区和MOS场效应晶体管的源极、漏极在同一步骤形成。
本发实施例还提供另一种电熔丝结构的形成方法,该形成方法包括:
提供基底,所述基底包括底部硅层、位于底部硅层上的绝缘掩埋层和位于所述绝缘掩埋层上的顶部硅层;
对所述顶部硅层进行图形化形成鳍部;
形成横跨所述鳍部的电熔丝,所述电熔丝包括熔丝、第一阳极和第一阴极,所述第一阳极和第一阴极分别位于所述熔丝两端且分别与所述熔丝两端连接,包围所述鳍部的熔丝部分为熔断区,被所述熔丝包围的鳍部部分为加热区;
在形成所述电熔丝后,对所述加热区两侧的鳍部部分分别进行掺杂形成第一掺杂区和第二掺杂区,所述第一掺杂区、第二掺杂区和加热区构成第一加热单元,所述第一掺杂区为第二阳极,所述第二掺杂区为第二阴极。
在具体实施例中,在所述基底上形成电熔丝结构时,还在所述基底上形成鳍式场效应晶体管;
电熔丝结构的鳍部和鳍式场效应晶体管的鳍部在同一步骤中形成;
所述绝缘层和鳍式场效应晶体管的栅介质层在同一步骤中形成;
当使用前栅工艺形成鳍式场效应晶体管,电熔丝结构和鳍式场效应晶体管的栅极在同一步骤中形成,当使用后栅工艺形成鳍式场效应晶体管,电熔丝结构和伪栅极在同一步骤中形成,或者和鳍式场效应晶体管的金属栅极在同一步骤中形成;
所述第一掺杂区、第二掺杂区和鳍式场效应晶体管的源极、漏极在同一步骤中形成。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种电熔丝结构,其特征在于,包括:
基底;
位于所述基底上的电熔丝,所述电熔丝包括熔丝、第一阳极和第一阴极,所述第一阳极和第一阴极分别位于所述熔丝两端且分别与所述熔丝两端连接,所述熔丝具有熔断区;
位于所述熔丝下的第一加热单元,所述第一加热单元包括:第二阳极、第二阴极、第二阳极和第二阴极之间的加热区,所述加热区和所述熔断区相对且在所述加热区和所述熔断区之间具有绝缘层。
2.如权利要求1所述的电熔丝结构,其特征在于,所述第一加热单元位于所述基底中,所述第二阳极为基底中的第一掺杂区,所述第二阴极为基底中的第二掺杂区,所述加热区为第一掺杂区和第二掺杂区之间的基底部分。
3.如权利要求1所述的电熔丝结构,其特征在于,所述第一加热单元为位于所述基底上的鳍部,所述熔丝横跨所述鳍部,包围所述鳍部的熔丝部分为熔断区,被所述熔丝包围的鳍部部分为加热区,所述加热区两侧的鳍部部分分别作为第二阳极和第二阴极,所述第二阳极、第二阴极具有掺杂。
4.如权利要求2或3所述的电熔丝结构,其特征在于,当所述加热区具有第一类型掺杂,所述第二阳极和第二阴极均具有第一类型掺杂;或者,
当所述加热区具有第二类型掺杂,所述第二阳极和第二阴极均具有第二类型掺杂,所述第二类型掺杂和第一类型掺杂相反;或者,
当所述加热区具有第一类型掺杂,所述第二阳极具有第一类型掺杂,所述第二阴极具有第二类型掺杂;或者,
当所述加热区具有第二类型掺杂,所述第二阳极具有第二类型掺杂,所述第二阴极具有第一类型掺杂。
5.如权利要求4所述的电熔丝结构,其特征在于,所述第一类型掺杂为P型掺杂,所述第二类型掺杂为N型掺杂;或者,
所述第一类型掺杂为N型掺杂,所述第二类型掺杂为P型掺杂。
6.如权利要求1所述的电熔丝结构,其特征在于,所述电熔丝的材料为多晶硅或金属。
7.如权利要求1所述的电熔丝结构,其特征在于,还包括:
位于所述基底上的层间介质层,所述层间介质层覆盖基底、电熔丝和第一加热单元;
位于所述层间介质层中的第一导电插塞、第二导电插塞、第三导电插塞和第四导电插塞,所述第一导电插塞和第一阳极电连接,所述第二导电插塞和第一阴极电连接,所述第三导电插塞和第二阳极电连接,所述第四导电插塞和第二阴极电连接。
8.如权利要求7所述的电熔丝结构,其特征在于,还包括:
位于所述层间介质层中的第二加热单元,所述第二加热单元位于电熔丝上,且所述第二加热单元和电熔丝之间为层间介质层所隔离;
所述第二加热单元包括金属线,所述熔断区在基底上表面的投影位于金属线在基底上表面投影上。
9.如权利要求3所述的电熔丝结构,其特征在于,所述鳍部的材料为掺杂硅。
10.一种半导体器件,其特征在于,包括权利要求1~9任一项所述的电熔丝结构。
11.一种电熔丝结构的形成方法,其特征在于,包括:
提供基底;
在所述基底上形成绝缘层,所述绝缘层定义熔断区的位置;
在所述基底上形成电熔丝,所述电熔丝包括熔丝、第一阳极和第一阴极,所述第一阳极和第一阴极分别位于所述熔丝两端且分别与所述熔丝两端连接,所述熔丝具有熔断区,所述熔断区覆盖绝缘层;
在所述基底中形成第一掺杂区和第二掺杂区,所述第一掺杂区和第二掺杂区之间的基底部分作为加热区,所述绝缘层覆盖加热区,所述第一掺杂区、第二掺杂区和加热区构成第一加热单元,所述第一掺杂区为第二阳极,所述第二掺杂区为第二阴极。
12.如权利要求11所述的电熔丝结构的形成方法,其特征在于,在所述基底上形成电熔丝结构时,还在所述基底上形成MOS场效应晶体管;
所述绝缘层和MOS场效应晶体管的栅介质层在同一步骤中形成。
所述第一掺杂区、第二掺杂区和MOS场效应晶体管的源极、漏极在同一步骤形成。
13.一种电熔丝结构的形成方法,其特征在于,提供基底,所述基底包括底部硅层、位于底部硅层上的绝缘掩埋层和位于所述绝缘掩埋层上的顶部硅层;
对所述顶部硅层进行图形化形成鳍部;
形成横跨所述鳍部的电熔丝,所述电熔丝包括熔丝、第一阳极和第一阴极,所述第一阳极和第一阴极分别位于所述熔丝两端且分别与所述熔丝两端连接,包围所述鳍部的熔丝部分为熔断区,被所述熔丝包围的鳍部部分为加热区;
在形成所述电熔丝后,对所述加热区两侧的鳍部部分分别进行掺杂形成第一掺杂区和第二掺杂区,所述第一掺杂区、第二掺杂区和加热区构成第一加热单元,所述第一掺杂区为第二阳极,所述第二掺杂区为第二阴极。
14.如权利要求13所述的电熔丝结构的形成方法,其特征在于,在所述基底上形成电熔丝结构时,还在所述基底上形成鳍式场效应晶体管;
所述绝缘层和鳍式场效应晶体管的栅介质层在同一步骤中形成;
所述第一掺杂区、第二掺杂区和鳍式场效应晶体管的源极、漏极在同一步骤中形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310655162.4A CN104701296B (zh) | 2013-12-05 | 2013-12-05 | 电熔丝结构及其形成方法和半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310655162.4A CN104701296B (zh) | 2013-12-05 | 2013-12-05 | 电熔丝结构及其形成方法和半导体器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104701296A true CN104701296A (zh) | 2015-06-10 |
CN104701296B CN104701296B (zh) | 2018-10-16 |
Family
ID=53348252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310655162.4A Active CN104701296B (zh) | 2013-12-05 | 2013-12-05 | 电熔丝结构及其形成方法和半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104701296B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108630664A (zh) * | 2017-03-17 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 熔丝结构及其形成方法 |
CN109727833A (zh) * | 2017-10-30 | 2019-05-07 | 聚鼎科技股份有限公司 | 保护元件及其电路保护装置 |
US10892130B2 (en) | 2017-10-19 | 2021-01-12 | Polytronics Technology Corp. | Protection device and circuit protection apparatus containing the same |
WO2022241996A1 (zh) * | 2021-05-20 | 2022-11-24 | 长鑫存储技术有限公司 | 熔丝结构及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4814853A (en) * | 1981-10-28 | 1989-03-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device with programmable fuse |
CN1404628A (zh) * | 2000-12-22 | 2003-03-19 | 皇家菲利浦电子有限公司 | 含有电可编程非易失存储器单元的布置的半导体装置 |
CN1812086A (zh) * | 2004-11-12 | 2006-08-02 | 国际商业机器公司 | 具有一个集成加热元件的反熔断器结构 |
-
2013
- 2013-12-05 CN CN201310655162.4A patent/CN104701296B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4814853A (en) * | 1981-10-28 | 1989-03-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device with programmable fuse |
CN1404628A (zh) * | 2000-12-22 | 2003-03-19 | 皇家菲利浦电子有限公司 | 含有电可编程非易失存储器单元的布置的半导体装置 |
CN1812086A (zh) * | 2004-11-12 | 2006-08-02 | 国际商业机器公司 | 具有一个集成加热元件的反熔断器结构 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108630664A (zh) * | 2017-03-17 | 2018-10-09 | 中芯国际集成电路制造(上海)有限公司 | 熔丝结构及其形成方法 |
US10892130B2 (en) | 2017-10-19 | 2021-01-12 | Polytronics Technology Corp. | Protection device and circuit protection apparatus containing the same |
CN109727833A (zh) * | 2017-10-30 | 2019-05-07 | 聚鼎科技股份有限公司 | 保护元件及其电路保护装置 |
CN109727833B (zh) * | 2017-10-30 | 2021-07-30 | 聚鼎科技股份有限公司 | 保护元件及其电路保护装置 |
WO2022241996A1 (zh) * | 2021-05-20 | 2022-11-24 | 长鑫存储技术有限公司 | 熔丝结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104701296B (zh) | 2018-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100541780C (zh) | 可编程半导体器件及其制造和使用方法 | |
CN102473699B (zh) | 具有降低的编程电压的鳍片反熔丝 | |
CN103426771A (zh) | 制造具有屏蔽电极结构的绝缘栅半导体器件的方法 | |
CN102237279A (zh) | 用三个或四个掩膜制备的氧化物终止沟槽mosfet | |
CN105226020A (zh) | 含功率晶体管单元和横向晶体管的半导体器件及制造方法 | |
CN203242629U (zh) | 电极接触结构 | |
CN107785420B (zh) | 半导体器件及其制造方法 | |
US8916930B2 (en) | Trenched power semiconductor device and fabrication method thereof | |
CN104701296A (zh) | 电熔丝结构及其形成方法和半导体器件 | |
CN101183683A (zh) | 用于减小mosfet器件中的浮体效应的方法和结构 | |
CN106449752A (zh) | 半导体装置 | |
CN107634056A (zh) | 半导体装置及其形成方法 | |
CN101091249A (zh) | 反熔丝单元及其制造过程 | |
CN108735710A (zh) | 反熔丝结构电路及其形成方法 | |
KR100919576B1 (ko) | 반도체 소자 및 그 제조 방법 | |
CN104240762B (zh) | 反熔丝结构及编程方法 | |
US20200403154A1 (en) | Memory cell comprising a phase-change material | |
CN104937714B (zh) | 具有经改进金属接触的功率mos晶体管 | |
CN104183543B (zh) | 电熔丝结构及其形成方法、半导体器件 | |
TWI588991B (zh) | 溝槽式功率半導體元件 | |
CN104347589A (zh) | 一种反熔丝结构 | |
CN103367407A (zh) | 不通电的伪栅极 | |
CN109872992A (zh) | 具有鳍状结构的半导体装置 | |
CN104701295B (zh) | 电熔丝结构及其形成方法 | |
KR101145383B1 (ko) | 반도체 장치의 전기적 퓨즈 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |