CN104699645B - 通用串行总线装置的频率校正方法及其通用串行总线装置 - Google Patents

通用串行总线装置的频率校正方法及其通用串行总线装置 Download PDF

Info

Publication number
CN104699645B
CN104699645B CN201410011994.7A CN201410011994A CN104699645B CN 104699645 B CN104699645 B CN 104699645B CN 201410011994 A CN201410011994 A CN 201410011994A CN 104699645 B CN104699645 B CN 104699645B
Authority
CN
China
Prior art keywords
frequency
signal
oscillator signal
serial bus
universal serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410011994.7A
Other languages
English (en)
Other versions
CN104699645A (zh
Inventor
吕亮璇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to CN201710553095.3A priority Critical patent/CN107506327B/zh
Publication of CN104699645A publication Critical patent/CN104699645A/zh
Application granted granted Critical
Publication of CN104699645B publication Critical patent/CN104699645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种应用于通用串行总线装置的频率校正方法和通用串行总线装置。所述频率校正方法包括：将所述通用串行总线装置耦接于通用串行总线主机；利用所述通用串行总线装置接收来自所述通用串行总线主机的轮询低频周期信号；依据所述轮询低频周期信号来判断所述通用串行总线主机的主机类型；以及依据所述主机类型所对应到的特定频率周期来校正所述通用串行总线装置的可程序化振荡电路以使得所述可程序化振荡电路得以产生具有预定频率的目标振荡信号。通过本发明延迟通用串行总线主机对通用串行总线装置进行轮询的时间，通用串行总线装置无须内建精准电感电容振荡器就可以产生具有精准频率的参考频率，故相较于传统的方法会具有较低制作成本。

Description

通用串行总线装置的频率校正方法及其通用串行总线装置
技术领域
本发明是有关于应用于一通用串行总线装置的一频率校正方法及其相关的通用串行总线装置，尤指利用一轮询低频周期信号来校正一通用串行总线装置内的一振荡器的方法及其相关的通用串行总线装置。
背景技术
随着技术的演进，目前的数据传输接口已进入通用串行总线(Universal SerialBus,USB)3.0的年代。通用串行总线3.0的最大数据传输速率为5Gbps(Bits per second)。换句话说，对于一个通用串行总线3.0的装置(device)而言，其操作频率至少是2.5GHz。一般而言，传统的方法是内建一个精准电感电容振荡器(LC Oscillator)于通用串行总线3.0的装置内，所述电感电容振荡器会振荡出一精准频率的参考频率。接着，一信号合成器就可以用来合成出频率为2.5GHz的操作频率。然而，一个电感电容振荡器通常会占据非常大的芯片面积，进而提高了通用串行总线3.0的装置的制作成本。因此，如何以较低成本的方式来产生一具有精准频率的参考频率已成为此领域所亟需解决的问题。
发明内容
因此，本发明的一目的在于公开利用一轮询低频周期信号来校正一通用串行总线装置内的一振荡器的方法及其通用串行总线装置。
依据本发明的一第一实施例，其公开了一种应用于一通用串行总线装置的频率校正方法。所述频率校正方法包括有：将所述通用串行总线装置耦接于一通用串行总线主机；利用所述通用串行总线装置接收来自所述通用串行总线主机的一轮询低频周期信号；依据所述轮询低频周期信号来判断所述通用串行总线主机的一主机类型；以及依据所述主机类型所对应到的一特定频率周期来校正所述通用串行总线装置的一可程序化振荡电路以使得所述可程序化振荡电路得以产生具有一预定频率的一目标振荡信号。
依据本发明的一第二实施例，公开了一种通用串行总线装置。所述通用串行总线装置包括有一侦测电路、一判断电路、一可程序化振荡电路以及一调整电路。所述侦测电路用来接收来自一通用串行总线主机的一轮询低频周期信号。所述判断电路耦接于所述侦测电路，用来依据所述轮询低频周期信号来判断所述通用串行总线主机的一主机类型。所述可程序化振荡电路用来产生一振荡信号。所述调整电路耦接于所述侦测电路、所述判断电路以及所述可程序化振荡电路，用来依据所述主机类型所对应到的一特定频率周期来校正所述可程序化振荡电路以使得所述可程序化振荡电路得以产生具有一预定频率的一目标振荡信号。
附图说明
图1是本发明一种通用串行总线装置的一实施例示意图。
图2是当一通用串行总线装置插入一通用串行总线主机后，所述通用串行总线主机的部分状态图的一实施例。
图3是本发明一频率校正方法的一实施例流程图。
图4是本发明一低频周期信号以及一侦测振荡信号的一实施例时序图。
图5是本发明一控制电路的一第一实施例示意图。
图6是本发明一频率校正方法的一第一实施例流程图。
图7是本发明一控制电路的一第二实施例示意图。
图8是本发明一频率校正方法的一第二实施例流程图。
其中，附图标记说明如下：
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的「包括」是一开放式的用语，故应解释成「包括但不限定于」。此外，「耦接」一词在此是包括任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电气连接于所述第二装置，或者通过其他装置或连接手段间接地电气连接至所述第二装置。
请参考图1。图1所示是依据本发明一种通用串行总线装置100的一实施例示意图。通用串行总线装置100包括有一侦测电路102、一控制电路104、一可程序化振荡电路106、一传送电路108以及一终端阻抗110。当通用串行总线装置100耦接于一通用串行总线主机112时，侦测电路102是用来撷取来自通用串行总线主机112的一轮询低频周期信号(PollingLow Frequency Periodic Signal,Polling LFPS)Sps，以产生具有与低频周期信号Sps相同频率的一侦测振荡信号Spsr。可程序化振荡电路106耦接于控制电路104，用来依据一控制字(Control Word)Sc来产生一振荡信号Sosc。控制电路104耦接于侦测电路102以及可程序化振荡电路106，用来依据侦测振荡信号Spsr来校正可程序化振荡电路106以使得可程序化振荡电路106得以产生具有一预定频率Fp的目标振荡信号Sosc_tar。此外，终端阻抗110耦接于控制电路104以及侦测电路102的一信号埠RXP、RXN，其中信号埠RXP、RXN是用来接收来自通用串行总线主机112的轮询低频周期信号Sps。传送电路108耦接于控制电路104以及一信号埠TXP、TXN，其中通用串行总线装置100的信号是通过信号埠TXP、TXN传送至通用串行总线主机112。
依据本发明的实施例，通用串行总线装置100是一通用串行总线3.0的装置，而通用串行总线主机112是一通用串行总线3.0的主机，然此并不作为本发明的限制所在。通用串行总线主机112亦可以是一通用串行总线3.0的集线器(hub)。当通用串行总线装置100插入通用串行总线主机112，且在通用串行总线装置100与通用串行总线主机112进入超高速数据传输模式(即5Gbps)前，通用串行总线装置100就会执行一频率校正方法来校正可程序化振荡电路106，以使得可程序化振荡电路106得以产生具有预定频率Fp的目标振荡信号Sosc_tar，其中预定频率Fp的目标振荡信号Sosc_tar是用来作为一参考频率，以合成出通用串行总线装置100处于超高速数据传输模式下所需的操作频率(例如频率为2.5GHz的操作频率)。
请参考图2。图2所示是当通用串行总线装置100插入通用串行总线主机112后，通用串行总线主机112的部分状态图200的一实施例。状态202代表通用串行总线主机112认为通用串行总线装置100还没开始启动。状态204代表通用串行总线主机112侦测到通用串行总线装置100的终端阻抗110。状态206代表通用串行总线主机112开始对通用串行总线装置100进行轮询(polling)。状态208代表通用串行总线主机112与通用串行总线装置100之间已进入超高速数据传输模式。为了使得通用串行总线装置100与通用串行总线主机112进入超高速数据传输模式前，通用串行总线装置100具有足够的时间来校正可程序化振荡电路106，本发明的所述频率校正方法会在状态206中暂时延长通用串行总线主机112对通用串行总线装置100进行轮询的时间。进一步而言，依据本发明的图2，状态206中包括有三个状态，即状态2062、2064、2066。状态2062代表通用串行总线主机112对通用串行总线装置100发出轮询低频周期信号Sps。状态2064代表通用串行总线主机112接收到通用串行总线装置100所发出的轮询低频周期信号Sps。状态2066代表通用串行总线主机112进入一致性模式(Compliance Mode)。为了使得通用串行总线主机112的状态可以持续暂留在状态2062以持续对通用串行总线装置100发出轮询低频周期信号Sps，本发明的所述频率校正方法会避免通用串行总线主机112的状态进入状态2064或状态2066，一直到可程序化振荡电路106被校正完成为止。
因此，当通用串行总线装置100插入通用串行总线主机112时，通用串行总线装置100就会执行如图3所示的频率校正方法300来校正可程序化振荡电路106，以使得可程序化振荡电路106得以产生具有预定频率Fp的目标振荡信号Sosc_tar。图3所示是依据本发明的频率校正方法300的一实施例流程图。倘若大体上可达到相同的结果，并不需要一定照图3所示的流程中的步骤顺序来进行，且图3所示的步骤不一定要连续进行，亦即其他步骤亦可插入其中。频率校正方法300的步骤包括有：
步骤302：将通用串行总线装置100插入于通用串行总线主机112；
步骤304：控制通用串行总线装置100致能(enable)通用串行总线装置100内的终端阻抗110以使得通用串行总线主机112发出轮询低频周期信号Sps至通用串行总线装置100；
步骤306：延迟一第一延迟时间t1；
步骤308：判断通用串行总线装置100是否收到轮询低频周期信号Sps，若是，跳至步骤310，若否，跳至步骤306；
步骤310：利用通用串行总线装置100撷取来自通用串行总线主机112的轮询低频周期信号Sps；
步骤312：依据轮询低频周期信号Sps来校正通用串行总线装置100内的可程序化振荡电路106；
步骤314：可程序化振荡电路106是否产生具有预定频率Fp的目标振荡信号Sosc_tar，若是，跳至步骤316，若否，跳至步骤312；
步骤316：将用来控制可程序化振荡电路106以产生具有预定频率Fp的目标振荡信号Sosc_tar的控制字Sc暂存于一缓存器；
步骤318：控制通用串行总线装置100抑能(disable)通用串行总线装置100内的终端阻抗110；
步骤320：延迟一第二延迟时间t2；
步骤322：进行通用串行总线装置100的一开卡初始化程序；
步骤324：从通用串行总线装置100馈入一内部原始码程序(Internal SourceProgram,ISP)；以及
步骤326：将所述控制字Sc储存于通用串行总线装置100内的一闪存。
请注意，在步骤304中，当终端阻抗110被致能时，通用串行总线主机112就会侦测到终端阻抗110进而发出轮询低频周期信号Sps。反之，当终端阻抗110被抑能时，通用串行总线主机112就不会侦测到终端阻抗110，此时通用串行总线主机112就会认为通用串行总线装置100并未正确地耦接于到通用串行总线主机112。当通用串行总线主机112对通用串行总线装置100发出轮询低频周期信号Sps时，控制电路104会先控制侦测电路102等待第一延迟时间t1再侦测来自通用串行总线主机112的轮询低频周期信号Sps。这是因为通用串行总线主机112侦测到终端阻抗110时，通用串行总线主机112不一定会马上发出轮询低频周期信号Sps。依据通用串行总线3.0的规格，通用串行总线主机112必需在侦测到终端阻抗110的50ms(毫秒)内发出轮询低频周期信号Sps。因此，通过适当地设计，第一延迟时间t1到达时，通用串行总线装置100的侦测电路102应可接收到来自通用串行总线主机112的轮询低频周期信号Sps。请参考图4，图4所示是依据本发明一轮询低频周期信号Sps以及侦测振荡信号Spsr的一实施例时序图。轮询低频周期信号Sps大致上是一个工作周期(dutycycle)大致上为10%，频率大致上为100KHz的周期性信号。进一步而言，一个周期的轮询低频周期信号Sps是分为两个部分402和404，第一部分402是高频周期性信号，其中每一个高频信号的周期约10ns～100ns(毫微秒)，而第二部分404则是没有信号的闲置时段。第一部分402的标准持续时间tBurst是1us(微秒)，但是通用串行总线3.0的规格允许其范围可从0.6us至1.4us。第二部分404的标准持续时间tRepeat是9us，但是通用串行总线3.0的规格允许其范围可从6us至14us。虽然第一部分402的持续时间tBurst和第二部分404的持续时间tRepeat可在其规范的范围内自行决定，但是通常第一部分402的持续时间tBurst是固定的(约1us)，且第一部分402的持续时间tBurst和第二部分404的持续时间tRepeat之间的比例也是固定的。换句话说，轮询低频周期信号Sps的工作周期是固定的，亦即工作周期为10%，且其频率通常为100KHz。因此，通用串行总线装置100就可以利用轮询低频周期信号Sps的此一特性，并辨识并撷取出轮询低频周期信号Sps，用来产生具有相同频率的轮询侦测振荡信号Spsr来校正可程序化振荡电路106，以使得可程序化振荡电路106得以产生具有预定频率Fp的目标振荡信号Sosc_tar。
进一步而言，侦测电路102会撷取出具有与低频周期信号Sps大致上相同的侦测振荡信号Spsr。控制电路104会读取侦测振荡信号Spsr，并输出控制字Sc来调整可程序化振荡电路106的振荡信号Sosc。请注意，从本实施例的图1可以得知控制电路104与可程序化振荡电路106之间是耦接成一回授电路的形态。换句话说，控制电路104会一边输出不同的控制字Sc来调整可程序化振荡电路106，同时一边接收对应的振荡信号Sosc来计算出其振荡频率，一直到其振荡频率被校正至预定频率Fp为止。因此，为了使得控制电路104具有足够的时间来校正可程序化振荡电路106，本发明的控制电路104会同时控制传送电路108以阻止传送电路108产生一对应的低频周期信号至通用串行总线主机112，以使得通用串行总线主机112持续产生轮询低频周期信号Sps至通用串行总线装置100。在一实施例中，当通用串行总线装置100接收来自通用串行总线主机112的轮询低频周期信号Sps时，控制电路104会控制传送电路108持续产生比轮询低频周期信号Sps的频率来得高的一预定信号至通用串行总线主机112以使得通用串行总线主机112持续产生轮询低频周期信号Sps至通用串行总线装置100。例如，所述预定信号可以是一周期约10ns～100ns(毫微秒)的高频信号。
在本发明的另一实施例中，当通用串行总线装置100接收来自通用串行总线主机112的轮询低频周期信号Sps时，控制电路104会控制传送电路108停止产生一正常的响应信号至通用串行总线主机112以使得通用串行总线主机112持续产生轮询低频周期信号Sps至通用串行总线装置100。
此外，在本发明的另一实施例中，当通用串行总线装置100接收来自通用串行总线主机112的轮询低频周期信号Sps时，控制电路104会控制传送电路108产生任何相异于轮询低频周期信号Sps的一预定信号至通用串行总线主机112以使得通用串行总线主机112持续产生轮询低频周期信号Sps至通用串行总线装置100。
在步骤316中，当可程序化振荡电路106被校正至产生具有预定频率Fp的目标振荡信号Sosc_tar时，控制电路104将所对应的控制字Sc暂存于一缓存器。同时，控制电路104会抑能通用串行总线装置100内的终端阻抗110，以使得通用串行总线主机112判定通用串行总线装置100并未正确地耦接于到通用串行总线主机112(步骤318)。
接着，通过第二延迟时间t2后(步骤320)，控制电路104才会进行通用串行总线装置100的一开卡初始化程序(步骤322)。在开卡的初始化程序中，通用串行总线装置100的控制电路104会馈入一内部原始码程序(Internal Source Program,ISP)，以初始化通用串行总线装置100(步骤324)。请注意，所述内部原始码程序可以是一储存于只读存储器(ROM)中的韧体。
接着，在步骤326中，当通用串行总线装置100完成开卡后，控制电路104就会将原本暂存在所述缓存器的控制字Sc储存于一闪存中。因此，当通用串行总线装置100完成开卡后，所述闪存内就储存了用来控制可程序化振荡电路106以产生具有预定频率Fp的目标振荡信号Sosc_tar的控制字Sc。此后，若通用串行总线装置100再次耦接于通用串行总线主机112时，控制电路104就无需再对可程序化振荡电路106进行校正，而直接读取所述闪存内的控制字Sc即可。如此一来，本发明的通用串行总线装置100就可以用一较低成本的方式来产生一具有精准频率的参考频率。
请注意，在步骤316中，当控制电路104将所对应的控制字Sc暂存于所述缓存器后，控制电路104不一定要抑能通用串行总线装置100内的终端阻抗110。进一步而言，在本发明的另一实施例中，当控制电路104计算出所对应的控制字Sc并将所述控制字Sc暂存于所述缓存器后，控制电路104还持续致能通用串行总线装置100内的终端阻抗110，并控制通用串行总线装置100来产生另一轮询低频周期信号Sps至通用串行总线主机112。如此一来，当通用串行总线主机112收到来自通用串行总线装置100来产生的轮询低频周期信号Sps时，通用串行总线主机112就会进入图2所示的状态2064。接着，通用串行总线主机112与通用串行总线装置100之间就会直接进入超高速数据传输模式，即图2所示的状态208。
请参考图5，图5所示是依据本发明控制电路104的一第一实施例示意图。控制电路104包括有一判断电路1042以及一调整电路1044。请注意，为了更清楚描述控制电路104的技术特征，图5还包括了本发明的侦测电路102以及可程序化振荡电路106。判断电路1042耦接于侦测电路102，用来依据轮询低频周期信号Sps来判断通用串行总线主机112的一主机类型。调整电路1044耦接于侦测电路102、判断电路1042以及可程序化振荡电路106，用来依据所述主机类型所对应到的一特定频率周期Tp来校正可程序化振荡电路106以使得可程序化振荡电路106得以产生具有预定频率Fp的目标振荡信号Sosc_tar。
进一步而言，在本实施例中，判断电路1042是用来依据低频频率信号Spsr的一脉宽时间(即图4所示的第一部分402的持续时间tBurst，故后续的脉宽时间即以tBurst来标示)来调整可程序化振荡电路106的振荡信号Sosc为一粗调振荡信号Scoarse；利用可程序化振荡电路106的粗调振荡信号Scoarse计算出低频频率信号Spsr的一脉波周期(即图4所示第二部分404的持续时间tRepeat，故后续的脉波周期即以tRepeat来标示)；计算出脉波周期tRepeat与脉宽时间tBurst的一比值R；以及依据比值R来判断出通用串行总线主机112的所述主机类型。此外，判断电路1042还用来：于低频频率信号Spsr的脉宽时间tBurst内计数振荡信号Sosc的一周期数Nburst，并判断周期数Nburst是否等于一第一预定周期数Np1；调整可程序化振荡电路106一直到振荡信号Sosc的周期数Nburst等于第一预定周期数Np1；以及将对应于第一预定周期数Np1的振荡信号Sosc视为粗调振荡信号Scoarse。另一方面，判断电路1042还用来：于低频频率信号Spsr的脉波周期tRepeat内计数粗调振荡信号Scoarse的一周期数Nrepeat，因此周期数Nrepeat是对应低频频率信号Spsr的脉波周期tRepeat。因此，判断电路1042可用来依据周期数Nrepeat及周期数Nburst来计算出脉波周期tRepeat与脉宽时间tBurst的比值R。
此外，当判断电路1042判断出通用串行总线主机112的所述主机类型后，调整电路1044用来：于特定频率周期Tp内计数振荡信号Sosc的一周期数Nosc，并判断周期数Nosc是否等于一第二预定周期数Np2；调整可程序化振荡电路106一直到振荡信号Sosc的周期数Nosc等于第二预定周期数Np2；以及将对应于第二预定周期数Np2的振荡信号Sosc为目标振荡信号Sosc_tar。
因此，为了完成上述操作，判断电路1042还储存一表格1042a，其是用来储存多个候选主机类型以及其所分别对应的轮询低频周期信号Sps的多个脉宽时间、多个频率周期、多个候选比值(即脉波周期tRepeat与脉宽时间tBurst的比值)以及多个预定周期数，如表1所示：
表1
请注意，为了更清楚说明本发明的精神所在，本实施例的目标振荡信号Sosc_tar的预定频率Fp为24MHz，而通用串行总线主机112的类型分为上述四种，然此并不作为本发明的限制所在。此外，为了更精准校正可程序化振荡电路106，本发明还将低频频率信号Spsr的脉宽时间tBurst(即1us)加上一预定延迟时间Td(即0.02us)以产生一更新后的脉宽时间(即1.02us)，并将所述更新后脉宽时间视为依据轮询低频周期信号Sps所产生低频频率信号Spsr的脉宽时间tBurst。进一步而言，如图4所示，当侦测电路102依据轮询低频周期信号Sps撷取出对应的侦测振荡信号Spsr时，侦测振荡信号Spsr的第一部分402会具有一延迟时间(即预定延迟时间Td)。因此，考虑到所述延迟时间的影响，本发明的判断电路1042以及调整电路1044会将所述更新后的脉宽时间视为轮询低频周期信号Sps的持续时间tBurst。换句话说，低频频率信号Spsr的所述脉宽时间大致上等于轮询低频周期信号Sps的脉宽时间加上一预定延迟时间Td。
因此，当判断电路1042接收到低频频率信号Spsr时，判断电路1042就会在低频频率信号Spsr的脉宽时间tBurst内计数振荡信号Sosc的周期数Nburst，并调整可程序化振荡电路106一直到振荡信号Sosc在脉宽时间tBurst内的周期数Nburst等于第一预定周期数Np1为止。请注意，本发明可直接用判断电路1042调整可程序化振荡电路106或通过调整电路1044来调整可程序化振荡电路106。由于脉宽时间tBurst是固定的(即1.02us)，因此当振荡信号Sosc在脉宽时间tBurst内的周期数Nburst等于第一预定周期数Np1时，振荡信号Sosc就会是具有一预定频率的振荡信号，即粗调振荡信号Scoarse。请注意，在此实施例中，第一预定周期数Np1约为25。
接着，可程序化振荡电路106所产生粗调振荡信号Scoarse的频率就大约是24MHz，而判断电路1042就会计算在低频频率信号Spsr的脉波周期tRepeat内粗调振荡信号Scoarse的周期数Nrepeat。接着，判断电路1042就可以计算周期数Nrepeat与周期数Nburst的比值(即Nrepeat/Nburst)来找出脉波周期tRepeat与脉宽时间tBurst的比值R(即tRepeat/tBurst)，再通过表1来找到对应的主机类型。
当找到通用串行总线主机112的所述主机类型后，意谓着通用串行总线主机112所产生的低频频率信号Spsr的脉波周期tRepeat就可以从表1中决定出来，即特定频率周期Tp。接着，调整电路1044就会在特定频率周期Tp内计数振荡信号Sosc(一开始仍为粗调振荡信号Scoarse)的周期数Nosc，并判断周期数Nosc是否等于表1中所对应的第二预定周期数Np2。接着，调整电路1044会调整可程序化振荡电路106一直到振荡信号Sosc的周期数Nosc等于第二预定周期数Np2为止。由于当主机类型被决定出来后，其特定频率周期Tp是固定的时间(例如主机类型一的脉波周期tRepeat：10.667us)，因此当振荡信号Sosc的周期数Nosc等于第二预定周期数Np2时，振荡信号Sosc就会是具有一预定频率的振荡信号，即频率为24MHz的目标振荡信号Sosc_tar。
请注意，在表1中，所述第二预定周期数Np2是以一个脉波周期tRepeat来设定的，然此并不作为本发明的限制所在。为了获得更精确的目标振荡信号Sosc_tar，第二预定周期数Np2也可以设定为在多倍的脉波周期tRepeat内所计数到振荡信号Sosc的周期数，如以下表2的第5栏所示为三倍的脉波周期tRepeat(即3*tRepeat)内所计数到振荡信号Sosc的第二预定周期数Np2：
表2
请注意，将第二预定周期数Np2设定为在多倍的脉波周期tRepeat内计数振荡信号Sosc的周期数的目的是为了获得更精确的目标振荡信号Sosc_tar，其余的运算相似于表1的实施例，故其操作细节在此不还赘述。
简言之，图5所示的控制电路104的操作流程可用图6所示的步骤图来表示。图6所示是依据本发明一频率校正方法600的一第一实施例流程图。倘若大体上可达到相同的结果，并不需要一定照图6所示的流程中的步骤顺序来进行，且图6所示的步骤不一定要连续进行，亦即其他步骤亦可插入其中。频率校正方法600包括有：
步骤602：接收来自通用串行总线主机112的轮询低频周期信号Sps；
步骤604：撷取出对应于轮询低频周期信号Sps的低频频率信号Spsr；
步骤606：控制可程序化振荡电路106以产生振荡信号Sosc；
步骤608：于低频频率信号Spsr的脉宽时间tBurst内计数振荡信号Sosc的周期数Nburst；
步骤610：调整可程序化振荡电路106一直到振荡信号Sosc的周期数Nburst等于第一预定周期数Np1；
步骤612：将对应于第一预定周期数Np1的振荡信号Sosc视为粗调振荡信号Scoarse；
步骤614：计算在低频频率信号Spsr的脉波周期tRepeat内粗调振荡信号Scoarse的周期数Nrepeat；
步骤616：计算出脉波周期tRepeat与脉宽时间tBurst的比值R；
步骤618：依据比值R来判断出通用串行总线主机112的所述主机类型；
步骤620：依据通用串行总线主机112的所述主机类型来判断出通用串行总线主机112的特定频率周期Tp；
步骤622：于特定频率周期Tp内计数振荡信号Sosc的周期数Nosc，并调整可程序化振荡电路106一直到振荡信号Sosc的周期数Nosc等于第二预定周期数Np2；
步骤624：将对应于第二预定周期数Np2的振荡信号Sosc视为目标振荡信号Sosc_tar。
请注意，当控制电路104将可程序化振荡电路106校正为精准的目标振荡信号Sosc_tar后，控制电路104就会将对应控制字Sc储存起来。此后，若通用串行总线装置100再次耦接于通用串行总线主机112时，控制电路104就无需再对可程序化振荡电路106进行校正，而直接读取所储存的控制字Sc即可。如此一来，本发明的通用串行总线装置100就可以用一较低成本的方式来产生一具有精准频率的参考频率。
请参考图7，图7所示是依据本发明控制电路104的一第二实施例示意图。控制电路104包括有一判断电路7042、一调整电路7044以及一频率合成器7046。请注意，为了更清楚描述控制电路104的技术特征，图7还包括了本发明的侦测电路102以及可程序化振荡电路106。判断电路7042耦接于侦测电路102，用来依据轮询低频周期信号Sps来判断通用串行总线主机112的一主机类型。调整电路7044耦接于侦测电路102、判断电路7042、可程序化振荡电路106以及频率合成器7046，用来依据所述主机类型所对应到的一特定频率周期Tp来校正可程序化振荡电路106以使得可程序化振荡电路106得以产生具有预定频率Fp的目标振荡信号Sosc_tar。频率合成器7046用来将振荡信号Sosc进行频率合成以产生一合成振荡信号Ssyn。此外，侦测电路102还撷取出对应于轮询低频周期信号Sps的一低频频率信号Spsr，判断电路7042用来：依据低频频率信号Spsr的多倍脉宽时间M*tBurst(即M倍的脉宽时间tBurst)来调整振荡信号Sosc，进而调整合成振荡信号Syn为一粗调振荡信号Ssyn_coarse；利用粗调振荡信号Ssyn_coarse计算出低频频率信号Spsr的多倍脉波周期M*tRepeat(即M倍的脉波周期tRepeat)；计算出多倍脉波周期M*tRepeat与多倍脉宽时间M*tBurst的一比值R；以及依据比值R来判断出通用串行总线主机112的所述主机类型。
进一步而言，判断电路7042还用来：将多倍脉宽时间M*tBurst内的每一个脉宽时间tBurst都加上一预定延迟时间Td以产生一更新后的多倍脉宽时间M*(tBurst+Td)，并将所述更新后的多倍脉宽时间M*(tBurst+Td)视为低频频率信号Spsr的所述多倍脉宽时间M*tBurst。换句话说，低频频率信号Spsr的多倍脉宽时间内的每一个脉宽时间均大致上等于轮询低频周期信号Sps的一脉宽时间加上一预定延迟时间Td。请注意，上述作法的目的与原因已于第一实施例中所公开，故在此不还赘述。
此外，判断电路7042是用来：于低频频率信号Spsr的多倍脉宽时间M*tBurst内计数合成振荡信号Ssyn的一周期数N_mtburst，并判断周期数N_mtburst是否等于一第一预定周期数N_mp1；调整可程序化振荡电路106一直到合成振荡信号Ssyn的周期数N_mtburst等于第一预定周期数N_mp1；以及将对应于预定周期数N_mp1的合成振荡信号Ssyn视为粗调合成振荡信号Ssyn_coarse。判断电路7042还用来：于低频频率信号Spsr的多倍脉波周期M*tRepeat内计数粗调合成振荡信号Ssyn_coarse的一周期数N_mtrepeat；以及依据周期数N_mtrepeat以及周期数N_mtburst来计算出多倍脉波周期M*tRepeat与多倍脉宽时间M*tBurst的比值R，进而判断出通用串行总线主机112的所述主机类型。
此外，当判断电路7042判断出通用串行总线主机112的所述主机类型后，调整电路7044用来：依据所述主机类型来从多个候选频率周期中判断出通用串行总线主机112的特定频率周期Tp以及计算出特定频率周期Tp的一多倍频率周期N*Tp(即低频频率信号Spsr的N倍的频率周期Tp)；于所述多倍的频率周期N*Tp内计数合成振荡信号Ssyn的一周期数Nosc1，并判断周期数Nosc1是否等于一第二预定周期数N_mp2；调整可程序化振荡电路106的振荡信号Sosc，一直到所对应的合成振荡信号Ssyn的周期数Nosc1等于第二预定周期数N_mp2；以及将对应于第二预定周期数N_mp2的振荡信号Sosc视为目标振荡信号Sosc_tar。
因此，为了完成上述操作，判断电路7042还储存一表格7042a，其是用来储存多个候选主机类型以及其所分别对应的轮询低频周期信号Sps的多个脉宽时间、多个频率周期、多个候选比值(即多倍脉波周期M*tRepeat与多倍脉宽时间M*tBurst的比值R)以及多个第二预定周期数，如表3所示：
表3
请注意，为了更清楚说明本发明的精神所在，本实施例的目标振荡信号Sosc的预定频率Fp为24MHz，合成振荡信号Ssyn的频率为45MHz，通用串行总线主机112的类型分为上述四种，N=15(即第二预定周期数N_mp2是15倍的频率周期Tp内所计数出合成振荡信号Ssyn的周期数)，然此并不作为本发明的限制所在。
因此，当判断电路7042接收到低频频率信号Spsr时，判断电路1042就会在低频频率信号Spsr的多倍脉宽时间M*tBurst内计数合成振荡信号Ssyn的周期数N_mtburst，并调整可程序化振荡电路106一直到合成振荡信号Ssyn在多倍脉宽时间M*tBurst内的周期数N_mtburst等于第一预定周期数N_mp1为止。请注意，本发明可直接用判断电路7042调整可程序化振荡电路106或通过调整电路7044来调整可程序化振荡电路106，进而调整合成振荡信号Ssyn的频率。由于低频频率信号Spsr的每一个脉宽时间tBurst是固定的，因此当合成振荡信号Ssyn在多个脉宽时间M*tBurst内的周期数N_mtburst等于第一预定周期数N_mp1时，合成振荡信号Ssyn就会是具有一预定频率的振荡信号，即粗调合成振荡信号Ssyn_coarse。请注意，在此实施例中，M为整数3，因此第一预定周期数N_mp1约为138。
接着，频率合成器7046所产生的粗调合成振荡信号Ssyn_coarse的频率就大约为45MHz，而判断电路7042就会计算在低频频率信号Spsr的多倍脉波周期M*tRepeat内粗调合成振荡信号Ssyn_coarse的周期数N_mtrepeat。接着，判断电路7042就可以计算周期数N_mtrepeat与周期数N_mtburst的比值(即N_mtrepeat/N_mtburst)来找出多倍脉波周期M*tRepeat与多倍脉宽时间M*tBurst的比值R(即M*tRepeat/M*tBurst)，再通过表3来找到对应的主机类型。
当通用串行总线主机112的所述主机类型后，代表通用串行总线主机112所产生的低频频率信号Spsr的脉波周期tRepeat就可以从表3中决定出来，即特定频率周期Tp。接着，调整电路7044就会在特定频率周期Tp所对应的N倍频率周期(即N*Tp)内计数合成振荡信号Ssyn(一开始仍为粗调合成振荡信号Ssyn_coarse)的周期数Nosc1，并判断周期数Nosc1是否等于第二预定周期数N_mp2。接着，调整电路7044会调整可程序化振荡电路106一直到合成振荡信号Ssyn的周期数Nosc1等于第二预定周期数N_mp2为止。请注意，由于当主机类型被决定出来后，其特定频率周期Tp是固定的时间(例如主机类型一的脉波周期tRepeat：10.667us)，因此当合成振荡信号Ssyn的周期数Nosc1等于第二预定周期数N_mp2时，合成振荡信号Ssyn就会具有一预定频率的振荡信号，即45MHz。换句话说，此时所对应到的振荡信号Sosc就是所需的目标振荡信号Sosc_tar，即24MHz。
简言之，图7所示的控制电路104的操作流程可用图8所示的步骤图来表示。图8所示是依据本发明一频率校正方法800的一第二实施例流程图。倘若大体上可达到相同的结果，并不需要一定照图8所示的流程中的步骤顺序来进行，且图8所示的步骤不一定要连续进行，亦即其他步骤亦可插入其中。频率校正方法800包括有：
步骤802：接收来自通用串行总线主机112的轮询低频周期信号Sps；
步骤804：撷取出对应于轮询低频周期信号Sps的低频频率信号Spsr；
步骤806：控制可程序化振荡电路106以产生振荡信号Sosc；
步骤808：将振荡信号Sosc进行频率合成以产生合成振荡信号Ssyn；
步骤810：于低频频率信号Spsr的多个脉宽时间M*tBurst内计数合成振荡信号Ssyn的周期数N_mtburst；
步骤812：调整可程序化振荡电路106一直到合成振荡信号Ssyn的周期数N_mtburst等于第一预定周期数N_mp1；
步骤814：将对应于第一预定周期数N_mp1的合成振荡信号Ssyn视为粗调合成振荡信号Ssyn_coarse；
步骤816：计算在低频频率信号Spsr的多倍脉波周期M*tRepeat内粗调振荡信号Ssyn_coarse的周期数N_mtrepeat；
步骤818：计算出多倍脉波周期M*tRepeat与多倍脉宽时间M*tBurst的比值R；
步骤820：依据比值R来判断出通用串行总线主机112的所述主机类型；
步骤822：依据通用串行总线主机112的所述主机类型来判断出通用串行总线主机112的特定频率周期Tp；
步骤824：于特定频率周期Tp的N倍频率周期(即N*Tp)内计数合成振荡信号Ssyn的周期数Nosc1，并调整可程序化振荡电路106一直到合成振荡信号Ssyn的周期数Nosc1等于第二预定周期数N_mp2；
步骤826：将对应于第二预定周期数N_mp2的振荡信号Sosc视为目标振荡信号Sosc_tar。
请注意，当控制电路104将可程序化振荡电路106校正为精准的目标振荡信号Sosc_tar后，控制电路104就会将对应控制字Sc储存起来。此后，若通用串行总线装置100再次耦接于通用串行总线主机112时，控制电路104就无需再对可程序化振荡电路106进行校正，而直接读取所储存的控制字Sc即可。如此一来，本发明的通用串行总线装置100就可以用一较低成本的方式来产生一具有精准频率的参考频率。
综上所述，当通用串行总线主机112对通用串行总线装置100进行轮询(Polling)时，本发明所公开的装置与其方法是故意延迟通用串行总线主机112对通用串行总线装置100进行轮询的时间，以使得通用串行总线装置100可以撷取出与轮询低频周期信号Sps相同频率的侦测振荡信号Spsr，并利用侦测振荡信号Spsr来校正可程序化振荡电路106。因此，本发明的通用串行总线装置100就可以无须内建一个精准电感电容振荡器(LCOscillator)就可以产生一具有精准频率的参考频率，故本发明的通用串行总线装置100相较于传统的方法会具有较低制作成本。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种应用于一通用串行总线装置的频率校正方法，其特征在于包括有：
将所述通用串行总线装置耦接于一通用串行总线主机；
利用所述通用串行总线装置接收来自所述通用串行总线主机的一轮询低频周期信号；
撷取出对应于所述轮询低频周期信号的一低频频率信号；
控制所述通用串行总线装置的一可程序化振荡电路以产生一振荡信号；
依据所述低频频率信号的一脉宽时间来调整所述可程序化振荡电路的所述振荡信号为一粗调振荡信号；
利用所述通用串行总线装置的一可程序化振荡电路的所述粗调振荡信号计算出所述低频频率信号的一脉波周期；
计算出所述脉波周期与所述脉宽时间的一比值；
依据所述比值来判断出所述通用串行总线主机的一主机类型；以及
依据所述主机类型所对应到的一特定频率周期来校正所述可程序化振荡电路以使得所述可程序化振荡电路得以产生具有一预定频率的一目标振荡信号。
2.如权利要求1所述的频率校正方法，其特征在于还包括有：
当所述通用串行总线装置接收来自所述通用串行总线主机的所述轮询低频周期信号时，控制所述通用串行总线装置来停止产生一响应信号至所述通用串行总线主机；当所述通用串行总线主机没有收到响应信号时，所述通用串行总线主机持续产生所述轮询低频周期信号至所述通用串行总线装置。
3.如权利要求1所述的频率校正方法，其特征在于，所述低频频率信号的所述脉宽时间等于所述轮询低频周期信号的一脉宽时间加上一预定延迟时间。
4.如权利要求1所述的频率校正方法，其特征在于，依据所述低频频率信号的所述脉宽时间来调整所述可程序化振荡电路的所述振荡信号为所述粗调振荡信号的步骤包括有：
于所述低频频率信号的所述脉宽时间内计数所述振荡信号的一周期数，并判断所述周期数是否等于一预定周期数；
调整所述可程序化振荡电路一直到所述振荡信号的所述周期数等于所述预定周期数；以及
将对应于所述预定周期数的所述振荡信号视为所述粗调振荡信号。
5.如权利要求1所述的频率校正方法，其特征在于，利用所述可程序化振荡电路的所述粗调振荡信号计算出所述低频频率信号的所述脉波周期的步骤包括有：
于所述低频频率信号的所述脉波周期内计数所述粗调振荡信号的一周期数。
6.如权利要求1所述的频率校正方法，其特征在于，依据所述比值来判断出所述通用串行总线主机的所述主机类型的步骤包括有：
利用一表格来储存多个候选主机类型以及所述多个候选主机类型所分别对应的多个候选比值；以及
比对所述比值与所述多个候选比值来从所述多个候选主机类型中判断出所述通用串行总线主机的所述主机类型。
7.如权利要求1所述的频率校正方法，其特征在于，依据所述主机类型所对应到的所述特定频率周期来校正所述通用串行总线装置的所述可程序化振荡电路以使得所述可程序化振荡电路得以产生具有所述预定频率的所述目标振荡信号的步骤包括有：
利用一表格来储存多个候选主机类型以及所述多个候选主机类型所分别对应的多个候选频率周期；
依据所述主机类型来从所述多个候选频率周期中判断出所述通用串行总线主机所对应的所述特定频率周期；
于所述特定频率周期内计数所述可程序化振荡电路的一振荡信号的一周期数，并判断所述周期数是否等于一预定周期数；
调整所述可程序化振荡电路一直到所述振荡信号的所述周期数等于所述预定周期数；以及
将对应于所述预定周期数的所述振荡信号视为所述目标振荡信号。
8.如权利要求1所述的频率校正方法，其特征在于，依据所述主机类型所对应到的所述特定频率周期来校正所述通用串行总线装置的所述可程序化振荡电路以使得所述可程序化振荡电路得以产生具有所述预定频率的所述目标振荡信号的步骤包括有：
利用一表格来储存多个候选主机类型以及所述多个候选主机类型所分别对应的多个候选频率周期；
依据所述主机类型来从所述多个候选频率周期中判断出所述通用串行总线主机的所述特定频率周期以及计算出所述特定频率周期的一多倍频率周期；
于所述多倍频率周期内计数所述可程序化振荡电路的一振荡信号的一周期数，并判断所述周期数是否等于一预定周期数；
调整所述可程序化振荡电路一直到所述振荡信号的所述周期数等于所述预定周期数；以及
将对应于所述预定周期数的所述振荡信号视为所述目标振荡信号。
9.一种通用串行总线装置，其特征在于包括有：
一侦测电路，用来接收来自一通用串行总线主机的一轮询低频周期信号；
一判断电路，耦接于所述侦测电路，用来依据所述轮询低频周期信号来判断所述通用串行总线主机的一主机类型；
一可程序化振荡电路，用来产生一振荡信号；以及
一调整电路，耦接于所述侦测电路、所述判断电路以及所述可程序化振荡电路，用来依据所述主机类型所对应到的一特定频率周期来校正所述可程序化振荡电路以使得所述可程序化振荡电路得以产生具有一预定频率的一目标振荡信号；
其中所述侦测电路还撷取出对应于所述轮询低频周期信号的一低频频率信号，所述判断电路用来：依据所述低频频率信号的一脉宽时间来调整所述可程序化振荡电路的所述振荡信号为一粗调振荡信号；利用所述可程序化振荡电路的所述粗调振荡信号计算出所述低频频率信号的一脉波周期；计算出所述脉波周期与所述脉宽时间的一比值；以及依据所述比值来判断出所述通用串行总线主机的所述主机类型。
10.如权利要求9所述的通用串行总线装置，其特征在于还包括有：
一传送电路，耦接于所述调整电路；
其中当所述侦测电路接收来自所述通用串行总线主机的所述轮询低频周期信号时，所述调整电路还控制所述传送电路来停止产生一响应信号至所述通用串行总线主机；当所述通用串行总线主机没有收到响应信号时，所述通用串行总线主机持续产生所述轮询低频周期信号至所述通用串行总线装置。
11.如权利要求9所述的通用串行总线装置，其特征在于，所述低频频率信号的所述脉宽时间等于所述轮询低频周期信号的一脉宽时间加上一预定延迟时间。
12.如权利要求9所述的通用串行总线装置，其特征在于，所述判断电路用来：于所述低频频率信号的所述脉宽时间内计数所述振荡信号的一周期数，并判断所述周期数是否等于一预定周期数；调整所述可程序化振荡电路一直到所述振荡信号的所述周期数等于所述预定周期数；以及将对应于所述预定周期数的所述振荡信号视为所述粗调振荡信号。
13.如权利要求9所述的通用串行总线装置，其特征在于，所述判断电路用来：于所述低频频率信号的所述脉波周期内计数所述粗调振荡信号的一周期数。
14.如权利要求9所述的通用串行总线装置，其特征在于还包括有：
一表格，用来储存多个候选主机类型以及所述多个候选主机类型所分别对应的多个候选比值；
其中所述判断电路比对所述比值与所述多个候选比值来从所述多个候选主机类型中判断出所述通用串行总线主机的所述主机类型。
15.如权利要求9所述的通用串行总线装置，其特征在于还包括有：
一表格，用来储存多个候选主机类型以及所述多个候选主机类型所分别对应的多个候选频率周期；
其中所述调整电路用来：依据所述主机类型来从所述多个候选频率周期中判断出所述通用串行总线主机所对应的所述特定频率周期；于所述特定频率周期内计数所述可程序化振荡电路的一振荡信号的一周期数，并判断所述周期数是否等于一预定周期数；调整所述可程序化振荡电路一直到所述振荡信号的所述周期数等于所述预定周期数；以及将对应于所述预定周期数的所述振荡信号视为所述目标振荡信号。
16.如权利要求9所述的通用串行总线装置，其特征在于还包括有：
一表格，用来储存多个候选主机类型以及所述多个候选主机类型所分别对应的多个候选频率周期；
其中所述调整电路用来：依据所述主机类型来从所述多个候选频率周期中判断出所述通用串行总线主机的所述特定频率周期以及计算出所述特定频率周期的一多倍频率周期；于所述多倍频率周期内计数所述可程序化振荡电路的一振荡信号的一周期数，并判断所述周期数是否等于一预定周期数；调整所述可程序化振荡电路一直到所述振荡信号的所述周期数等于所述预定周期数；以及将对应于所述预定周期数的所述振荡信号视为所述目标振荡信号。
CN201410011994.7A 2013-12-05 2014-01-10 通用串行总线装置的频率校正方法及其通用串行总线装置 Active CN104699645B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710553095.3A CN107506327B (zh) 2013-12-05 2014-01-10 通用串行总线装置的频率校正方法及其通用串行总线装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102144686 2013-12-05
TW102144686A TWI533136B (zh) 2013-12-05 2013-12-05 應用於通用串列匯流排裝置的頻率校正方法及其相關的通用串列匯流排裝置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710553095.3A Division CN107506327B (zh) 2013-12-05 2014-01-10 通用串行总线装置的频率校正方法及其通用串行总线装置

Publications (2)

Publication Number Publication Date
CN104699645A CN104699645A (zh) 2015-06-10
CN104699645B true CN104699645B (zh) 2018-04-10

Family

ID=53271108

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710553095.3A Active CN107506327B (zh) 2013-12-05 2014-01-10 通用串行总线装置的频率校正方法及其通用串行总线装置
CN201410011994.7A Active CN104699645B (zh) 2013-12-05 2014-01-10 通用串行总线装置的频率校正方法及其通用串行总线装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710553095.3A Active CN107506327B (zh) 2013-12-05 2014-01-10 通用串行总线装置的频率校正方法及其通用串行总线装置

Country Status (3)

Country Link
US (1) US9552012B2 (zh)
CN (2) CN107506327B (zh)
TW (1) TWI533136B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108763113B (zh) * 2018-05-23 2020-10-09 广东水利电力职业技术学院（广东省水利电力技工学校） 一种总线嵌入式工业控制系统及控制方法、信息处理终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1987843A (zh) * 2005-12-23 2007-06-27 深圳市朗科科技有限公司 Usb协议自适应方法
CN101794269A (zh) * 2002-07-17 2010-08-04 克罗诺洛吉克有限公司 同步多信道通用串行总线
TW201318349A (zh) * 2011-10-28 2013-05-01 Phison Electronics Corp 時脈資料回復電路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051837B (zh) * 2006-04-07 2011-08-10 盛群半导体股份有限公司 Usb接口内建式振荡器的频率校正装置及其方法
US8407508B2 (en) * 2009-02-18 2013-03-26 Genesys Logic, Inc. Serial bus clock frequency calibration system and method thereof
TWI508457B (zh) * 2009-06-05 2015-11-11 Elan Microelectronics Corp Methods and circuits for correcting the frequency of USB devices
CN102063402B (zh) * 2009-11-12 2015-01-14 义隆电子股份有限公司 校正usb装置频率的方法及电路
TWI417703B (zh) * 2010-07-22 2013-12-01 Genesys Logic Inc 相容於通用序列匯流排協定之時脈同步方法
US8656205B2 (en) * 2010-10-04 2014-02-18 Jmicron Technology Corp. Generating reference clocks in USB device by selecting control signal to oscillator form plural calibration units
TWI407318B (zh) * 2010-11-16 2013-09-01 Genesys Logic Inc 低頻交握訊號之偵測方法
US8457247B2 (en) * 2010-11-18 2013-06-04 Plx Technology, Inc. In-band generation of low-frequency periodic signaling
TWI564725B (zh) * 2012-09-26 2017-01-01 威盛電子股份有限公司 適用於輸入輸出介面之傳輸電路及其訊號傳輸方法
US20140330995A1 (en) * 2013-05-03 2014-11-06 Paul S. Levy Data storage system
TWI530799B (zh) * 2013-11-28 2016-04-21 慧榮科技股份有限公司 應用於通用串列匯流排裝置的頻率校正方法及其相關的通用串列匯流排裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101794269A (zh) * 2002-07-17 2010-08-04 克罗诺洛吉克有限公司 同步多信道通用串行总线
CN1987843A (zh) * 2005-12-23 2007-06-27 深圳市朗科科技有限公司 Usb协议自适应方法
TW201318349A (zh) * 2011-10-28 2013-05-01 Phison Electronics Corp 時脈資料回復電路

Also Published As

Publication number Publication date
CN104699645A (zh) 2015-06-10
CN107506327B (zh) 2020-07-03
TWI533136B (zh) 2016-05-11
CN107506327A (zh) 2017-12-22
TW201523265A (zh) 2015-06-16
US9552012B2 (en) 2017-01-24
US20150160686A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
CN104679708B (zh) 通用串行总线装置及所应用的频率校正方法
CN104765706B (zh) 基于数字校准的长距离mipi d‑phy串行链路的偏斜消除
CN102063402B (zh) 校正usb装置频率的方法及电路
US8595543B2 (en) Method and circuit for trimming an internal oscillator of a USB device according to a counting number between a first and second clock count value
CN104380650B (zh) 时钟转换电路、影像处理系统、以及半导体集成电路
EP2007060B1 (en) Removable memory device, phase synchronizing method, phase synchronizing program, medium recording the same, and host terminal
US9722590B1 (en) Skew adjustment circuit, semiconductor device, and skew calibration method
CN104699645B (zh) 通用串行总线装置的频率校正方法及其通用串行总线装置
WO2018120612A1 (zh) 一种数据采样方法、芯片和计算机存储介质
TW201547182A (zh) 用於校正在無晶體器件中以電容器為基礎的振盪器之系統及方法
CN103092256A (zh) 时钟频率调整电路及其时钟频率调整方法
JP2007104621A (ja) 通信装置及び方法
JP2008005123A (ja) 映像データ送信装置、映像データ受信装置および映像データ伝送システム
US7369636B2 (en) Asynchronous communication circuit
CN107273322A (zh) 并行数据输出方法及装置
CN101114179A (zh) 一种相位调整的方法及装置
US10020035B2 (en) Reception circuit
TW201807591A (zh) 通用串列匯流排時脈頻率調整裝置及調整方法
TWI545419B (zh) 自動校正非晶體振盪器之時脈之裝置及其方法
KR100962478B1 (ko) 단선 인터페이스를 이용한 시스템 제어 장치 및 방법
KR101754237B1 (ko) 트리거 신호 보다 지연된 클럭을 생성하는 레이더 장비 및 그 구동방법
JP5807048B2 (ja) キャリブレーション装置，キャリブレーション機能付き画像表示装置
CN103975548A (zh) 传感器和传感方法
CN117811577A (zh) 用于时钟校准的方法及装置、通信设备
JP2004200879A (ja) データ受信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant