CN104689473A - 基于fpga的电刺激下神经元随机响应及共振实验平台 - Google Patents

Abstract

本发明提供一种基于FPGA的电刺激下神经元随机响应及共振实验平台，该实验平台的FPGA开发板有FPGA芯片Ⅰ、FPGA芯片Ⅱ、FPGA芯片Ⅲ、FPGA芯片Ⅳ、USB接口模块、SDRAM存储模块；FPGA芯片Ⅱ、FPGA芯片Ⅲ、FPGA芯片Ⅳ分别接收FPGA芯片Ⅰ输出的刺激信号，FPGA芯片Ⅱ、FPGA芯片Ⅲ、FPGA芯片Ⅳ产生的数字信号输入到FPGA芯片Ⅰ中进行计算；FPGA芯片Ⅰ输出的信号输入到USB接口模块中与上位机进行数据通讯，同时输出计算后的信号输入到SDRAM存储模块进行数据存储。有益效果是该平台作为生物神经网络的无动物实验、基于高速运算的FPGA神经元网络实验平台，实现了对现象型和生理型神经元模型的硬件建模，并且能够达到在时间尺度上与真实生物神经元一致。

Description

基于FPGA的电刺激下神经元随机响应及共振实验平台

技术领域

本发明涉及生物医学工程技术，特别是一种基于FPGA的电刺激下神经元随机响应及共振实验平台。

背景技术

在神经系统中，噪声会作用于神经元的动作电位。传统观念认为噪声对神经元间信息传递不利，然而研究表明适当强度的随机噪声能有效提高可兴奋性神经元响应和处理外界刺激信号的能力，其主要原因是噪声引发了神经系统的随机共振。随着对随机共振研究的深入，研究者们发现不仅高斯噪声能对双稳态系统产生积极作用，其他信号也有类似作用，如混沌信号或高频周期刺激。利用高频周期刺激能产生振动共振现象，即通过调节高频信号的幅值可以增强非线性系统中的低频信号。研究表明高、低两种频率信号同时存在于人的大脑中，且神经系统响应外界刺激往往需要低频信号所携带的信息。因此对神经系统中的振动共振现象研究将为今后的脑刺激技术提供重要的理论依据。

生物实验由于其高昂的成本以及伦理道德的底线而存在一定的局限性；计算机软件仿真工作繁琐，而针对某一种特定神经元构建的模拟电路，实验可扩展性和灵活性都有局限，不易于仿真工作的操作和开展。因此神经元共振现象以及电磁场刺激作用的高性能硬件实现，是一个全新的研究方向。

现场可编程门阵列(Field Programmable Gate Array，FPGA)技术是专用集成电路(ASIC)领域中的一种半定制电路技术，其解决了定制电路的不足以及以往可编程器件门电路数有限的问题，在以生物神经系统为对象的计算神经科学领域逐渐受到青睐。相对于模拟电路平台开发周期长等缺点，FPGA因其集成度高、体积小、并行计算、可重复配置、编程灵活、可靠性好、低功耗等优点使其能够实现真实时间尺度下神经元电生理活动仿真和特性分析。应用能够并行运算的FPGA，可以完成真实时间尺度下神经元电生理活动仿真和特性分析，提高运算效率，在神经元特性研究、共振及电磁场作用研究、仿生学、智能系统等方面有着重要的应用价值。

现有的技术还处于基础阶段，因此仍存在以下缺点：尚无基于FPGA的功能完善的专用神经元共振现象及电磁场刺激实验平台；运用FPGA实现的硬件仿真神经元模型结构比较简单，精度不高；人机界面尚未完善，无法进行实时的控制操作与数据分析，因此对FPGA硬件神经元动态特性的操作分析比较困难。

发明内容

针对上述技术中存在的不足，本发明的目的是提供一种基于FPGA的电刺激下神经元随机响应及共振实验平台，使研究人员可以灵活便捷的完成不同种类神经元共振的相关实验，通过操作界面直观读取数据，为研究神经元的信息传递、信息检测以及非线性特性以及电磁场对神经元的作用提供重要理论依据。

为实现上述目的，本发明采用的技术方案是提供一种基于FPGA的电刺激下神经元随机响应及共振实验平台，其中：该实验平台包括有相互连接的FPGA开发板和上位机，所述FPGA开发板包括有FPGA芯片Ⅰ、FPGA芯片Ⅱ、FPGA芯片Ⅲ、FPGA芯片Ⅳ、USB接口模块、SDRAM存储模块；USB接口模块包含有以依次相连的USB接口芯片，USB接口，串行EEPROM；FPGA芯片Ⅱ、FPGA芯片Ⅲ、FPGA芯片Ⅳ分别接收FPGA芯片Ⅰ输出的刺激信号，FPGA芯片Ⅱ、FPGA芯片Ⅲ、FPGA芯片Ⅳ产生的数字信号输入到FPGA芯片Ⅰ中进行计算；FPGA芯片Ⅰ输出计算后的信号输入到USB接口模块中从而与上位机进行数据通讯，同时输出计算后的信号输入到SDRAM存储模块进行数据存储。

在FPGA芯片Ⅰ上用Verilog HDL语言编程搭建分路器、三选一数据选择器，与所述分路器相连有五选一数据选择器、NiosⅡ软核处理器，三选一数据选择器接收FPGA芯片Ⅱ、FPGA芯片Ⅲ、FPGA芯片Ⅳ输出的信号进行数据选择；FPGA芯片Ⅰ上包含的NiosⅡ软核处理器输出神经元模型选择信号、刺激类型选择信号分别到三选一数据选择器、五选一数据选择器中进行控制。

所述FPGA芯片Ⅱ、FPGA芯片Ⅲ、FPGA芯片Ⅳ采用Verilog HDL语言编程搭建Morris-Lecar神经元模型、FHN神经元模型、Hodgkin-Huxley神经元模型。

在FPGA芯片Ⅰ上采用Verilog HDL语言搭建三选一数据选择器、直流刺激信号发生器、正弦信号发生器、脉冲信号发生器、高斯白噪声发生器、有色噪声信号发生器，直流刺激信号发生器、正弦信号发生器、脉冲信号发生器、高斯白噪声发生器、有色噪声信号发生器均与五选一数据选择器相连。

所述Morris-Lecar神经元模型、FHN神经元模型、Hodgkin-Huxley神经元模型三种模型产生的数字信号传输到FPGA芯片Ⅰ进行数据选择，由三选一数据选择器选择的神经元膜电位信号传输到USB接口模块中与上位机进行数据通信。

所述上位机通过C++编程实现人机操作界面并通过USB接口模块与FPGA芯片Ⅱ、FPGA芯片Ⅳ进行通讯，计算数据存储在SDRAM模块中；

所述Izhikevich神经元模型、FHN神经元模型、Hodgkin-Huxley神经元模型通过Verilog HDL语言编程，并分别编译下载到FPGA芯片Ⅰ、FPGA芯片Ⅱ、FPGA芯片Ⅲ、FPGA芯片Ⅳ中，所述人机操作界面输入的信号通过USB接口模块传到FPGA芯片Ⅰ中，通过FPGA芯片Ⅰ片上的NiosⅡ软核处理器对三选一数据选择器输出控制指令，进行对数据通路的选择，同时NiosⅡ软核处理器输出控制指令到USB接口模块，从而实现对USB数据传输的控制；Morris-Lecar神经元模型、FHN神经元模型、Hodgkin-Huxley神经元模型分别通过Morris-Lecar神经元流水线模型、FHN神经元流水线模型、Hodgkin-Huxley神经元流水线模型基于欧拉法离散化计算，产生信号传输到三选一数据选择器中进行数据选择产生膜电位信号，并通过NiosⅡ软核处理器传输到人机操作界面中，进行波形显示与数据分析处理操作。

本发明的有益效果是该仿真实验平台实现了复杂的神经元共振现象的建模，设计了兼具可视化与可操作性的人机界面，提高了系统的灵活性和可操作性，能够在时间尺度内对与生物神经元数学模型进行仿真；同时，该实验平台为研究电场作用下神经元的随机响应及共振现象提供了真实时间尺度内的可视化实验平台，对理解大脑对弱信号的检测和传递机制的研究有重要的实用价值。基于高速并行计算的FPGA神经元功能特性仿真是一种无动物实验的方法，其实验平台的应用研究在世界范围内属于一项前沿的科技领域。本方案提出了神经元共振以及电磁场刺激作用实验平台，其具有以下几点优势：1、所设计的硬件仿真模型能够在时间尺度上保持与真实生物神经元的一致性，其中芯片最大工作频率为200MHz，并行运算保证膜电位输出频率在1毫秒之内，满足真实神经元时间尺度要求，为神经元共振现象的研究提供了更加快速、便携的硬件实验平台；2、本平台中外部刺激的关键参数、神经元类型、外部刺激信号类型等都可以通过上位机软件界面配置，完成了利用计算机用户操作界面配置实验设备的各种特性；3、人机操作界面可以实时观测神经元放电状态与噪声信号的波形，并可以定量测得信号的幅值与能量，同时进行神经元分岔等特性分析，数据存储功能便于后续数据的分析工作，为电场刺激作用下神经元随机响应及共振的研究提供了更好的可视化实验研究平台。

附图说明

图1为本发明的实验平台系统结构示意图；

图2为Morris-Lecar神经元流水线模型；

图3为FHN神经元流水线模型；

图4为Hodgkin-Huxley神经元流水线模型；

图5为本发明的人机操作操作界面Ⅰ示意图；

图6为本发明的人机操作操作界面Ⅱ示意图；

图7为本发明的人机操作操作界面Ⅲ示意图。

图中：

1.FPGA开发板  2.上位机  3.FPGA芯片1  4.FPGA芯片25.FPGA芯片3  6.FPGA芯片4  7.Morris-Lecar神经元模型8.FHN神经元模型  9.Hudgkin-Huxley神经元模型  10.人机操作界面11.USB接口模块  12.SDRAM存储模块  13.NiosⅡ软核处理器14.神经元膜电位信号  15.直流刺激信号发生器  16.正弦信号发生器17.脉冲信号发生器  18.高斯白噪声发生器  19.有色噪声信号发生器20.USB接口芯片  21.USB接口  22.串行EEPROM  23.刺激信号24.分路器  25.神经元模型选择信号  26.刺激类型选择信号27.三选一数据选择器  28.五选一数据选择器  29.存储器控制信号30.神经元流水线模型  31.外部刺激信号发生器  32.Morris-Lecar神经元流水线模型  33.FHN神经元流水线模型  34.Hodgkin-Huxley神经元流水线模型  35.数据输入总线  36.数据输出总线  37.参数1数值信号38.参数2数值信号  39.参数3数值信号  40.参数4数值信号41.Morris-Lecar神经元模型变量V数值信号  42.Morris-Lecar神经元模型变量N数值信号  43.FHN神经元模型变量v数值信号  44.FHN神经元模型变量w数值信号  45.FHN神经元模型变量v流水线通路46.FHN神经元模型变量w流水线通路  47.Hodgkin-Huxley神经元模型变量v数值信号  48.Hodgkin-Huxley神经元模型变量m数值信号49.Hodgkin-Huxley神经元模型变量v流水线数据通路50.Hodgkin-Huxley神经元模型变量m流水线数据通路51.Hodgkin-Huxley神经元模型变量n流水线数据通路52.Hodgkin-Huxley神经元模型变量h流水线数据通路  53.人机操作界面Ⅰ54.人机操作界面Ⅱ  55.人机操作界面Ⅲ  56.波形显示界面57.选项卡  58.界面基本操作框  59.通用设置  60.分岔图分析界面61.共振分析界面  62.Morris-Lecar神经元模型变量V流水线通路63.Morris-Lecar神经元模型变量N流水线通路

具体实施方式

下面结合附图对本发明的基于FPGA的电刺激下神经元随机响应及共振实验平台结构加以说明。

本发明的基于FPGA的电刺激下神经元随机响应及共振实验平台的设计思想是首先在多片FPGA上分别建立生理型与现象型两类神经元模型；然后在FPGA上独立于神经元模型设计不同种类外部刺激信号发生器，将其产生信号作为外部电流刺激施加给模型，通过刺激更改神经元模型的动态特性，使其产生随机响应或共振现象；利用NiosⅡ软核处理器作为硬件控制核心，依照人机操作界面输入指令对数据的传输与选择进行相应控制操作，同时作为上位机与下位机数据传输交换的控制中心；最后设计上位机软件界面，上位机软件界面通过设置参数并传输到FPGA芯片，实现对神经元模型关键参数和刺激信号参数的配置，通过选项窗口选择可以选择刺激信号类型与神经元类型，同时也可以把FPGA芯片中神经元放电动态数据上传到上位机，在上位机软件界面进行放电动态波形的显示，通过上位机进行分岔与共振分析的结果同样以图像的形式呈现在人机操作界面中。该实验平台由相互连接的FPGA开发板和上位机组成。其中FPGA部分用来实现不同种类神经元模型和外部刺激信号发生器，上位机用来设计人机操作界面并通过USB与FPGA进行通讯。

所述神经元模型在FPGA中采用欧拉法离散化，并采用流水线技术搭建，使复杂的常微分方程并行计算。流水线思想本质上利用延时寄存器使数学模型分为几个子运算过程，在每个时钟周期内，每个子运算过程可以同时进行不同神经集群、不同时刻的运算，模型数据交叉在片外SDRAM寄存器中保存，并随时钟而传递。在神经元模型中，不同模型参数会产生不同种类的放电模式，模型参数由人机操作界面输入，存储在外设寄存器SDRAM中，计算时同步调用，这样便可实现独立神经元的参数调整与神经元放电模式改变。

所述外部刺激信号发生器31：外部刺激信号输入到被控神经元模型的输入端作为刺激输入，在不同的神经元中施加刺激信号会产生神经元的随机响应与共振现象，因此需要设计一个数据选择器，来实现刺激信号在不同神经元之间的切换，以实现对不同神经元动态特性的分析。不同的刺激信号所产生的刺激效果不同，因此可以通过在人机操作界面调节刺激信号的种类、频率、幅值，通过USB传输到FPGA对外部刺激发生器进行配置，对刺激参数进行快速定量的优化，在研究共振现象中，通过人机操作界面设定刺激信号变化步长与变化幅值，从而得到神经元线性响应Q的变化曲线，为后续的分析工作提供重要的理论依据。

所述人机操作界面10：人机操作界面的编写采用C++语言开发实现，通过MFC开发窗体界面，软件平台为Micro Visual Studio2010，人机操作界面能实现实时的数据采集、波形显示与数据分析处理。

本发明的基于FPGA的电刺激下神经元随机响应及共振实验平台由相互连接的FPGA开发板1和上位机2组成。其中FPGA开发板1用来实现神经元模型30和外部刺激信号发生器31，上位机2用来设计人机操作界面10并通过USB接口模块11实现与FPGA开发板1的通讯。

以下对电场作用下神经元随机响应与共振实验平台的整体实现加以说明：

如图1所示，对硬件实验平台进行设计，仿真平台包含有相互连接的FPGA开发板1与上位机2，数据通讯通过USB接口模块11完成，FPGA芯片Ⅰ3采用Altera公司生产的Cyclone V SoC 5CSEMA5F31C6芯片，FPGA芯片Ⅱ4、FPGA芯片Ⅲ5、FPGA芯片Ⅳ6采用Altera低功耗CycloneⅢEP3C120F484C8N型号FPGA芯片，Morris-Lecar神经元模型7，FHN神经元模型8，Hodgkin-Huxley神经元模型9分别采用Verilog HDL语言编程实现。根据神经元的数学模型，采用欧拉法离散化并搭建Morris-Lecar神经元流水线模型32、FHN神经元流水线模型33、Hodgkin-Huxley神经元流水线模型34。数据输入总线35接收由人机操作界面10设置的数据到硬件系统中，神经元膜电位信号14以及刺激信号23等关键数据通过数据输出总线36上传到上位机2中进行神经元随机响应与共振现象的实时显示与分析，SDRAM存储模块12负责存储FPGA芯片Ⅰ3计算得出的关键数据。在FPGA芯片Ⅰ3上采用Verilog HDL语言搭建三选一数据选择器27、直流刺激信号发生器15、正弦信号发生器16、脉冲信号发生器17、高斯白噪声发生器18、有色噪声信号发生器19，所有的信号发生器输出信号到五选一数据选择器28中进行数据选择。

SDRAM存储模块12接收由FPGA芯片Ⅰ3输出的相应数据进行存储，系统的控制工作由存储器控制信号29完成，存储器控制信号29由NiosⅡ软核处理器13根据人机操作界面10输入的指令输出。外部刺激信号发生器31由直流刺激信号发生器15、正弦信号发生器16、脉冲信号发生器17、高斯白噪声信号发生器18与有色噪声信号发生器19组成，其中直流刺激信号发生器15、正弦信号发生器16、脉冲信号发生器17采用Verilog HDL语言编程实现，高斯白噪声信号发生器18与有色噪声信号发生器19采用查找表技术实现，其五路输出信号经过五选一数据选择器28的选择，输出一路刺激信号23到分路器24中，由分路器选择一条分路输出到相应神经元模型中进行计算。计算结果通过三选一数据选择器27选择其中一路作为系统输出，通过USB接口模块11传到上位机2中。三选一数据选择器27、五选一数据选择器28、分路器24的控制端分别接收由NiosⅡ软核处理器13根据人机操作界面10输入的指令神经元模型选择信号25，刺激类型选择信号26施加控制。

神经元流水线模型30由Morris-Lecar神经元流水线模型32、FHN神经元流水线模型33以及Hodgkin-Huxley神经元流水线模型34组成，所有数据通路在统一时钟下同步运行，并且根据FPGA的结构，通过QUARTUSⅡ软件实现硬件描述语言的转换。

如图2所示为Morris-Lecar神经元流水线模型32，其主要由加法、乘法与移位寄存器组成，所述Morris-Lecar神经元模型7的数学模型为：

$I=C\frac{d\stackrel{\·}{V}}{\mathrm{d\; t}}+g_L(V-V_L)+g_{\mathrm{Ca}}{M}_{\∞}\left(V\right)(V-V_{\mathrm{Ca}})+g_{K}N(V-V_K)$

$\frac{d\stackrel{\·}{N}}{\mathrm{dt}}={\mathrm{\τ}}_N\left(N_{\∞}\right(V)-N)$

其中第一个等式中，等号左面I为外部输入的刺激电流；C、V分别为膜电容和膜电压，V_L为漏电压，V_Ca为Ca²⁺离子平衡电势，V_K为K⁺离子平衡电势；M为钙离子通道开关频率，M_∞(V)为钙离子通道在稳定时的打开频率；

第二个等式中，N为钾离子通道开关频率，N_∞(V)、λ_N(V)为钾离子在稳定时的打开频率与最大比率常数。Morris-Lecar神经元流水线模型32接收由人机操作界面10设置的参数1数值信号37、参数2数值信号38、参数3数值信号39、参数4数值信号40，通过参数设置更改神经元放电模式与状态，同时接收FPGA芯片Ⅰ3传输的刺激信号23，进行常微分方程计算，得到变量v数值信号41与变量n数值信号42输出到FPGA芯片Ⅰ的三选一数据选择器27中。

如图3所示为FHN神经元流水线模型33，其主要由加法、乘法和移位寄存器组成，所述FHN神经元模型8的数学模型为：

$\mathrm{\ϵ}\frac{\mathrm{dv}}{\mathrm{dt}}=v(v-a)(1-v)-w+A_T-B+I$

$\frac{\mathrm{dw}}{\mathrm{dt}}=\mathrm{\γ}(v-w-b)$

其中v代表神经元膜电位快变量，w为慢变的恢复变量，ε和γ为时间常数，A_T为临界值，B为信号平均值与A_T的差值，a、b为方程组常数，I为外部输入电流。FHN神经元流水线模型33包含变量v流水线数据通路45与变量w流水线数据通路46两条通路，其中变量v流水线数据通路45接收FPGA芯片Ⅰ3传输的刺激信号23进行常微分方程计算，经过计算得到变量v数值信号43与变量w数值信号44输出到FPGA芯片Ⅰ的三选一数据选择器27中。

如图4所示为Hodgkin-Huxley神经元流水线模型34，其主要由加法、乘法、查找表、移位运算组成，所述Hodgkin-Huxley神经元模型9的数学模型为：

$C\frac{\mathrm{dv}}{\mathrm{dt}}=-g_{\mathrm{Na}}{m}^{3}h(v-V_{\mathrm{Na}})-g_K{n}^4(v-V_K)-g_L(v-V_L)+I$

$\frac{\mathrm{dm}}{\mathrm{dt}}={\mathrm{\α}}_m\left(v\right)(1-m)-{\mathrm{\β}}_m\left(v\right)m$

$\frac{\mathrm{dn}}{\mathrm{dt}}={\mathrm{\α}}_n\left(v\right)(1-n)-{\mathrm{\β}}_n\left(v\right)n$

$\frac{\mathrm{dh}}{\mathrm{dt}}={\mathrm{\α}}_h\left(v\right)(1-h)-{\mathrm{\β}}_h\left(v\right)h$

其中v为膜电位，g_Na为最大钠离子电导，m、h为钠偶极子开放概率，V_Na为钠离子的平衡电压，g_K为最大钾离子电导，n为钾偶极子开放概率，V_K为钾离子的平衡电压，I为神经元的外部输入。Hodgkin-Huxley神经元流水线模型34包含变量v流水线数据通路49、变量m流水线数据通路50、变量n流水线数据通路51与变量h流水线数据通路52四条通路，其中变量v流水线数据通路49接收FPGA芯片Ⅰ3传输的刺激信号23进行常微分方程计算，经过计算得到变量v数值信号47与变量m数值信号48输出到FPGA芯片Ⅰ的三选一数据选择器27中。

人机操作界面10

人机操作界面10包含三个选项卡：人机操作操作界面Ⅰ、人机操作操作界面Ⅱ与人机操作操作界面Ⅲ，在上位机2中运用C++语言编程方式来设计人机操作界面10。FPGA芯片Ⅰ3通过USB接口模块11与人机操作界面10实现数据通信，人机操作界面10通过USB接口模块11接收从FPGA芯片Ⅰ3、USB接口模块11传输的数据；USB接口模块11包括有相互连接的USB接口芯片20、USB接口21与串行EEPROM22，所述USB接口芯片20采用飞利浦公司的ISP1761E1芯片，进行对上位机2与FPGA开发板1间的数据通讯。人机操作界面10设置参数通过USB接口模块11输入数据到FPGA芯片Ⅰ3中，对神经元流水线模型30、外部刺激信号发生器31进行参数配置与信号选择。通过人机操作界面10可以向下位机灵活配置神经元模型选择信号25、刺激类型选择信号26、存储器控制信号29.C++是可视化、由事件驱动的、面向对象的高级程序设计语言，其采用了可以简单建立应用程序的GUI系统，同时又可以开发复杂的程序，可以兼顾数据处理和存储，并且保证了数据实施连续的采集功能。

所述人机操作界面Ⅰ53如图5所示，其包含波形显示界面56、选项卡57、界面基本操作框58与通用设置59：波形显示界面56用于显示神经元的随机响应放电波形；选项卡57包含放电模式监测、分岔图分析和放电分析三个选项，用于选择不同的操作界面；界面基本操作框58包含开始、刺激、停止、分析、刷新、帮助、显示等针对人机操作界面的基本控制指令；通用设置59包含模型参数设定、神经元模型选择、刺激信号选择、信号幅值设定与信号频率设定，输入的数值通过USB接口模块11传输到FPGA芯片Ⅰ中，依照NiosⅡ软核处理器13的控制指令传输给相应信号输入端。

所述人机操作界面Ⅱ54如图6所示，通过选项卡切换至分岔图分析界面60，其中包含分岔图显示、参数变化范围设置，并通过上位机2计算得出分岔阈值，显示在界面60中。

所述人机操作界面Ⅲ55如图7所示，通过选项卡切换至共振分析界面61，其中包含共振图显示、信号变化步长幅值设置，并通过上位机2计算得出共振Q值，用于定量描述外部刺激对神经系统动力学行为的影响，Q值为系统输出对输入信号频率的线性响应(即傅里叶系数)，显示在界面61中。

FPGA实验平台

由Verilog HDL语言编写基于模块的离散的、固定步长的、定点数运算的神经元流水线模型与外部刺激信号，经QUARTUSⅡ软件编写完整的运算逻辑和程序结构；编译、分析综合、布局布线，下载到FPGA芯片Ⅰ、Ⅱ、Ⅲ、Ⅳ中运行。经USB上传FPGA芯片Ⅰ、Ⅱ、Ⅲ、Ⅳ运算产生的神经元数据，在C++语言编写的人机操作界面10对电场刺激下神经元随机响应与共振特性进行分析研究。

Claims (6)

1.一种基于FPGA的电刺激下神经元随机响应及共振实验平台，其特征是：该实验平台包括有相互连接的FPGA开发板(1)和上位机(2)，所述FPGA开发板(1)包括有FPGA芯片Ⅰ(3)、FPGA芯片Ⅱ(4)、FPGA芯片Ⅲ(5)、FPGA芯片Ⅳ(6)、USB接口模块(11)、SDRAM存储模块(12)；USB接口模块(11)包含有以依次相连的USB接口芯片(20)，USB接口(21)，串行EEPROM(22)；FPGA芯片Ⅱ(4)、FPGA芯片Ⅲ(5)、FPGA芯片Ⅳ(6)分别接收FPGA芯片Ⅰ(3)输出的刺激信号(23)，FPGA芯片Ⅱ(4)、FPGA芯片Ⅲ(5)、FPGA芯片Ⅳ(6)产生的数字信号输入到FPGA芯片Ⅰ(3)中进行计算；FPGA芯片Ⅰ(3)输出计算后的信号输入到USB接口模块(11)中从而与上位机(2)进行数据通讯，同时输出计算后的信号输入到SDRAM存储模块(12)进行数据存储；

在FPGA芯片Ⅰ(3)上用Verilog HDL语言编程搭建分路器(24)、三选一数据选择器(27)，与所述分路器(24)相连有五选一数据选择器(28)、Nios Ⅱ软核处理器(13)，三选一数据选择器(27)接收FPGA芯片Ⅱ(4)、FPGA芯片Ⅲ(5)、FPGA芯片Ⅳ(6)输出的信号进行数据选择；FPGA芯片Ⅰ(3)上包含的Nios Ⅱ软核处理器(13)输出神经元模型选择信号(25)、刺激类型选择信号(26)分别到三选一数据选择器(27)、五选一数据选择器(28)中进行控制；

所述FPGA芯片Ⅱ(4)、FPGA芯片Ⅲ(5)、FPGA芯片Ⅳ(6)采用Verilog HDL语言编程搭建Morris-Lecar神经元模型(7)、FHN神经元模型(8)、Hodgkin-Huxley神经元模型(9)；

在FPGA芯片Ⅰ(3)上采用Verilog HDL语言搭建三选一数据选择器(27)、直流刺激信号发生器(15)、正弦信号发生器(16)、脉冲信号发生器(17)、高斯白噪声发生器(18)、有色噪声信号发生器(19)，直流刺激信号发生器(15)、正弦信号发生器(16)、脉冲信号发生器(17)、高斯白噪声发生器(18)、有色噪声信号发生器(19)均与五选一数据选择器(28)相连；

所述Morris-Lecar神经元模型(7)、FHN神经元模型(8)、Hodgkin-Huxley神经元模型(9)三种模型产生的数字信号传输到FPGA芯片Ⅰ(3)进行数据选择，由三选一数据选择器(27)选择的神经元膜电位信号(14)传输到USB接口模块(11)中与上位机(2)进行数据通信；

所述上位机(2)通过C++编程实现人机操作界面(10)并通过USB接口模块(11)与FPGA芯片Ⅱ(4)、FPGA芯片Ⅳ(6)进行通讯，计算数据存储在SDRAM模块(12)中；

所述Izhikevich神经元模型(7)、FHN神经元模型(8)、Hodgkin-Huxley神经元模型(9)通过Verilog HDL语言编程，并分别编译下载到FPGA芯片Ⅰ(3)、FPGA芯片Ⅱ(4)、FPGA芯片Ⅲ(5)、FPGA芯片Ⅳ(6)中，所述人机操作界面(10)输入的信号通过USB接口模块(11)传到FPGA芯片Ⅰ(3)中，通过FPGA芯片Ⅰ(3)片上的Nios Ⅱ软核处理器(13)对三选一数据选择器(27)输出控制指令，进行对数据通路的选择，同时NiosⅡ软核处理器(13)输出控制指令到USB接口模块(11)，从而实现对USB数据传输的控制；Morris-Lecar神经元模型(7)、FHN神经元模型(8)、Hodgkin-Huxley神经元模型(9)分别通过Morris-Lecar神经元流水线模型(32)、FHN神经元流水线模型(33)、Hodgkin-Huxley神经元流水线模型(34)基于欧拉法离散化计算，产生信号传输到三选一数据选择器(27)中进行数据选择产生膜电位信号(14)，并通过Nios Ⅱ软核处理器(13)传输到人机操作界面(10)中，进行波形显示与数据分析处理操作。

2.根据权利要求1所述基于FPGA的电刺激下神经元随机响应及共振实验平台，其特征是：所述USB接口芯片(20)采用飞利浦公司的ISP1761E1芯片，进行对上位机(2)与FPGA开发板(1)间的数据通讯。

3.根据权利要求1所述基于FPGA的电刺激下神经元随机响应及共振实验平台，其特征是：所述SDRAM存储模块(12)包含两块56MB DDR2-533芯片，存储神经元膜电位信号(14)的数据。

4.根据权利要求1所述基于FPGA的电刺激下神经元随机响应及共振实验平台，其特征是：所述查找表数据通过FPGA芯片Ⅰ(3)上RAM进行存储，直流刺激信号发生器(15)、正弦信号发生器(16)、脉冲信号发生器(17)、高斯白噪声信号发生器(18)以及有色噪声信号发生器(19)产生的刺激信号通过五选一数据选择器(28)选择出刺激信号(23)，刺激信号(23)通过分路器(24)按照Nios Ⅱ软核处理器(13)的指令，输出到FPGA芯片Ⅱ(4)、FPGA芯片Ⅲ(5)、FPGA芯片Ⅳ(6)，进行相应神经元模型中进行神经元数学模型的常微分方程计算。

5.根据权利要求1所述基于FPGA的电刺激下神经元随机响应及共振实验平台，其特征是：所述上位机(2)通过USB接口(21)与FPGA开发板(1)相连实现数据通信，所述人机操作界面(10)接收由Nios Ⅱ软核处理器(13)输出的神经元膜电位信号(14)、刺激信号(23)，并通过上位机(2)进行数据运算处理，处理后所显示放电、分岔、共振图像，模型参数设置操作、刺激信号选择操作、信号幅值频率设定操作均通过人机操作界面(10)设置，并通过USB接口模块(11)传输到Nios Ⅱ软核处理器(13)中，进行系统参数调制与模块选择工作。

6.根据权利要求1所述基于FPGA的电刺激下神经元随机响应及共振实验平台，其特征是：所述Nios Ⅱ软核处理器(13)通过FPGA芯片Ⅰ(3)成为系统整体控制核心，并接收人机操作界面(10)输入的神经元模型选择信号(25)、刺激类型选择信号(26)作为控制信号，再分别输出到三选一数据选择器(27)、分路器(24)、五选一数据选择器(28)的控制端口进行通路选择，同时还接收由三选一数据选择器(27)输出的神经元膜电位信号(14)，再通过USB接口模块(11)上传到上位机(2)中；所述五选一数据选择器(28)输出的刺激信号(23)通过分路器(24)分别输出到FPGA芯片Ⅱ(4)、FPGA芯片Ⅲ(5)、FPGA芯片Ⅳ(6)中进行神经元计算；Nios Ⅱ软核处理器(13)接收人机操作界面(10)输入的存储器控制指令，控制SDRAM存储模块(12)的数据存储与读取操作。