CN201667056U - 一种基于可编程门阵列的脑机接口视觉刺激器 - Google Patents

Abstract

本实用新型请求保护一种基于可编程门阵列的脑机接口视觉刺激器，涉及医疗仪器领域。在FPGA芯片中采用VHDL编程实现VGA控制，VGA控制器产生包括行同步HS信号、场同步VS信号和数字RGB信号，数字RGB信号经VGA数模转换器转换为RGB模拟信号，RGB模拟信号与行同步HS信号和场同步VS信号均送入VGA接口输入端，HS、VS信号和模拟RGB信号经VGA接口驱动VGA显示设备生成视觉刺激图形实现视觉刺激。本视觉刺激器充分利用了FPGA半定制电路的特点，可以根据需要灵活设计不同的视觉刺激模式，并且倍频外部时钟定时准确，可以以稳定的频率产生视觉刺激。

Description

一种基于可编程门阵列的脑机接口视觉刺激器 

技术领域

本实用新型涉及医疗器械领域，尤其涉及一种脑机接口技术。 

背景技术

脑机接口形成于20世纪70年代，是一种涉及到神经科学、信号处理、模式识别等多学科的交叉技术，是一种连接大脑和外部设备的实时通信系统。脑机接口系统可以把大脑发出的信息直接转换成能够驱动外部设备的命令，并代替人的肢体或语言器官实现人与外界的交流以及对外部环境的控制。 

脑机接口技术研究中使用的脑电信号和方式包括：事件相关电位P300、视觉诱发电位(瞬态视觉诱发电位、稳态视觉诱发电位)、皮层慢电位、自发脑电节律波等。其中事件相关电位P300和视觉诱发电位都属于诱发电位，不需要训练。由于P300出现在特定时间，稳态视觉诱发电位集中于特定频率，其信号检测和处理方法较简单且正确率较高，不足之处是，需要额外的刺激装置提供刺激，并且依赖于人的某种知觉(如视觉)。 

其它几种方法的优点是不依赖外部刺激产生用于控制的脑电信号，但使用脑机接口前需要大量的训练，而且实验表明并非每个受试者通过训练都能产生稳定可控的脑电信号。脑机接口技术实际研究和应用中主要采用视觉刺激的方式获取事件相关电位P300或视觉诱发电位，因此视觉刺激器的设计直接关系到大脑信息的采集和处理方式，在脑机接口研究和应用中至关重要。 

常用的视觉诱发脑电提取方法大致有两种：1.利用稳态诱发电位(视觉刺激频率大于4Hz或6Hz)包含刺激频率及其谐波成分，通过比较诱发电位信号频谱峰值，判别注视目标。2.利用诱发电位与刺激之间有相对固定的时间间隔(锁时关系)，来检测诱发电位。如果采用方案1.屏幕上不同目标一定要采用不同的刺激频率，而且各个频率必须非常稳定，否则就会严重影响检测结果，而在PC机操作系统环境下，产生稳定的刺激频率很困难。方案2对 刺激频率的稳定性没有严格要求，易于实现。如文章《脑机接口视觉刺激器的研究》和《Windows环境下脑机接口视觉刺激器的设计》中设计的视觉刺激器。但实时分析和临床应用中PC机过大的体积和重量，直接限制了脑机接口技术的广泛应用。 

可编程门阵列FPGA是作为专用集成电路领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA通过传统的原理图输入法，或是硬件描述语言设计数字系统，能完成任何数字器件的功能。通过软件仿真，可以事先验证设计的正确性。在印刷电路板PCB制造完成以后，还可以利用FPGA的在线修改能力，随时修改设计而不必改动硬件电路。使用FPGA来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。 

FPGA运行速度更快，内部集成锁相环，可以倍频外部时钟；FPGA管脚多，容易实现大规模系统；FPGA内部程序并行运行，有处理更复杂功能的能力；FPGA有大量知识产权(IP)核，如累加器、除法器、减法器和MAC乘加器等，可以方便进行二次开发，用户可以通过文件或图形用户接口(GUI)方便地对参数进行操作，使用方便，功能齐全；FPGA还包含单片机和数字信号处理(DSP)软核，并且输入输出(IO)数仅受FPGA自身IO限制。 

发明内容

本实用新型针对现有技术的脑机接口视觉刺激器产生稳定的刺激频率困难，体积大、重量重等方面的缺陷，设计一种基于FPGA的脑机接口视觉刺激器。 

本实用新型解决上述技术问题的技术方案是，设计一种基于FPGA的脑机接口视觉刺激器，采用超高速集成电路硬件描述语言VHDL在FPGA中实现视频图形阵列(VGA)显示控制，在VGA显示设备上输出闪烁的图形实现脑机接口视觉刺激。本实用新型所述脑机接口视觉刺激器包括四部分：基于FPGA的VGA控制器、VGA数模转换器、VGA接口和VGA显示设备。 

在FPGA芯片中采用VHDL编程实现VGA控制，VGA控制器包括分频模块、 扫描时序产生模块、图像描述模块、刺激频率控制模块、光标控制模块，产生包括行同步HS信号、场同步VS信号和RGB数字信号等图形刺激信号，RGB数字信号经VGA数模转换器转换为RGB模拟信号，RGB模拟信号与行同步HS信号和场同步VS信号均送入VGA接口。HS、VS信号和模拟RGB信号经VGA接口驱动VGA显示设备生成视觉刺激图形实现视觉刺激。 

VGA显示控制器通过VHDL编程方式在FPGA芯片中实现，图像格式为640×480，60Hz。 

所述VGA数模转换器由数字模拟转换器(DAC)与FPGA芯片电连接构成，FPGA芯片中刺激频率控制模块输出的RGB数字信号转换为控制RGB三原色的模拟信号，使像素色彩变化非常平滑。所述VGA接口是标准D型VGA接口，其中行同步(HS)和场同步(VS)输出与FPGA芯片电连接，红基色(R)、绿基色(G)和蓝基色(B)管脚与VGA数模转换器电连接。VGA显示设备是标准VGA显示器或VGA视频眼镜，与VGA接口电连接。 

通过VHDL编程的方式定制FPGA电路实现VGA显示控制，产生图形刺激信号。在同一片FPGA芯片中，通过不同的参数设置，产生不同的刺激图形和刺激频率实现不同的刺激模式，并且修改和升级十分方便。 

基于FPGA设计的脑机接口视觉刺激器充分利用了FPGA半定制电路的特点，性能稳定，可以根据需要灵活地设计不同的视觉刺激模式，并且倍频外部时钟定时准确，可以以稳定的频率产生视觉刺激。实现方便，功能强大，兼具用硬件和软件方式实现视觉刺激器的优点；具有体积小、重量轻、刺激频率稳定、系统兼容性和图形扩展性强等特点，非常适合脑机接口临床和实际应用的便携化需求。 

附图说明

图1基于FPGA的脑机接口视觉刺激器示意图； 

图2基于FPGA的VGA控制器示意图； 

具体实施方式

为了使本实用新型的目的、技术方案和优点更加清楚，下面结合附图对本实用新型作进一步的详细描述。本实用新型的优选实施例采用A1tera公司 

系列FPGA芯片为核心实现脑机接口视觉刺激器。如图1所示为基于FPGA的脑机接口视觉刺激器示意图。参见图1，本脑机接口视觉刺激器包括，基于FPGA的VGA控制器1、VGA数模转换器2、VGA接口3和VGA显示设备4。 

在Cyclone IIEP2C35FPGA芯片中采用VHDL编程实现VGA控制，VGA控制器包括分频模块、扫描时序产生模块、图像描述模块、刺激频率控制模块、光标控制模块，产生包括行同步HS信号、场同步VS信号和数字RGB信号等图形刺激信号，数字RGB信号经VGA数模转换器转换为RGB模拟信号，RGB模拟信号与行同步HS信号和场同步VS信号均送入VGA接口。HS、VS信号和模拟RGB信号经VGA接口驱动VGA显示设备生成视觉刺激图形实现视觉刺激。本实施例设计VGA显示控制器输出的刺激图形格式为640×480，60Hz。 

本实施例采用FMS3818数字模拟转换器作为VGA数模转换器，并与FPGA芯片EP2C35电连接；VGA接口可选用标准D型VGA接口，VGA控制器光标控制模块的行同步(HS)和场同步(VS)输出端与VGA接口模块输入端连接，刺激频率控制模块的红基色(R)、绿基色(G)和蓝基色(B)管脚与VGA数模转换器FMS3818输入端电连接，VGA数模转换器输出端连接VGA接口模块输入端。VGA接口模块输出驱动VGA显示设备，使用标准VGA显示器作为VGA显示设备，与标准D型VGA接口电连接。 

如图2所示为本实用新型所述基于FPGA的VGA控制器模块结构示意图，该VGA控制器包括分频模块、扫描时序产生模块、图像描述模块、刺激频率控制模块、光标控制模块。所述分频模块产生像素输出频率和图形刺激信号所需频率的信号，输出到扫描时序产生模块提供VGA行扫描和场扫描的时序信号，图像描述模块产生刺激图形，刺激频率控制模块产生红基色、绿基色和蓝基色信号输出到VGA数模转换器输入端，光标控制模块输出行同步和场同步信号控制VGA接口。 

本实施例分频模块采用Cyclone II EP2C35FPGA芯片包括四个增强型嵌入式锁相环(PLL)，PLL对系统时钟进行分频，得到像素输出频率和图形刺激信号所需频率的信号。如系统时钟为100MHz，用一个锁相环对系统时钟进行四分之一分频，得到像素输出频率25MHz；进行三分之一分频，得到33.3MHz的频率，然后对33.3MHz计数分频得到3.3kHz的频率，获得刺激所需的频率。通过更改计数分频的值可以产生不同的刺激频率，输出到扫描时序产生模块。扫描时序产生模块提供VGA行扫描和场扫描的时序信号，对锁相环分频得到的像素输出频率计数分频，产生扫描频率控制行同步和场同步信号。产生行扫描频率，如本实施例行扫描频率为31.469kHz，对行扫描频率计数分频，得到场扫描频率(场频)，本实施例场频为59.94Hz。扫描时序产生模块产生包括i_hs行同步信号、v_hs行消隐信号、i_vs场同步信号、v_vs场消隐信号的时序控制信号，场同步用行同步为计数单位。图像描述模块产生刺激图形，即实现多项目标选择的刺激目标。可采用以下两种方法实现：直接根据像素坐标描述图像，或者读出保存在存储器中的图像像素点。直接描述图像通过行坐标和场坐标来描述图形的位置和大小。如果图形比较简单，颜色比较单一，采用这种方法比较方便。当图像比较复杂，颜色种类比较多时，采用读出已经存储的图像像素的方法比较方便。图像太大时可以利用片外存储器SSRAM或DDR II SDRAM，这样可以实现任意色彩，任意图像。 

本实施例产生的视觉刺激图形包括位于屏幕上下左右四个方向的四个方块和0、1、2、3四个数字。本实施例采用直接描述图像方法，来产生刺激图形。通过行坐标和场坐标描述方块和数字的位置和大小，四个方块是实现多项目标选择的刺激目标，光标用来反馈选择的结果，在方块上标注数字，区别不同的方块。图形的改变或运动能引起有效的诱发电位，因此方块的颜色采用黑色和白色交替变化。为了使方块更显著、有立体感，底色采用深石板灰色。 

刺激频率控制模块内置计数器，采用同频次复合刺激方式的刺激模式，通过计数器控制分频模块产生闪烁的时钟信号，控制VGA显示设备显示图形定时变化。如对3.3kHz分频得到3.3Hz的刺激频率，根据相位延时控制闪烁时刻的错开，计数器根据系统时钟产生脉冲计数，送入计数器控制相位延时， 达到精确定时的要求。当闪烁的时钟信号为低电平时，控制方块变为黑色；当时钟信号为高电平时，控制方块变为白色。在时钟信号刺激方块黑变白的同时，发出触发信号，对刺激频率控制模块的参数进行修改，可以实现视觉刺激器的不同刺激模式。如四个模块同时闪烁，闪烁(黑变白)40次，模块闪烁依次延时。为了提高通信率，闪烁次数可减少为20次。 

光标控制模块描述光标的图形，控制光标的移动，通过改变光标的坐标和分频，来控制光标移动的方向和速度。光标的颜色为红色。 

以上所述仅为本实用新型的优选实施例，并不用于限制本实用新型，显然，本领域技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。本实用新型的保护范围以权利要求书为准。 

Claims (4)

1.一种基于可编程门阵列的脑机接口视觉刺激器，其特征在于，该脑机接口视觉刺激器包括，基于FPGA的VGA控制器、VGA数模转换器、VGA接口和VGA显示设备，在FPGA芯片中实现VGA控制，VGA控制器输出端产生行同步HS信号、场同步VS信号和红绿蓝RGB数字信号，RGB数字信号经VGA数模转换器转换输出RGB模拟信号，RGB模拟信号与行同步HS信号和场同步VS信号均送入VGA接口输入端，HS、VS信号和模拟RGB信号经VGA接口处理驱动VGA显示设备生成视觉刺激图形实现视觉刺激。

2.根据权利要求1所述的脑机接口视觉刺激器，其特征在于，VGA接口选用标准D型VGA接口，VGA控制器包括：分频模块、扫描时序产生模块、图像描述模块、刺激频率控制模块、光标控制模块，分频模块产生图形刺激信号所需频率的信号，输出到扫描时序产生模块提供VGA行扫描和场扫描的时序信号，图像描述模块产生刺激图形，刺激频率控制模块产生红基色、绿基色和蓝基色信号输出到VGA数模转换器输入端，光标控制模块输出行同步和场同步信号控制VGA接口。

3.根据权利要求2所述的脑机接口视觉刺激器，其特征在于，分频模块采用FPGA芯片中的四个增强型嵌入式锁相环对系统时钟进行分频。

4.根据权利要求2所述的脑机接口视觉刺激器，其特征在于，刺激频率控制模块内置计数器，通过计数器产生闪烁的时钟信号，控制VGA显示设备显示图形定时变化。

Images