CN210090954U - 一种神经元模拟电路 - Google Patents
一种神经元模拟电路 Download PDFInfo
- Publication number
- CN210090954U CN210090954U CN201920828759.7U CN201920828759U CN210090954U CN 210090954 U CN210090954 U CN 210090954U CN 201920828759 U CN201920828759 U CN 201920828759U CN 210090954 U CN210090954 U CN 210090954U
- Authority
- CN
- China
- Prior art keywords
- unit circuit
- circuit
- excitation
- pin
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
Abstract
本实用新型公开了一种神经元模拟电路，其包括：神经细胞体电路，时间脉冲单元电路，兴奋与抑制控制单元电路和信号处理单元电路；时间脉冲单元电路连接兴奋与抑制控制单元电路，兴奋与抑制控制单元电路连接信号处理单元电路；神经细胞体电路分别连接兴奋与抑制控制单元电路和信号处理单元电路；神经细胞体电路包括设有四个IO引脚和三个DAC引脚的单片机。时间脉冲单元电路用于将序列脉冲信号转化为电压值。兴奋与抑制控制单元电路用于对实现对输入信号的兴奋与抑制控制；信号处理单元电路用于将输入引脚采集运算的结果进行输出传递。本实用新型能够模拟单个神经元的自主学习、信号兴奋或抑制、以及脉冲特性。
Description
技术领域
本实用新型属于人工智能技术领域，具体来说涉及一种神经元模拟电路。
背景技术
在现有的人工智能技术领域，在实现由多个神经元组成的神经网络系统时，采用数字电路来实现神经网络。因此，大都使用具有高运算能力的CPU、GPU或FPGA及其他ASIC芯片来实现神经网络中的乘法、加法运算和非线性变换。这种系统中，各个神经元只是算法中的一个单元，由数学运算器件执行模拟神经元的特性；因此存在运算量大，复杂程度高，能耗高，耗时时间长，成本高昂等问题。此外，这种系统侧重于模拟神经元的工作性质方法，无法实现神经元的自主学习实现、尤其是无法模拟对特定信号的兴奋或抑制、以及对神经元脉冲特性的模拟。因此如何开发出一种模拟神经元的电路，能够填补上述空缺，实现神经元独有的兴奋和抑制控制模拟和时间脉冲特性模拟，是本领域技术人员需要研究的方向。
实用新型内容
本实用新型的目的是提供一种模拟神经元的电路，能够模拟单个神经元的自主学习、对特定信号的兴奋或抑制、以及脉冲特性。
其采用的技术方案如下：
一种神经元模拟电路，其包括：神经细胞体电路，时间脉冲单元电路，兴奋与抑制控制单元电路和信号处理单元电路；所述时间脉冲单元电路连接兴奋与抑制控制单元电路，所述兴奋与抑制控制单元电路连接信号处理单元电路；所述神经细胞体电路分别连接兴奋与抑制控制单元电路和信号处理单元电路；所述神经细胞体电路包括一个单片机，该单片机上设有PA1引脚、PA2引脚、PA3引脚、PA4引脚，DAC0引脚、DAC1引脚、DAC2引脚；所述DAC1引脚连接信号处理单元、用于对信号处理单元输出权重参数，DAC2引脚连接信号处理单元、用于对信号处理单元输出偏置参数；所述时间脉冲单元电路用于将输入端接收的序列脉冲信号转化为电压值，并将达到预设强度的电压值传递至兴奋与抑制控制单元电路；所述兴奋与抑制控制单元电路包括模拟选通器、用于对实现对输入信号的兴奋与抑制控制；所述信号处理单元电路包括乘法器、用于运算输入信号、权重参数以及偏置参数，并将运算后的结果输出至神经细胞体电路ADC输入引脚。
优选的是，上述神经元模拟电路中：所述时间脉冲单元电路包括电阻R1，电阻R2，电阻R3，电容C1，电容C2，三极管Q2，场效应管Q1；所述电阻R2一端接入序列脉冲信号、另一端连接电阻R3；所述电容C1并联于电阻R2两端；所述电阻R3另一端连接三极管Q2的基极；所述电容C2两端分别连接电阻R3和三极管Q2的发射极；所述三极管Q2的发射极接地、集电极连接场效应管Q1的栅极；所述场效应管Q1的源极用于接入其他神经元模拟电路的输出脉冲信号、漏极连接所述兴奋与抑制控制单元电路；所述电阻R1两端分别连接场效应管Q1的栅极和源极。
更优选的是，上述神经元模拟电路中：所述模拟选通器采用74HC4051芯片。
更优选的是，上述神经元模拟电路中：所述乘法器采用AD835芯片。
更优选的是，上述神经元模拟电路中：所述单片机采用STM32F334芯片。
通过采用上述技术方案：
实现了对单个神经元的电路模拟：另外，各个神经元电路的输出可以同时传递至多个其他神经元电路的输入端，从而模拟出一个大型神经网络；各个神经元电路的输入端也可以同时接入多个其他神经元电路的输出，从而模拟出一个大型簇状神经网络。当输出传递至本神经元的输入时，可通过改变神经细胞体电路输出的DAC1、DAC2的参数值，实现完成一系列的神经网络的计算；当输入连接DAC0时，可通过神经细胞体电路内部的数据完成加权和非线性处理运算。
与现有技术相比，本实用新型具有结构简单、功耗低、方便嵌入式系统使用的特点，可适用于需要人工智能分析的电子零部件或产品中，实现便捷低成本的人工智能活动。
附图说明
下面结合附图与具体实施方式对本实用新型作进一步详细的说明：
图1为实施例1中时间脉冲单元电路，兴奋与抑制控制单元电路和信号处理单元电路的电路结构示意图；
图2为实施例1中神经细胞体电路的电路结构示意图。
各附图标记与部件名称对应关系如下：
1、神经细胞体电路；2、时间脉冲单元电路；3、兴奋与抑制控制单元电路；4、信号处理单元电路。
具体实施方式
为了更清楚地说明本实用新型的技术方案，下面将结合各个实施例作进一步描述。
如图1-2所示为实施例1，其技术方案如下：
一种神经元模拟电路，其包括：神经细胞体电路1，时间脉冲单元电路2，兴奋与抑制控制单元电路3和信号处理单元电路4。所述时间脉冲单元电路2连接兴奋与抑制控制单元电路3，所述兴奋与抑制控制单元电路3连接信号处理单元电路4；所述神经细胞体电路1分别连接兴奋与抑制控制单元电路3和信号处理单元电路4；所述神经细胞体电路1包括一个单片机，该单片机上设有PA1引脚、PA2引脚、PA3引脚、PA4引脚，DAC0引脚、DAC1引脚、DAC2引脚；所述DAC1引脚连接信号处理单元4、用于对信号处理单元4输出权重参数，DAC2引脚连接信号处理单元4、用于对信号处理单元4输出偏置参数；所述时间脉冲单元电路2用于将输入端接收的序列脉冲信号转化为电压值，并将达到预设强度的电压值传递至兴奋与抑制控制单元电路3；所述兴奋与抑制控制单元电路3包括模拟选通器、用于对实现对输入信号的兴奋与抑制控制；所述信号处理单元电路4包括乘法器、用于运算输入信号、权重参数以及偏置参数，并将运算后的结果输出至神经细胞体电路1的ADC输入引脚。
其中，所述时间脉冲单元电路2包括电阻R1，电阻R2，电阻R3，电容C1，电容C2，三极管Q2，场效应管Q1；所述电阻R2一端接入序列脉冲信号、另一端连接电阻R3；所述电容C1并联于电阻R2两端；所述电阻R3另一端连接三极管Q2的基极；所述电容C2两端分别连接电阻R3和三极管Q2的发射极；所述三极管Q2的发射极接地、集电极连接场效应管Q1的栅极；所述场效应管Q1的源极用于接入其他神经元模拟电路的输出脉冲信号、漏极连接所述兴奋与抑制控制单元电路3；所述电阻R1两端分别连接场效应管Q1的栅极和源极。在本例中，所述模拟选通器采用74HC405芯片。所述乘法器采用AD835芯片。所述单片机采用STM32F334芯片。
实践中，其工作过程如下：
每一个外部信号对应的输入时间脉冲单元电路的输入路径，由R2、C2控制获得时间脉冲特性。当输入信号强度大且密集时经R2、C2处理后的信号足够强大将通过R3将Q2开启，此时Q1漏极、源极导通将输入的外部信号输出至兴奋与抑制控制单元电路，其中C1模拟突触轴突与树突之间的电容。以上即为时间脉冲单元电路2的工作过程。
神经细胞体电路1通过输出四个IO引脚PB12、PB13、PB14、PB15电平控制模拟选通器，将各个时间脉冲单元电路2的输出分别连接至OUT端，与OUT相连的ADC2将外部信号输入神经细胞体电路1，神经细胞体电路1进行初步判别运算并选择将某一路外部输入信号输入至信号处理单元电路，此过程即为兴奋与抑制控制单元电路3的工作过程，现有技术不具备输入信号的自主选择。
通过将选择的外部信号连接至乘法器芯片的输入端，同时神经细胞体电路1通过DAC1引脚输出一个权重参数，DAC2引脚输出一个偏置参数，乘法器芯片将对输入信号做出运算。输出引脚W端的电压表达式为：Vw＝(Vy1-Vy2)*(Vy1-Vy2)+Vz，那么ADC0线路上得到的电压即为：Vadc0＝Vout*Vdac1+Vdac2。ADC0线路输出运算后的电压值，此过程即为兴奋与抑制控制单元电路3的工作过程。
神经细胞体电路1通过ADC0线路采集运算后的电压值，做一定的内部加减法运算，再通过DAC0引脚输出，此即为神经细胞体电路1的输入信号采集及输出的工作过程。
神经细胞体电路1可以同时采集到输入信号以及本身的输出信号，当以样本信号输入本神经元，本神经元模拟电路的神经细胞体电路1产生相应的输出信号，将此信号与样本期望的输出信号进行比较运算，用以修正DAC1、DAC2、内部加减法等参数，使得两个信号无限逼近。此即为模拟神经元的学习过程。
以上所述，仅为本实用新型的具体实施例，但本实用新型的保护范围并不局限于此，任何熟悉本领域技术的技术人员在本实用新型公开的技术范围内，可轻易想到的变化或替换，都应涵盖在本实用新型的保护范围之内。本实用新型的保护范围以权利要求书的保护范围为准。
Claims (5)
1.一种神经元模拟电路，其特征在于，包括：神经细胞体电路(1)，时间脉冲单元电路(2)，兴奋与抑制控制单元电路(3)和信号处理单元电路(4)；
所述时间脉冲单元电路(2)连接兴奋与抑制控制单元电路(3)，所述兴奋与抑制控制单元电路(3)连接信号处理单元电路(4)；所述神经细胞体电路(1)分别连接兴奋与抑制控制单元电路(3)和信号处理单元电路(4)；
所述神经细胞体电路(1)包括一个单片机，该单片机上设有PA1引脚、PA2引脚、PA3引脚、PA4引脚，DAC0引脚、DAC1引脚、DAC2引脚；所述DAC1引脚连接信号处理单元电路(4)、用于对信号处理单元电路(4)输出权重参数，DAC2引脚连接信号处理单元(4)、用于对信号处理单元电路(4)输出偏置参数；
所述时间脉冲单元电路(2)用于将输入端接收的序列脉冲信号转化为电压值，并将达到预设强度的电压值传递至兴奋与抑制控制单元电路(3)；
所述兴奋与抑制控制单元电路(3)包括模拟选通器、用于对实现对输入信号的兴奋与抑制控制；
所述信号处理单元电路(4)包括乘法器、用于运算输入信号、权重参数以及偏置参数，并将运算后的结果输出至神经细胞体电路(1)ADC输入引脚。
2.如权利要求1所述神经元模拟电路，其特征在于：所述时间脉冲单元电路(2)包括电阻R1，电阻R2，电阻R3，电容C1，电容C2，三极管Q2，场效应管Q1；
所述电阻R2一端接入序列脉冲信号、另一端连接电阻R3；所述电容C1并联于电阻R2两端；所述电阻R3另一端连接三极管Q2的基极；所述电容C2两端分别连接电阻R3和三极管Q2的发射极；所述三极管Q2的发射极接地、集电极连接场效应管Q1的栅极；所述场效应管Q1的源极用于接入其他神经元模拟电路的输出脉冲信号、漏极连接所述兴奋与抑制控制单元电路(3)；所述电阻R1两端分别连接场效应管Q1的栅极和源极。
3.如权利要求1所述神经元模拟电路，其特征在于：所述模拟选通器采用74HC4051芯片。
4.如权利要求1所述神经元模拟电路，其特征在于：所述乘法器采用AD835芯片。
5.如权利要求1所述神经元模拟电路，其特征在于：所述单片机采用STM32F334芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920828759.7U CN210090954U (zh) | 2019-06-03 | 2019-06-03 | 一种神经元模拟电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920828759.7U CN210090954U (zh) | 2019-06-03 | 2019-06-03 | 一种神经元模拟电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210090954U true CN210090954U (zh) | 2020-02-18 |
Family
ID=69481495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920828759.7U Expired - Fee Related CN210090954U (zh) | 2019-06-03 | 2019-06-03 | 一种神经元模拟电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210090954U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112766480A (zh) * | 2021-03-05 | 2021-05-07 | 电子科技大学 | 一种神经元电路 |
| CN113033793A (zh) * | 2021-03-02 | 2021-06-25 | 常州大学 | 一种双极性脉冲电流激励二维Wilson神经元模型的电路 |
-
2019
- 2019-06-03 CN CN201920828759.7U patent/CN210090954U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113033793A (zh) * | 2021-03-02 | 2021-06-25 | 常州大学 | 一种双极性脉冲电流激励二维Wilson神经元模型的电路 |
| CN113033793B (zh) * | 2021-03-02 | 2023-08-22 | 常州大学 | 一种双极性脉冲电流激励二维Wilson神经元模型的电路 |
| CN112766480A (zh) * | 2021-03-05 | 2021-05-07 | 电子科技大学 | 一种神经元电路 |
| CN112766480B (zh) * | 2021-03-05 | 2023-10-27 | 电子科技大学 | 一种神经元电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106815636A (zh) | 一种基于忆阻器的神经元电路 | |
| CN210090954U (zh) | 一种神经元模拟电路 | |
| CN106447033A (zh) | 神经元突触电路及神经元电路 | |
| Javanshir et al. | Advancements in algorithms and neuromorphic hardware for spiking neural networks | |
| CN107251090A (zh) | 尖峰域卷积电路 | |
| CN108158577B (zh) | 一种基于压缩感知的低功耗心电信号处理电路及其方法 | |
| CN113344191B (zh) | 具有超级多稳定性的连续型Rulkov电子神经元电路 | |
| CN104689473A (zh) | 基于fpga的电刺激下神经元随机响应及共振实验平台 | |
| Ortega-Zamorano et al. | High precision FPGA implementation of neural network activation functions | |
| CN109670585A (zh) | 神经元仿生电路和神经形态系统 | |
| CN104764987B (zh) | 一种电力电子开关器件igbt高频模型寄生参数的获取方法 | |
| CN209216149U (zh) | 神经元仿生电路和神经形态系统 | |
| Soleimani et al. | A compact synchronous cellular model of nonlinear calcium dynamics: Simulation and FPGA synthesis results | |
| Douthwaite et al. | A time-domain current-mode mac engine for analogue neural networks in flexible electronics | |
| CN108921291A (zh) | 面向脑电信号处理的低功耗计算架构 | |
| CN209980299U (zh) | 数模混合神经元电路 | |
| Heidarpur et al. | Time step impact on performance and accuracy of izhikevich neuron: Software simulation and hardware implementation | |
| Gholami et al. | Digital cellular implementation of Morris-Lecar neuron model | |
| Sartin et al. | Approximation of hyperbolic tangent activation function using hybrid methods | |
| CN110414083A (zh) | 一种Chay模型电子神经元和仿真平台 | |
| Nanami et al. | Elliptic and parabolic bursting in a digital silicon neuron model | |
| Karim et al. | FPGA-based fault-injection and data acquisition of self-repairing spiking neural network hardware | |
| CN107590360B (zh) | 基于fpga的神经元离子通道动态特性实验平台 | |
| Uenohara et al. | CMOS mixed-signal spiking neural network circuit using a time-domain digital-to-analog converter | |
| JP2004110421A (ja) | 演算回路およびこれを用いたニューラルネットワーク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: Neuron analog circuit Effective date of registration: 20220211 Granted publication date: 20200218 Pledgee: Shanghai Bianwei Network Technology Co.,Ltd. Pledgor: SHANGHAI EYE CONTROL TECHNOLOGY Co.,Ltd. Registration number: Y2022310000023 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200218 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |