CN112766480A - 一种神经元电路 - Google Patents

一种神经元电路 Download PDF

Info

Publication number
CN112766480A
CN112766480A CN202110248465.9A CN202110248465A CN112766480A CN 112766480 A CN112766480 A CN 112766480A CN 202110248465 A CN202110248465 A CN 202110248465A CN 112766480 A CN112766480 A CN 112766480A
Authority
CN
China
Prior art keywords
circuit
waveform
neuron
signal
excitation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110248465.9A
Other languages
English (en)
Other versions
CN112766480B (zh
Inventor
徐元
顾德恩
周鑫
高靖
蒋亚东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110248465.9A priority Critical patent/CN112766480B/zh
Publication of CN112766480A publication Critical patent/CN112766480A/zh
Application granted granted Critical
Publication of CN112766480B publication Critical patent/CN112766480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Networks Using Active Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种神经元电路,包括兴奋生成电路、整形电路和波形转换电路。其中,兴奋生成电路用于接收输入激励信号,通过对输入激励信号的积累和决策,输出连续振荡信号或单个振荡信号。整形电路,用于对兴奋生成电路的振荡信号进行波形调整;波形转换电路,用于对整形电路的输出信号波形进行波形转换和信号放大。该神经元电路以电压激励作为输入信号,可输出类似于生物神经元典型兴奋波形特征的电压波形。同时,通过调整该电路中的单个电容元件、或单个电阻元件、或VO2相变电阻器的参数,可调控输出输出信号的幅值,这有利于将该神经元电路适配于各种电路之中。

Description

一种神经元电路
技术领域
本发明属于神经形态器件领域,涉及一种神经元电路。
背景技术
经典的计算机采用冯·诺依曼体系结构,其存储单元(存储器)和数据计算单元(CPU)相互分离,并通过数据总线进行通信。受限于数据总线的传输速率,经典计算机存在所谓“冯·诺依曼瓶颈”。与经典计算机不同,人脑是一种信息存储与计算相互融合、以并行方式处理数据的复杂信息处理系统,能进行学习、认知、推理、综合决策等复杂活动。鉴于人脑的显著优势,人们提出了神经形态计算的概念,试图构建一个与人脑类似的新型计算体系结构,以研制出具有类似于人脑强大信息处理能力的新型计算机。基于硬件的神经形态计算拟从硬件层面构建类似于人脑神经网络的神经形态计算机。其中,仿生物神经元功能的神经形态器件对研制具有类脑功能的神经形态计算机具有重要作用。
仿生物神经元的硬件电路主要包括硅(Si)基CMOS电路实现、相变电阻器基神经元电路等。其中,受电路结构和晶体管工作原理的限制,利用数个晶体管构成CMOS神经元硬件电路的能耗和体积远大于生物神经元。同时,该电路难以模拟生物神经元兴奋输出波形的某些关键特征。相变电阻器作为一种新型的电路元件,为构建新型神经元电路提供了机会。为了实现仿生物神经元输出特性,目前相变电阻器基神经元电路通常需要设置合适的电路元件参数,这导致其输出波形幅值相对固定。而仿生物神经元输出波形幅值可调是灵活设计人工神经网络的前提。
发明内容
本发明的目的在于:提供了一种神经元电路,解决了上述所提出的问题。
本发明采用的技术方案如下:
一种神经元电路,包括兴奋生成电路、整形电路和波形转换电路,
兴奋生成电路,用于接收输入激励信号,通过对输入激励信号的积累和决策,输出连续振荡信号或单个振荡信号;
整形电路,用于接收兴奋生成电路输出的连续振荡信号或单个振荡信号,波形调整后输出波形信号;
波形转换电路,用于接收整形电路输出的波形信号,进行波形转换和信号放大,输出响应信号。
进一步地,所述兴奋生成电路包括第一电阻元件,第一电阻元件一端连接电压输入端、另一端连接第一电容原件的一端;第一电容元件的另一端连接VO2相变电阻器。第一电阻元件,其实现对电路限流保护;第一电容元件,其对输入激励信号进行积分;VO2相变电阻器,实现对积分后激励信号的判决与振荡波形生成。
进一步地,所述VO2相变电阻器中VO2阻性材料采用三步法工艺进行制备,三步法工艺由反应溅射、快速退火和电诱导晶化依次组成。
进一步地,所述反应溅射工艺采用常规氧化钒反应溅射工艺;所用快速退火工艺在空气气氛下进行,退火时间在1-10分钟,退火温度为350-450℃。
进一步地,所述电诱导晶化工艺具体流程为:在室温环境下,在快速退火后氧化钒二端器件的两端电极施加直流扫描,监控器件电流,直至流过器件的电流产生跳变,即完成电诱导晶化工艺。
进一步地,所述整形电路包括第二电容元件,第二电容元件的一端连接第一电阻元件和VO2相变电阻器、另一端依次连接第三电容元件的一端、第二电阻元件的一端和第四电容元件的一端。第二电容元件,用于隔离整形电路对兴奋生成电路的反馈影响;第三电容元件,用于调控输出波形的幅值;第二电阻元件,用于修正输出波形中的后电位特征。
进一步地,所述第二电容元件和第一电容元件的电容值相等。
进一步地,所述波形转换电路包括第四电容元件,第四电容元件另一端连接NPN三极管的基极和第三电阻元件一端、NPN三极管的集电连极接第四电阻元件的一端、第四电阻元件另一端连接第三电阻元件另一端,集电极连接第五电容元件的一端,第五电容元件另一端连接经元电路输出端;NPN三极管的发射极连接第六电阻元件,第四电容元件,用于隔离波形转换电路对整形电路的反馈影响;NPN三极管,用于对整形后的波形进行放大,并产生电压输出波形
综上所述,由于采用了上述技术方案,本发明的有益效果是:
1.该神经元电路以电压激励作为输入信号,且输出为电压波形;这为神经元网络构架中,神经元兴奋激励直接传递至下一级神经元节点提供了方便。
2.该神经元输出电压波形由峰电位(去极化、复极化)、后电位(超极化)构成,具有类似于生物神经元所输出兴奋波形的典型特征。
3.该神经元输出电压幅值可以在0.5-4V范围内可调,这为灵活设计人工神经网络提供了基础。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图,其中:
图1为本发明实施例一神经元电路的示意图;
图2为本发明实施例一VO2相变电阻器电诱导晶化工艺过程的电压-电流的示意图;
图3为本发明实施例一神经元电路中相对于时间的输入电压;
图4为为本发明实施例一神经元电路中相对于时间的输出信号;
图5为本发明实施例二神经元电路中相对于时间的输入电压;
图6为为本发明实施例二神经元电路中相对于时间的输出信号;
图7为本发明实施例三神经元电路中相对于时间的输入电压;
图8为为本发明实施例三神经元电路中相对于时间的输出信号;
图9为本发明实施例四神经元电路中相对于时间的输入电压;
图10为为本发明实施例四神经元电路中相对于时间的输出信号;
图11为本发明实施例五神经元电路中相对于时间的输入电压;
图12为为本发明实施例五神经元电路中相对于时间的输出信号;
图13为本发明实施例六神经元电路中相对于时间的输入电压;
图14为为本发明实施例六神经元电路中相对于时间的输出信号;
图中标记:Vin-电压输入端,Vd-VO2相变电阻器负向偏压,Vs-放大器直流偏压、M1-VO2相变电阻器、Q1-NPN三极管、OUT-神经元电路输出端。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明,即所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,术语“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
下面结合实施例对本发明的特征和性能作进一步的详细描述。
实施例一
神经元电路的组成结构如附图1所示,由兴奋生成电路、整形电路和波形转换电路三部分组成。兴奋生成电路包括第一电阻元件R1、第一电容元件C1和VO2相变电阻器M1,用以接收输入激励信号,通过对输入激励信号的积累和决策,输出连续振荡信号或单个振荡信号。其中,C1与M1并联,并一端施加偏置Vd,然后与R1串联;R1为3000Ω,C1为3μF。M1为采用薄膜工艺制备的二端相变电阻器。M1的下电极为ITO,上电极为Ti/Pt薄膜,阻性材料层VO2采用三步法工艺制备。具体地,先采用反应溅射工作在ITO上沉积非晶氧化钒薄膜(膜厚为500nm),然后将样品在空气气氛、380℃、下退火6分钟。再在退火后样品上沉积Ti/Pt薄膜作为上电极。然后对带有上电极的氧化钒薄膜电阻进行电诱导晶化操作:在室温环境下,氧化钒薄膜电阻的两端电极施加直流扫描,监控器件电流,直至流过器件的电流产生跳变(附图2),即完成电诱导晶化工艺,得到M1。
神经元电路中的整形电路包括第二电容元件C2、第三电容元件C3、第二电阻元件R2,用于对兴奋生成电路的振荡信号进行波形调整。C2的一个电极与兴奋生成电路相连,另一个电极分别与C3、R2和波形转换电路的第四电容元件C4的相连;C2用于隔离整形电路对兴奋生成电路的反馈影响,C2的电容值与C1电容值相等。C3用于调控输出波形的幅值;C3一个电极接地、另一个电极与C2相连。R2用于修正输出波形中的后电位特征;R2的一个电极接地;本实施中,各元件的参数值分别为:C2为3μF,C3为1μF,R2为1500Ω。
神经元电路中的波形转换电路由一个电容器元件C4与一个放大器串联而成,用于对整形电路的输出信号波形进行波形转换和信号放大;C4用于隔离波形转换电路对整形电路的反馈影响;放大器用于对整形后的波形进行放大,并产生电压输出波形。本实施例中,放大器为一个典型的单极共射放大电路,Vs为放大器直流电源偏压;输出波形通过一个电容元件C5耦合输出。具体地,波形转换电路中各元件参数分别为:C4为0.1μF,C5为0.1μF,R3为15000Ω,R4为1000Ω,R5为2000Ω,R6为100Ω,三极管为2N2222型NPN三极管。
给上述神经元电路设置偏置电压:Vd为-1V,Vs为12V;然后输入激励信号如附图3所示,利用示波器记录输出波形如附图4所示,该神经元电路输出波形具有生物神经元的典型特征:输出脉冲由峰电位(去极化、复极化)、后电位(超极化)组成。同时,脉冲幅值为2.08V。
实施例二
本实施例在实施例一的基础上,采用与实施例一相同的电路结构形式,但其中第三电容元件C3的电容值调整为3μF,电路中其余元器件参数与实施例一相同。
给上述神经元电路设置偏置电压:Vd为-1V,Vs为12V;然后输入激励信号如附图5所示,利用示波器记录输出波形如附图6所示,该神经元电路输出波形具有生物神经元的典型特征:输出脉冲由峰电位(去极化、复极化)、后电位(超极化)组成。同时,脉冲幅值为1.54V。
实施例三
本实施例采用与实施例一相同的电路结构形式,但其中第三电容元件C3的电容值调整为6μF,电路中其余元器件参数与实施例一相同。
给上述神经元电路设置偏置电压:Vd为-1V,Vs为12V;然后输入激励信号如附图7所示,利用示波器记录输出波形如附图8所示,该神经元电路输出波形具有生物神经元的典型特征:输出脉冲由峰电位(去极化、复极化)、后电位(超极化)组成。同时,脉冲幅值为0.92V。
实施例四
本实施例采用与实施例一相同的电路结构形式,但其中第四电阻元件R4的电容值调整为500Ω,电路中其余元器件参数与实施例一相同。
给上述神经元电路设置偏置电压:Vd为-1V,Vs为12V;然后输入激励信号如附图9所示,利用示波器记录输出波形如附图10所示,该神经元电路输出波形具有生物神经元的典型特征:输出脉冲由峰电位(去极化、复极化)、后电位(超极化)组成。同时,脉冲幅值为1.13V。
实施例五
本实施例采用与实施例一相同的电路结构形式,但其中M1制备工艺中,快速退火工艺的退火条件为空气气氛、退火温度420℃、退火时间10分钟。电路中其余元器件参数与实施例一相同。
给上述神经元电路设置偏置电压:Vd为-1V,Vs为12V;然后输入激励信号如附图11所示,利用示波器记录输出波形如附图12所示,该神经元电路输出波形具有生物神经元的典型特征:输出脉冲由峰电位(去极化、复极化)、后电位(超极化)组成。同时,脉冲幅值为3.74V。
实施例六
本实施例采用与实施例一相同的电路结构形式,电路中元器件参数也与实施例一相同。。
给上述神经元电路设置偏置电压:Vd为-1V,Vs为12V;然后输入激励信号如附图13所示,利用示波器记录输出波形如附图14所示,该神经元电路输出波形具有生物神经元的典型特征:输出脉冲由峰电位(去极化、复极化)、后电位(超极化)组成。同时,脉冲幅值为2.04V以上所述仅为本发明的较佳实施例而已,并不用以限制本发明的保护范围,任何熟悉本领域的技术人员在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种神经元电路,其特征在于:包括兴奋生成电路、整形电路和波形转换电路,
兴奋生成电路,用于接收输入激励信号,通过对输入激励信号的积累和决策,输出连续振荡信号或单个振荡信号;
整形电路,用于接收兴奋生成电路输出的连续振荡信号或单个振荡信号,波形调整后输出波形信号;
波形转换电路,用于接收整形电路输出的波形信号,进行波形转换和信号放大,输出响应信号。
2.根据权利要求1所述的一种神经元电路,其特征在于:所述兴奋生成电路包括第一电阻元件,第一电阻元件一端连接电压输入端、另一端连接第一电容原件的一端;第一电容元件的另一端连接VO2相变电阻器。
3.根据权利要求2所述的一种神经元电路,其特征在于:所述VO2相变电阻器中VO2阻性材料采用三步法工艺进行制备,三步法工艺由反应溅射、快速退火和电诱导晶化依次组成。
4.根据权利要求3所述的一种神经元电路,其特征在于:所述反应溅射工艺采用常规氧化钒反应溅射工艺;所用快速退火工艺在空气气氛下进行,退火时间在1-10分钟,退火温度为350-450℃。
5.根据权利要求3所述的一种神经元电路,其特征在于:所述电诱导晶化工艺具体流程为:在室温环境下,在快速退火后氧化钒二端器件的两端电极施加直流扫描,监控器件电流,直至流过器件的电流产生跳变,即完成电诱导晶化工艺。
6.根据权利要求2所述的一种神经元电路,其特征在于:所述整形电路包括第二电容元件,第二电容元件的一端连接第一电阻元件和VO2相变电阻器、另一端依次连接第三电容元件的一端、第二电阻元件的一端和第四电容元件的一端。
7.根据权利要求6所述的一种神经元电路,其特征在于:所述第二电容元件和第一电容元件的电容值相等。
8.根据权利要求6所述的一种神经元电路,其特征在于:所述波形转换电路包括第四电容元件,第四电容元件另一端连接NPN三极管的基极和第三电阻元件一端、NPN三极管的集电连极接第四电阻元件的一端、第四电阻元件另一端连接第三电阻元件另一端,集电极连接第五电容元件的一端,第五电容元件另一端连接经元电路输出端;NPN三极管的发射极连接第六电阻元件。
CN202110248465.9A 2021-03-05 2021-03-05 一种神经元电路 Active CN112766480B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110248465.9A CN112766480B (zh) 2021-03-05 2021-03-05 一种神经元电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110248465.9A CN112766480B (zh) 2021-03-05 2021-03-05 一种神经元电路

Publications (2)

Publication Number Publication Date
CN112766480A true CN112766480A (zh) 2021-05-07
CN112766480B CN112766480B (zh) 2023-10-27

Family

ID=75690836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110248465.9A Active CN112766480B (zh) 2021-03-05 2021-03-05 一种神经元电路

Country Status (1)

Country Link
CN (1) CN112766480B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2907564Y (zh) * 2006-05-01 2007-06-06 王强 神经定位仪
CN102906555A (zh) * 2010-02-13 2013-01-30 麦卡利斯特技术有限责任公司 用于检测目标样本属性的方法、设备和系统
US20150039547A1 (en) * 2013-08-05 2015-02-05 Samsung Electronics Co., Ltd. Neuromophic system and configuration method thereof
CN206497488U (zh) * 2017-02-17 2017-09-15 周子玥 一种用于人工智能的神经元模拟电路
CN107194463A (zh) * 2017-04-20 2017-09-22 北京大学 神经元电路和神经形态电路
CN107742153A (zh) * 2017-10-20 2018-02-27 华中科技大学 一种基于忆阻器的具有稳态可塑性的神经元电路
CN107908878A (zh) * 2017-11-17 2018-04-13 华中科技大学 一种模拟相变存储计算单元的电路模型
CN109255430A (zh) * 2018-07-12 2019-01-22 电子科技大学 一种神经元编码电路
CN109800851A (zh) * 2018-12-29 2019-05-24 中国人民解放军陆军工程大学 神经突触电路和脉冲神经网络电路
CN110275694A (zh) * 2018-03-15 2019-09-24 旺宏电子股份有限公司 用于产生积项和的装置及其操作方法
US20200019835A1 (en) * 2018-07-12 2020-01-16 Seoul National University R&Db Foundation Neuron Circuit
CN210090954U (zh) * 2019-06-03 2020-02-18 上海眼控科技股份有限公司 一种神经元模拟电路
CN110991628A (zh) * 2019-11-02 2020-04-10 复旦大学 一种基于电荷泵的神经元电路

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2907564Y (zh) * 2006-05-01 2007-06-06 王强 神经定位仪
CN102906555A (zh) * 2010-02-13 2013-01-30 麦卡利斯特技术有限责任公司 用于检测目标样本属性的方法、设备和系统
US20150039547A1 (en) * 2013-08-05 2015-02-05 Samsung Electronics Co., Ltd. Neuromophic system and configuration method thereof
CN206497488U (zh) * 2017-02-17 2017-09-15 周子玥 一种用于人工智能的神经元模拟电路
CN107194463A (zh) * 2017-04-20 2017-09-22 北京大学 神经元电路和神经形态电路
CN107742153A (zh) * 2017-10-20 2018-02-27 华中科技大学 一种基于忆阻器的具有稳态可塑性的神经元电路
CN107908878A (zh) * 2017-11-17 2018-04-13 华中科技大学 一种模拟相变存储计算单元的电路模型
CN110275694A (zh) * 2018-03-15 2019-09-24 旺宏电子股份有限公司 用于产生积项和的装置及其操作方法
CN109255430A (zh) * 2018-07-12 2019-01-22 电子科技大学 一种神经元编码电路
US20200019835A1 (en) * 2018-07-12 2020-01-16 Seoul National University R&Db Foundation Neuron Circuit
CN109800851A (zh) * 2018-12-29 2019-05-24 中国人民解放军陆军工程大学 神经突触电路和脉冲神经网络电路
CN210090954U (zh) * 2019-06-03 2020-02-18 上海眼控科技股份有限公司 一种神经元模拟电路
CN110991628A (zh) * 2019-11-02 2020-04-10 复旦大学 一种基于电荷泵的神经元电路

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
A. SENGUPTA 等: "Neuromorphic computing enabled by physics of electron spins: Prospects and perspectives", APPLIED PHYSICS EXPRESS *
B. YAN 等: "A Neuromorphic Design Using Chaotic Mott Memristor with Relaxation Oscillation", THE 55TH ANNUAL DESIGN AUTOMATION CONFERENCE *
JACKIE L. NORRIE 等: "Nucleome Dynamics during Retinal Development", NEURON *
太惠玲 等: "基于气体传感器阵列的混合气体定量分析", 仪器仪表学报 *
栾英宏: "毫米波主被动复合近程探测目标识别方法研究", 中国博士学位论文全文数据库 (基础科学辑) *

Also Published As

Publication number Publication date
CN112766480B (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
JP5659361B1 (ja) ニューラルネットワーク回路、およびその学習方法
Chen et al. All-ferroelectric implementation of reservoir computing
Pershin et al. Experimental demonstration of associative memory with memristive neural networks
Guo et al. Modeling and experimental demonstration of a Hopfield network analog-to-digital converter with hybrid CMOS/memristor circuits
Prezioso et al. Modeling and implementation of firing-rate neuromorphic-network classifiers with bilayer Pt/Al2O3/TiO2− x/Pt memristors
CN110289317B (zh) 铁电石墨烯晶体管及基于它的互补型突触器件和调控方法
CN109447250B (zh) 一种基于忆阻器中电池效应的人工神经元
US8930291B1 (en) Cortical neuromorphic network, system and method
Parihar et al. Stochastic IMT (insulator-metal-transition) neurons: an interplay of thermal and threshold noise at bifurcation
Lee et al. Simple artificial neuron using an ovonic threshold switch featuring spike-frequency adaptation and chaotic activity
JPH02226492A (ja) ニユーラル・ネツトワーク
JP2760543B2 (ja) 多重帰還回路
Pershin et al. Experimental demonstration of associative memory with memristive neural networks
Jin et al. Biphasic action potential and chaos in a symmetrical Chua Corsage Memristor-based circuit
Xue et al. Hybrid neuromorphic hardware with sparing 2D synapse and CMOS neuron for character recognition
CN112766480B (zh) 一种神经元电路
Wang et al. An Infrared Near‐Sensor Reservoir Computing System Based on Large‐Dynamic‐Space Memristor with Tens of Thousands of States for Dynamic Gesture Perception
Cheng et al. Pavlovian conditioning achieved via one-transistor/one-resistor memristive synapse
Corinto et al. Synchronization in networks of FitzHugh-Nagumo neurons with memristor synapses
US5220202A (en) Memory device and memory apparatus using the same suitable for neural network
Wang et al. Pipelined Memristive Analog-to-Digital Converter With Self-Adaptive Weight Tuning
KR102215067B1 (ko) Stdp 학습 하드웨어
Mou et al. A magnetic-field-driven neuristor for spiking neural networks
Zhao et al. LiNbO3 dynamic memristors for reservoir computing
Karimov et al. Bursting memristor neuron response to capacitance variation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant