CN104681532B - 半导体封装件及其制法 - Google Patents

半导体封装件及其制法 Download PDF

Info

Publication number
CN104681532B
CN104681532B CN201310682691.3A CN201310682691A CN104681532B CN 104681532 B CN104681532 B CN 104681532B CN 201310682691 A CN201310682691 A CN 201310682691A CN 104681532 B CN104681532 B CN 104681532B
Authority
CN
China
Prior art keywords
dielectric layer
layer
semiconductor package
line
electronic building
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310682691.3A
Other languages
English (en)
Other versions
CN104681532A (zh
Inventor
沈子杰
邱士超
陈嘉成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN104681532A publication Critical patent/CN104681532A/zh
Application granted granted Critical
Publication of CN104681532B publication Critical patent/CN104681532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种半导体封装件及其制法，该半导体封装件包括：第一介电层、第一线路层、第二介电层、至少一黏着件、电子组件、第二线路层以及多个导电盲孔，其中，该第一介电层具有相对的第一表面与第二表面及贯穿该第一表面与第二表面的介电层开口，且该第一线路层嵌埋于该第一介电层中且外露于该第一表面，于该第一介电层的第二表面上形成有该第二介电层，其填入该介电层开口中，该介电层开口中的该第二介电层中形成有该黏着件，该电子组件设置于该介电层开口中的该黏着件上，且该第二介电层远离该第一表面的表面上形成有该第二线路层，又于该第二介电层中形成有电性连接该第二线路层与电子组件的该多个导电盲孔。

Description

半导体封装件及其制法
技术领域
本发明涉及一种半导体封装件及其制法，尤指一种具有嵌埋式线路的半导体封装件及其制法。
背景技术
由于科技日益进步，通讯、网络、及计算机等各式可携式电子产品及其周边产品的轻薄短小的趋势日益重要，且该等电子产品更朝多功能及高性能的方向发展，于半导体制程上则不断朝向积体化更高的制程演进，且高密度与低成本的封装结构也为业者追求的目标。
一般的具有嵌埋式线路的半导体封装件通过于预浸材（prepreg）的表面上以激光烧灼形成凹槽，然后，于该凹槽中进行电镀形成线路层。
不过，前述制程中的凹槽只能藉由激光方式逐一形成，故此制程的成本较高，而且，现有的半导体封装件是将电子组件设置于基板表面上，而占据许多线路布局空间，使线路的布线较不具有弹性。
因此，如何克服现有技术的种种问题，实为一重要课题。
发明内容
为解决上述现有技术的种种问题，本发明的目的为揭露一种半导体封装件及其制法，可缩小整体半导体封装件结构的体积，且可更有弹性地布设线路位置。
本发明的半导体封装件的制法包括：于一承载板上形成第一线路层；于该承载板上形成第一介电层，以包覆该第一线路层，令该第一介电层具有面向该承载板的第一表面与其相对的第二表面；形成贯穿该第一表面与第二表面的介电层开口，以外露部分该承载板；于该介电层开口中形成至少一黏着件；于该黏着件上设置电子组件；于该第一介电层及电子组件上形成第二介电层，以包覆该电子组件与黏着件；于该第二介电层中形成多个电性连接该电子组件的导电盲孔，并于该第二介电层上形成电性连接该导电盲孔的第二线路层；以及移除该承载板。
前述的半导体封装件的制法中，该黏着件形成于该第一线路层上或该承载板上。
前述的半导体封装件的制法中，还包括于该第一线路层与第一介电层上形成具有多个第一绝缘保护层开孔的第一绝缘保护层，各该第一绝缘保护层开孔外露部分该第一线路层。
前述的半导体封装件的制法中，还包括于该第二线路层与第二介电层上形成具有多个第一绝缘保护层开孔的第二绝缘保护层，各该第二绝缘保护层开孔外露部分该第二线路层。
前述的半导体封装件的制法中，还包括形成贯穿该第一介电层与第二介电层且电性连接该第一线路层与第二线路层的导电通孔。
本发明又提供一种半导体封装件，包括：第一介电层，其具有相对的第一表面与第二表面及贯穿该第一表面与第二表面的介电层开口；第一线路层，其嵌埋于该第一介电层中且外露于该第一表面；第二介电层，其形成于该第一介电层的第二表面上，并填入该介电层开口中；至少一黏着件，其形成于该介电层开口中的第二介电层中，且邻近该第一表面；电子组件，其设置于该介电层开口中的黏着件上；多个导电盲孔，其形成于该第二介电层中，且电性连接该电子组件；以及第二线路层，其形成于该第二介电层远离该第一表面的表面上，且电性连接该导电盲孔。
前述的半导体封装件中，该黏着件外露于该第一表面。
前述的半导体封装件中，该第一线路层还嵌埋并外露于该第二介电层邻近该第一表面的表面，且该黏着件形成于该第一线路层上。
前述的半导体封装件中，还包括第一绝缘保护层，其形成于该第一线路层与第一介电层上，且具有多个外露部分该第一线路层的第一绝缘保护层开孔。
前述的半导体封装件中，还包括第二绝缘保护层，其形成于该第二线路层与第二介电层上，且具有多个外露部分该第二线路层的第二绝缘保护层开孔。
前述的半导体封装件中，还包括导电通孔，其贯穿该第一介电层与第二介电层，且电性连接该第一线路层与第二线路层。
前述的半导体封装件及其制法，该电子组件为被动组件。
前述的半导体封装件及其制法，该黏着件的材质为导电胶。
前述的半导体封装件及其制法，该导电胶为异方性导电胶。
前述的半导体封装件及其制法，该黏着件的材质为不导电胶。
依上所述，本发明先于该承载板上形成第一介电层，且该第一介电层包覆于该承载板上的第一线路层，再形成介电层开口，并于该介电层开口中形成黏着件，将电子组件设置于该黏着件上，再形成第二介电层于该承载板及该第一介电层上，且该第二介电层填满该介电层开口，并包覆该黏着件与该电子组件，最后移除该承载板。
反之，现有技术于基板上先以激光方式逐一烧制线路层凹槽，接着，于该线路层凹槽中进行电镀制程以形成线路层，故对于整体结构的制程的成本较高，且现有技术会将电子组件设置于基板上，占据许多线路布局空间。
因此，本发明可缩小整体半导体封装件结构的体积，且可更有弹性地布设线路位置。
附图说明
图1A至图1I为本发明的半导体封装件及其制法的第一实施例的剖面示意图。
图2A至图2I为本发明的半导体封装件及其制法的第二实施例的剖面示意图。
主要组件符号说明
10、20 承载板
101、201 第一线路层
11、21 第一介电层
111、211 第一表面
112、212 第二表面
113、213 介电层开口
12、22 黏着件
13、23 电子组件
14、24 第二介电层
141、241 第二线路层
15、25 导电盲孔
16、26 导电通孔
17、27 第一绝缘保护层
17a、27a 第一绝缘保护层开孔
18、28 第二绝缘保护层
18a、28a 第二绝缘保护层开孔。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」及「一」等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
第一实施例
以下将配合图1A至图1I以详细说明本发明的半导体封装件及其制法的第一实施例的剖面示意图。
如图1A所示，提供一承载板10。
如图1B所示，其接续自图1A的制程，于该承载板10上形成第一线路层101。
如图1C所示，其接续自图1B的制程，于该承载板10上形成第一介电层11，以包覆该第一线路层101，且令该第一介电层11具有面向该承载板10的第一表面111与其相对的第二表面112，而该第一介电层11的材质例如为预浸材（prepreg）。
如图1D所示，其接续自图1C的制程，形成贯穿该第一表面111与第二表面112的介电层开口113，以外露部分该承载板10与第一线路层101。
如图1E所示，其接续自图1D的制程，于该介电层开口113中的该第一线路层101上形成至少一黏着件12，此外，该黏着件12的材质为导电胶，例如异方性导电胶。
如图1F所示，其接续自图1E的制程，于该黏着件12上设置电子组件13，该电子组件13可为主动组件或被动组件，该被动组件例如为积层陶瓷电容器(Multi-layer CeramicCapacitor，MLCC)。
如图1G所示，其接续自图1F的制程，于该第一介电层11及电子组件13上形成第二介电层14，该第二介电层14的材质例如为预浸材(prepreg)，以包覆该电子组件13与该黏着件12，接着，于该第二介电层14中形成多个电性连接该电子组件13的导电盲孔15，又形成贯穿该第一介电层11与该第二介电层14且电性连接该第一线路层101的导电通孔16，并于该第二介电层14上形成第二线路层141，且该第二线路层141电性连接该导电盲孔15，而第二线路层141也与该导电通孔16电性连接。
如图1H所示，其接续自图1G的制程，移除该承载板10。
如图1I所示，其接续自图1H的制程，于该第一线路层101与第一介电层11上形成具有多个第一绝缘保护层开孔17a的第一绝缘保护层17，各该第一绝缘保护层开孔17a外露部分该第一线路层101，另外，于该第二线路层141与第二介电层14上形成具有多个第二绝缘保护层开孔18a的第二绝缘保护层18，各该第二绝缘保护层开孔18a外露部分该第二线路层141。
第二实施例
以下将配合图2A至图2I以详细说明本发明的半导体封装件及其制法的第二实施例的剖面示意图。
如图2A所示，提供一承载板20。
还请参阅图2B，其接续自图2A的制程，于该承载板20上形成第一线路层201。
还请参阅图2C，其接续自图2B的制程，形成第一介电层21于该承载板20上，以包覆该第一线路层201，且令该第一介电层21具有面向该承载板20的第一表面211与其相对的第二表面212。
还请参阅图2D，其接续自图2C的制程，形成贯穿该第一表面211与第二表面212的介电层开口213，以外露部分该承载板20。
还请参阅图2E，其接续自图2D的制程，于该介电层开口213中的该承载板20上形成黏着件22，此外，各该黏着件22的材质为不导电胶。
还请参阅图2F，其接续自图2E的制程，于该黏着件22上设置电子组件23，而该电子组件23可为主动组件或被动组件，该被动组件例如为积层陶瓷电容器(Multi-layerCeramic Capacitor，MLCC)。
还请参阅图2G，其接续自图2F的制程，于该第一介电层21及电子组件23上形成第二介电层24，该第二介电层24的材质例如为预浸材(prepreg)，以包覆该电子组件23与黏着件22，接着，于该第二介电层24中形成多个电性连接该电子组件23的导电盲孔25，又形成贯穿该第一介电层21与该第二介电层24且电性连接该第一线路层201的导电通孔26，并于该第二介电层24上形成第二线路层241，且该第二介电层24电性连接该导电盲孔25，而第二线路层241亦与该导电通孔26电性连接。
还请参阅图2H，其接续自图2G的制程，移除该承载板20。
还请参阅图2I，其接续自图2H的制程，于该第一线路层201与第一介电层21上形成具有多个第一绝缘保护层开孔27a的第一绝缘保护层27，各该第一绝缘保护层开孔27a外露部分该第一线路层201，另外，于该第二线路层241与第二介电层24上还形成具有多个第二绝缘保护层开孔28a的第二绝缘保护层28，各该第二绝缘保护层开孔28a外露部分该第二线路层241。
本发明还提供一种半导体封装件，其包括第一介电层11,21、第一线路层101,201、第二介电层14,24、至少一黏着件12,22、电子组件13,23、第二线路层141,241以及多个导电盲孔15,25，而该第一介电层11,21具有相对的第一表面111,211与第二表面112,212及贯穿该第一表面111,211与第二表面112,212的介电层开口113,213，该第一线路层101,201嵌埋于该第一介电层11,21中且外露于该第一表面111,211，于该第一介电层11,21的第二表面112,212上形成有该第二介电层14,24，并且该第二介电层14,24填入该介电层开口113,213中，于该介电层开口113,213中的第二介电层14,24中形成有邻近该第一表面111,211的各该黏着件12,22。
将该电子组件13,23设置于该介电层开口113,213中的黏着件12,22上，该些导电盲孔15,25形成于该第二介电层14,24中，且电性连接该电子组件13,23，而第二线路层141,241形成于该第二介电层14,24远离该第一表面111,211的表面上，且电性连接该导电盲孔15,25。此外，本发明还包括有导电通孔16,26，其贯穿该第一介电层11,21与该第二介电层14,24，且电性连接该第一线路层101,201与该第二线路层141,241。
进一步根据前述的半导体封装件，该黏着件22外露于该第一表面211，如图2H所示，或者，该第一线路101层还嵌埋并外露于该第二介电层14邻近该第一表面111的表面，且该黏着件12形成于该第一线路层101上，如图1H所示。
另外，根据前述的半导体封装件，于该第一线路层101,201与该第一介电层11,21上还形成有第一绝缘保护层17,27，且该第一绝缘保护层17,27具有多个外露部分该第一线路层101,201的第一绝缘保护层开孔17a,27a，另外，于该第二线路层141,241与该第二介电层14,24上还形成有第二绝缘保护层18,28，且该第二绝缘保护层18,28具有多个外露部分该第二线路层141,241的第二绝缘保护层开孔18a,28a。
根据前述的半导体封装件，该电子组件13,23为被动组件，该被动组件例如为积层陶瓷电容器(MLCC)，而该黏着件12的材质为导电胶，该导电胶为异方性导电胶，如图1H所示，或者，该黏着件22的材质为不导电胶，如图2H所示。
综上所述，本发明的半导体封装件及其制法先于该承载板上形成第一线路层与第一介电层，且藉由该第一介电层包覆该第一线路层，之后形成介电层开口，并于该介电层开口中形成黏着件，于该黏着件上设置电子组件，再形成第二介电层于该承载板及该第一介电层上，且该第二介电层填满该介电层开口，该第二介电层亦包覆该黏着件与该电子组件，最后移除该承载板，以构成嵌埋形式的该第一线路层。因此，本发明无须使用激光钻孔技术即可嵌埋线路，故能有效降低成本，且本发明通过将电子组件埋设于介电层中，以有效缩小整体体积，且更有较大空间弹性地布设线路位置。
上述该些实施例仅例示性说明本发明的功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述该些实施例进行修饰与改变。此外，在上述该些实施例中的组件的数量仅为例示性说明，亦非用于限制本发明。因此本发明的权利保护范围，应如权利要求书所列。

Claims (17)

1.一种半导体封装件的制法，包括：
于一承载板上形成第一线路层；
于该承载板上形成第一介电层，以包覆该第一线路层，令该第一介电层具有相对的第一表面与第二表面，且该第一表面面向该承载板；
形成贯穿该第一表面与第二表面的介电层开口，以外露部分该承载板；
于该介电层开口中形成至少一黏着件；
于该黏着件上设置电子组件；
于该第一介电层及电子组件上形成第二介电层，以包覆该电子组件与黏着件；
于该第二介电层中形成多个电性连接该电子组件的导电盲孔，并于该第二介电层上形成电性连接该导电盲孔的第二线路层；以及
移除该承载板，以使该黏着件外露于该第一表面。
2.一种半导体封装件的制法，包括：
于一承载板上形成第一线路层；
于该承载板上形成第一介电层，以包覆该第一线路层，令该第一介电层具有相对的第一表面与第二表面，且该第一表面面向该承载板；
形成贯穿该第一表面与第二表面的介电层开口，以外露部分该承载板与部分该第一线路层；
于该介电层开口中形成至少一黏着件，且该黏着件形成于该第一线路层上；
于该黏着件上设置电子组件；
于该第一介电层及电子组件上形成第二介电层，以包覆该电子组件与黏着件；
于该第二介电层中形成多个电性连接该电子组件的导电盲孔，并于该第二介电层上形成电性连接该导电盲孔的第二线路层；以及
移除该承载板，以使该第一线路层还嵌埋并外露于该第二介电层邻近该第一表面的表面。
3.根据权利要求1或2所述的半导体封装件的制法，其特征在于，该制法还包括于移除该承载板后，于该第一线路层与第一介电层上形成具有多个第一绝缘保护层开孔的第一绝缘保护层，各该第一绝缘保护层开孔外露部分该第一线路层。
4.根据权利要求1或2所述的半导体封装件的制法，其特征在于，该制法还包括于该第二线路层与第二介电层上形成具有多个第二绝缘保护层开孔的第二绝缘保护层，各该第二绝缘保护层开孔外露部分该第二线路层。
5.根据权利要求1或2所述的半导体封装件的制法，其特征在于，该电子组件为被动组件。
6.根据权利要求1或2所述的半导体封装件的制法，其特征在于，该黏着件的材质为导电胶。
7.根据权利要求6所述的半导体封装件的制法，其特征在于，该导电胶为异方性导电胶。
8.根据权利要求1或2所述的半导体封装件的制法，其特征在于，该黏着件的材质为不导电胶。
9.根据权利要求1或2所述的半导体封装件的制法，其特征在于，该制法还包括形成贯穿该第一介电层与第二介电层且电性连接该第一线路层与第二线路层的导电通孔。
10.一种半导体封装件，包括：
第一介电层，其具有相对的第一表面与第二表面及贯穿该第一表面与第二表面的介电层开口；
第二介电层，其形成于该第一介电层的第二表面上，并填入该介电层开口中；
第一线路层，部分该第一线路层嵌埋于该第一介电层中且外露于该第一表面，部分该第一线路层嵌埋于填入该介电层开口中的该第二介电层中并外露于该第二介电层邻近该第一表面的表面；
至少一黏着件，其形成于邻近该第一表面的该介电层开口中的第二介电层中，且该黏着件形成于该第一线路层上；
电子组件，其设置于该介电层开口中的黏着件上；
多个导电盲孔，其形成于该第二介电层中，且电性连接该电子组件；以及
第二线路层，其形成于该第二介电层远离该第一表面的表面上，且电性连接该导电盲孔。
11.根据权利要求10所述的半导体封装件，其特征在于，该封装件还包括第一绝缘保护层，其形成于该第一线路层与第一介电层上，且具有多个外露部分该第一线路层的第一绝缘保护层开孔。
12.根据权利要求10所述的半导体封装件，其特征在于，该封装件还包括第二绝缘保护层，其形成于该第二线路层与第二介电层上，且具有多个外露部分该第二线路层的第二绝缘保护层开孔。
13.根据权利要求10所述的半导体封装件，其特征在于，该电子组件为被动组件。
14.根据权利要求10所述的半导体封装件，其特征在于，该黏着件的材质为导电胶。
15.根据权利要求14所述的半导体封装件，其特征在于，该导电胶为异方性导电胶。
16.根据权利要求10所述的半导体封装件，其特征在于，该黏着件的材质为不导电胶。
17.根据权利要求10所述的半导体封装件，其特征在于，该封装件还包括导电通孔，其贯穿该第一介电层与第二介电层，且电性连接该第一线路层与第二线路层。
CN201310682691.3A 2013-11-29 2013-12-12 半导体封装件及其制法 Active CN104681532B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102143688 2013-11-29
TW102143688A TWI503902B (zh) 2013-11-29 2013-11-29 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
CN104681532A CN104681532A (zh) 2015-06-03
CN104681532B true CN104681532B (zh) 2018-01-23

Family

ID=53265959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310682691.3A Active CN104681532B (zh) 2013-11-29 2013-12-12 半导体封装件及其制法

Country Status (3)

Country Link
US (1) US9082723B2 (zh)
CN (1) CN104681532B (zh)
TW (1) TWI503902B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI551207B (zh) * 2014-09-12 2016-09-21 矽品精密工業股份有限公司 基板結構及其製法
TWI614861B (zh) * 2015-01-30 2018-02-11 矽品精密工業股份有限公司 電子封裝結構及其製法
KR101762627B1 (ko) * 2015-11-17 2017-08-14 하나 마이크론(주) 반도체 패키지 및 그 제조 방법
CN110120353B (zh) * 2018-02-07 2023-07-18 讯忆科技股份有限公司 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101098588A (zh) * 2000-02-25 2008-01-02 揖斐电株式会社 多层印刷电路板
TW201220457A (en) * 2010-11-12 2012-05-16 Unimicron Technology Corp Package structure having embedded semiconductor component and fabrication method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0993039B1 (en) * 1997-06-26 2006-08-30 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
US6285075B1 (en) * 1998-11-02 2001-09-04 Asat, Limited Integrated circuit package with bonding planes on a ceramic ring using an adhesive assembly
WO2001063991A1 (fr) * 2000-02-25 2001-08-30 Ibiden Co., Ltd. Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche
TWI407542B (zh) * 2008-06-19 2013-09-01 Unimicron Technology Corp 嵌埋半導體元件之電路板及其製法
US7842541B1 (en) * 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
TWI439193B (zh) * 2011-10-20 2014-05-21 Unimicron Technology Corp 嵌埋有被動元件之封裝結構及其製法
TWI476888B (zh) * 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101098588A (zh) * 2000-02-25 2008-01-02 揖斐电株式会社 多层印刷电路板
TW201220457A (en) * 2010-11-12 2012-05-16 Unimicron Technology Corp Package structure having embedded semiconductor component and fabrication method thereof

Also Published As

Publication number Publication date
CN104681532A (zh) 2015-06-03
US9082723B2 (en) 2015-07-14
TW201521123A (zh) 2015-06-01
US20150155250A1 (en) 2015-06-04
TWI503902B (zh) 2015-10-11

Similar Documents

Publication Publication Date Title
CN108987371A (zh) 元件内埋式封装载板及其制作方法
TWI466607B (zh) 具有內埋元件的電路板及其製作方法
US9277640B2 (en) Flexible printed circuit board and method for manufacturing same
CN104681532B (zh) 半导体封装件及其制法
CN101826395A (zh) 电子部件及其制造方法
US20120247811A1 (en) Composite circuit board with fracturable structure
KR102158068B1 (ko) 임베디드 인쇄회로기판
CN103298252A (zh) 印制电路板和用于制造该印刷电路板的方法
CN105845637A (zh) 双面覆晶薄膜封装结构及其制造方法
CN110809358B (zh) 散热pcb板及其制作方法
CN104768318B (zh) 软硬结合电路板及其制作方法
JP2007088461A5 (zh)
CN104051405A (zh) 嵌埋有电子组件的线路板结构及其制法
TWI628772B (zh) 具有嵌設元件的積體電路封裝系統及製造該積體電路封裝系統的方法
CN107454761A (zh) 高密度增层多层板的制造方法
CN105518858B (zh) 用于半导体封装的多层衬底
CN107211548A (zh) 层叠电路基板的形成方法以及由此形成的层叠电路基板
CN103906354B (zh) 电路板及其制造方法
CN101141849B (zh) 内埋电容元件结构及其制造方法
WO2021217326A1 (zh) 内埋电路板及其制造方法
CN102300406B (zh) 埋入式电路板及其制作方法
CN204859739U (zh) 多层柔性电路板
CN104378932B (zh) 多层pcb板的制作方法及多层pcb板
CN104185372B (zh) 一种双面电路板及其制作方法、多层电路板及其制作方法
CN106851977A (zh) 印刷电路板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant