CN104681530A - 半导体结构及其制造方法 - Google Patents
半导体结构及其制造方法 Download PDFInfo
- Publication number
- CN104681530A CN104681530A CN201310610357.7A CN201310610357A CN104681530A CN 104681530 A CN104681530 A CN 104681530A CN 201310610357 A CN201310610357 A CN 201310610357A CN 104681530 A CN104681530 A CN 104681530A
- Authority
- CN
- China
- Prior art keywords
- conductive pole
- pillar
- cladding
- face
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
一种半导体结构及其制造方法。半导体结构包括第一基板、第一导电柱、第二基板、第二导电柱、电性连接元件及第一包覆体。第一导电柱形成于该第一基板上。第二基板与第一基板相对配置。第二导电柱形成于第二基板上。电性连接元件连接第一导电柱的第一端面与第二导电柱的第二端面,第一端面与第二端面之间形成一间隔。第一包覆体形成于第一基板与第二基板之间并包覆第一导电柱、第二导电柱与电性连接元件。其中,第一导电柱、第二导电柱与电性连接元件构成单一导电柱。
Description
技术领域
本发明是有关于一种半导体结构及其制造方法,且特别是有关于一种具有导电柱的半导体结构及其制造方法。
背景技术
传统堆迭式半导体结构包括多个基板,其中数个基板之间以焊料对接。在基板对接后的回焊工艺中,焊料会因为熔化而呈流动性,进而流至邻近的电性接点而导致因为桥接(bridge)所发生的电性短路(short)。因此,如何改善桥接短路问题,是本技术领域业界努力重点之一。
发明内容
本发明是有关于一种半导体结构及其制造方法,可改善已知的桥接问题。
根据本发明,提出一种半导体结构。半导体结构包括一第一基板、一第一导电柱、一第二基板、一第二导电柱、一电性连接元件及一第一包覆体。第一导电柱形成于该第一基板上。第二基板与第一基板相对配置。第二导电柱形成于第二基板上。电性连接元件连接第一导电柱的一第一端面与第二导电柱的一第二端面,第一端面与第二端面之间形成一间隔。第一包覆体形成于第一基板与第二基板之间并包覆第一导电柱、第二导电柱与电性连接元件。其中,第一导电柱、第二导电柱与电性连接元件构成单一导电柱。
根据本发明,提出一种半导体结构的制造方法。制造方法包括以下步骤。提供一第一基板,第一基板上形成有一第一导电柱;提供一第二基板,第二基板上形成有一第二导电柱;形成一第一子包覆体包覆第一导电柱;形成一第二子包覆体包覆第二导电柱;形成数个第一间隔件;形成数个第二间隔件;对接第一基板与第二基板,其中第一间隔件与第二间隔件接触,且第一导电柱的一第一端面与第二导电柱的一第二端面之间形成一间隔;形成一电性连接元件通过间隔连接第一导电柱的第一端面与第二导电柱的第二端面;以及,加热对接后的第一基板与第二基板,使第一导电柱、第二导电柱与电性连接元件构成单一导电柱,且第一子包覆体与第二子包覆体形成一第一包覆体,其中第一包覆体包覆第一导电柱、第二导电柱与电性连接元件。
为让本发明的上述内容能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下:
附图说明
图1绘示依照本发明一实施例的半导体结构的剖视图。
图2绘示依照本发明另一实施例的半导体结构的剖视图。
图3绘示依照本发明另一实施例的半导体结构的剖视图。
图4绘示依照本发明另一实施例的半导体结构的剖视图。
图5A至5K绘示图1的半导体结构的制造过程图。
图6绘示图2的半导体结构的制造过程图。
主要元件符号说明:
10:第一载板
20:第二载板
30:连结机构
100、200:半导体结构
110:第一基板
111’:第一间隔材料
111:第一间隔件
111a:第一开孔
111e、121e、122e、141e、142e:端面
120:第一导电柱
121:第一大柱
121s、122s、141s、142s、150s:外侧面
122:第一小柱
130:第二基板
131:第二间隔件
131a:第二开孔
140:第二导电柱
141:第二大柱
142:第二小柱
150:电性连接元件
151:第一部分
152:第二部分
153:颈缩部
160:第一包覆体
161:第一子包覆体
161u、260u:上表面
162:第二子包覆体
162b、260b:下表面
260:第二包覆体
260f1:第一界面
260f2:第二界面
T1、T2:高度
H1:间距
H2、H3:距离
S1:间隔
h1、h2:突出量
具体实施方式
请参照图1,其绘示依照本发明一实施例的半导体结构的剖视图。半导体结构100包括第一基板110、数个第一导电柱120、第二基板130、数个第二导电柱140、电性连接元件150及第一包覆体160。
第一导电柱120形成于第一基板110上。第一导电柱120包括第一大柱121及第一小柱122,其中第一小柱122的外径小于第一大柱121的外径且形成于第一大柱121的端面121e上。第一导电柱120例如由铜或其合金所形成。
第二导电柱140形成于第二基板130上。第二导电柱140包括第二大柱141及第二小柱142,其中第二小柱142的外径小于第二大柱141的外径且形成于第二大柱141的端面141e上。第一小柱122具有第一端面122e,而第二小柱142具有第二端面142e,其中第一端面122e与第二端面142e之间形成一间隔S1,其间填入电性连接元件150。
电性连接元件150例如是由无电电镀技术形成,其形成于间隔S1内,以连接第一小柱122与第二小柱142。此外,电性连接元件150包覆第一大柱121的端面121e、第一小柱122的第一端面122e、第一小柱122的外侧面122s、第二大柱141的端面141e、第二小柱142的第二端面142e与第二小柱142的外侧面142s,但未包覆第一大柱121的外侧面121s与第二大柱141的外侧面141s。
电性连接元件150是采用无电电镀工艺形成。在无电电镀工艺中,电性连接元件150的一第一部分151从第一大柱121的端面121e与第一小柱122的外表面(第一端面122e及外侧面122s)往外均匀地成长,同时,电性连接元件150的第二部分152从第二大柱141的端面141e与第二小柱142的外表面(第二端面142e及外侧面142s)往外均匀地成长,直到第一部分与第二部分在间隔S1内接触。如此,使得第一导电柱120与第二导电柱140通过电性连接元件150电性连接。
一实施例中,导电柱的尺寸满足下式(1)及(2)。
式(1)中,H1表示第一端面122e与第二端面142e的间距,H2表示第一小柱122的外侧面122s与第一大柱121的端面121e的相交处与第一大柱121的外侧面121s之间的距离。式(2)中,H3表示第二小柱142的外侧面142s与第二大柱141的端面141e的相交处与第二大柱141的外侧面141s之间的距离。距离H2可等于、大于或小于距离H3。
就间距H1小于距离H2的二倍而言,在无电电镀工艺中,当电性连接元件150的第一部分151与第二部分152在间隔S1内一接触,此时电性连接元件150的第一部分151尚未覆盖第一大柱121的整个端面121e;如此一来,电性连接元件150的第一部分151与第一大柱121的端面121e的接触面积较小(相较于覆盖第一大柱121的整个端面121e而言),使电性连接元件150与第一大柱121之间的电性品质较差。就间距H1小于距离H3的二倍而言,第二导电柱140与电性连接元件150的第二部分152亦会发生相似状况。
就间距H1大于距离H2的二倍而言,在无电电镀工艺中,当电性连接元件150的第一部分151一覆盖第一大柱121的整个端面121e时,电性连接元件150的第一部分151与第二部分152在间隔S1内尚未接触,因此必须继续进行无电电镀工艺;如此一来,需要浪费比较多的导电材料及电镀时间。就间距H1小于距离H3的二倍而言,第二导电柱140与电性连接元件150的第二部分152亦会发生相似状况。
由于本实施例上式(1)及(2)的设计,使在无电电镀工艺中,当电性连接元件150的第一部分151与第二部分152在间隔S1内一接触,则电性连接元件150的第一部分151与第二部分152分别覆盖第一大柱121的几乎整个端面121e与第二大柱141的几乎整个端面141e;如此一来,相较于间距H1小于、远小于、大于或远大于距离H3的二倍而言,可以在较少或最少的工艺时间下、以较少或最少的材料去电性连接第一导电柱120与第二导电柱140,且同时获得优良的电性品质。
另一实施例中,导电柱的尺寸不受上式(1)及(2)所限制,只要电性连接元件150连接第一导电柱120与第二导电柱140即可,间距H1亦可大于或小于距离H2的二倍,且亦可大于或小于距离H3的二倍。
电性连接元件150、第一导电柱120与第二导电柱140例如是由相同导电材料制成,如铜或其合金。在一加热工艺前,第一导电柱120、第二导电柱140与电性连接元件150之间具有明显界面;然于加热工艺后,第一导电柱120、第二导电柱140与电性连接元件150可熔合成单一导电柱,即,第一大柱121、第一小柱122、第二大柱141、第二小柱142与电性连接元件150之间的明显界面消失、淡化或变得不明显;或者,第一大柱121、第一小柱122、第二大柱141、第二小柱142与电性连接元件150之间仍保有明显界面。
第一包覆体160形成于第一基板110与第二基板130之间并包覆第一导电柱120、第二导电柱140与电性连接元件150。本实施例中,第一包覆体160包覆第一导电柱120的第一大柱121的外侧面121s、第二导电柱140的第二大柱141的外侧面141s与电性连接元件150的外侧面150s。
请参照图2,其绘示依照本发明另一实施例的半导体结构的剖视图。半导体结构200包括第一基板110、数个第一导电柱120、第二基板130、数个第二导电柱140、电性连接元件150、第一包覆体160及第二包覆体260。
第一包覆体160包括第一子包覆体161及第二子包覆体162。第一子包覆体161包覆第一导电柱120的第一大柱121的外侧面121s。第一子包覆体161具有上表面161u,第一导电柱120的第一大柱121的端面121e与第一子包覆体161的上表面161u大致上对齐,例如是齐平。
第二子包覆体162包覆第二导电柱140的第二大柱141的外侧面141s。第二子包覆体162具有下表面162b,第二导电柱140的第二大柱141的端面141e与第二子包覆体162的下表面162b大致上对齐,例如是齐平。
第二包覆体260形成于第一子包覆体161的上表面161u与第二子包覆体162的下表面162b之间并包覆电性连接元件150的外侧面150s。由于第二包覆体260在形成前,第一子包覆体161及第二子包覆体162已固化,故在第二包覆体260形成后,第二包覆体260的下表面260b与第一子包覆体161的上表面161u之间形成明显的第一界面260f1,且第二包覆体260的上表面260u与第二子包覆体162的下表面162b之间形成明显的第二界面260f2。
本实施例中,第一子包覆体161、第二子包覆体162与第二包覆体260是由相同或相似材料形成,例如是由非导电胶(non-conductive paste,NCP)形成;另一实施例中,第一子包覆体161、第二子包覆体162与第二包覆体260的任二者亦可由相异材料形成。
虽然上述实施例的第一小柱122及第二小柱142的剖面形成是以梯形为例说明,然本发明实施例不以此为限。
请参照图3,其绘示依照本发明另一实施例的半导体结构的剖视图。本实施例的半导体结构包括第一基板110、至少一第一导电柱120、第二基板130、至少一第二导电柱140、电性连接元件150及第一包覆体160。本实施例中,第一导电柱120的第一小柱122的剖面形状是矩形,且第二导电柱140的第二小柱142的剖面形状亦为矩形。
请参照图4,其绘示依照本发明另一实施例的半导体结构的剖视图。本实施例的半导体结构包括第一基板110、至少一第一导电柱120、第二基板130、至少一第二导电柱140、电性连接元件150及第一包覆体160。本实施例中,第一导电柱120的第一小柱122的剖面形状是圆形的一部分或椭圆形的一部分,且第二导电柱140的第二小柱142的剖面形状亦为是圆形的一部分或椭圆形的一部分。
本发明实施例不限定第一小柱122及第二小柱142的剖面形状,其外轮廓可由直线、曲线或其组合所组成。另一实施例中,第一导电柱120的第一小柱122的剖面形状与第二导电柱140的第二小柱142的剖面形状可相异。例如,第一导电柱120的第一小柱122的剖面形状是梯形,而第二导电柱140的第二小柱142的剖面形状是矩形。
请参照图5A至5K,其绘示图1的半导体结构的制造过程图。
如图5A所示,提供第一基板110于第一载板10上,第一基板110上形成有数个第一大柱121。虽然图未绘示,然第一载板10具有一黏贴层,第一基板110黏合于黏贴层上。
如图5B所示,可采用例如是微影工艺,形成数个第一间隔材料111’于第一基板110上。第一间隔材料111’例如是光阻材料。从俯视图来看,第一间隔材料111’的数量是四个,其位于第一基板110的边缘且二者之间的圆心角约为90度。另一实施例中,第一间隔材料111’的数量可以小于或大于四个,且/或二者之间的圆心角大于或小于90度。
如图5C所示,可采用例如是涂布技术,形成第一子包覆体161包覆第一导电柱120与第一间隔材料111’。涂布技术例如是印刷(printing)、旋涂(spinning)或喷涂(spraying)。本实施例中,第一子包覆体161的状态呈B阶段(B-stage)。具有B阶段特性的第一子包覆体161可被加热软化,在液体中亦可溶胀,但不能完全溶解和熔融。此外,其外观呈现半固态(例如呈果冻般胶态),具有一定程度的稳定性不会轻易沾黏到其他物体,但尚未达到完全固化的相态(即C阶段)。
如图5D所示,可采用例如是刮刀或磨削,移除第一子包覆体161的部分材料,以露出第一大柱121的端面121e与各第一间隔材料111’的端面111e。
如图5E所示,可采用例如是显影工艺,移除第一间隔材料111’,以形成数个第一开孔111a。
如图5F所示,可采用例如是电镀技术,形成数个第一间隔件111于此些第一开孔111a内。第一间隔件111突出超过第一子包覆体161的上表面161u,突出量h1介于1至3微米之间,或其它更小或更大的范围。第一间隔件111例如是由钒、铬、锰或其它合适材料形成,其可避免于后续无电电镀工艺中受到电镀液的腐蚀。
虽然未绘示,然第一间隔件111可设计成十字型(从俯视方向看去)或其它合适的对位外形,如此第一间隔件111亦可作为光罩定位之用。
如图5G所示,可采用例如是电镀技术,形成数个第一小柱122于第一大柱121的端面121e上,第一小柱122与第一大柱121组成第一导电柱120。第一小柱122具有第一端面122e。
如图5H所示,提供第二基板130,其中第二基板130黏合于第二载板20(结构相似于第一载板10)上,且形成有第二导电柱140及第二间隔件131。形成于第二基板130上的第二导电柱140、第二间隔件131、第二子包覆体162、第二开孔131a及第二间隔材料(未绘示)的形成方法分别相似于第一导电柱120、第一间隔件111、第一子包覆体161、第一开孔111a及第一间隔材料111’(图5B)的形成方法,容此不再赘述。
然后,以数个连结机构30穿过第一载板10与第二载板20,以固定第一基板110与第二基板130之间的相对位置,例如固定第一基板110与第二基板130之间的横向位移位置。如此一来,可精确地控制第一导电柱120与第二导电柱140之间的横向相对位移量,避免第一导电柱120与第二导电柱140之间的横向偏位量过大。
然后,对接第一基板110与第二基板130,使第一间隔件111与第二间隔件131接触,且第一导电柱120的第一端面122e与第二导电柱140的第二端面142e之间形成一间隔S1。经由控制第一间隔件111的突出量h1及第二间隔件131的突出量h2,可控制间隔S1的尺寸。第一间隔件111的突出量h1、第二间隔件131的突出量h2、第一小柱122的高度T1、第二小柱142的高度T2与间隔S1之间距H1的关系式如下式(3)。
(h1+h2)-(T1+T2)=H1................................................(3)
式(3)中,h1表示第一间隔件111突出超过第一子包覆体161的上表面161u的突出量、h2表示第二间隔件131突出超过第二子包覆体162的下表面162b的突出量、T1表示第一小柱122的高度,而T2表示第二小柱142的高度。经由突出量h1与h2的设计,可控制间隔S1的间距H1的值。突出量h2例如是介于1至3微米之间,且突出量h2与h1可相同或相异。
可采用无电电镀技术,形成电性连接元件150连接第一导电柱120与第二导电柱140。在无电电镀工艺中,电性连接元件150的第一部分151从第一大柱121的端面121e与第一小柱122的外表面(第一端面122e及外侧面122s)往外均匀地成长,同时,电性连接元件150的第二部分152从第二大柱141的端面141e与第二小柱142的外表面(第二端面142e及外侧面142s)往外均匀地成长。
如图5I所示,继续进行无电电镀工艺中,直到第一部分与第二部分在间隔S1内接触,如此,使得第一导电柱120与第二导电柱140通过电性连接元件150电性连接。当第一部分151与第二部分152在间隔S1内一接触,电性连接元件150位于间隔S1(第一端面122e与第二端面142e之间的空间)左右二侧的部分不及往外成长而形成一颈缩部153。
如图5J所示,加热对接后的第一基板110与第二基板130,使第一子包覆体161(图5I)与第二子包覆体162(图5I)形成第一包覆体160,其中第一包覆体160包覆第一导电柱120的第一大柱121的外侧面121s、第二导电柱140的第二大柱142的外侧面142s与电性连接元件150的外侧面150s。在加热前,由于第一子包覆体161与第二子包覆体162仍呈B阶段特性,故第一子包覆体161与第二子包覆体162在加热后软化而暂时转变至A阶段(A-stage),亦即呈现热固性树脂反应的早期阶段,该材料仍可以熔融和溶解于溶剂或流体中,其外观呈现液态。转变至A阶段的第一子包覆体161与第二子包覆体162具有优良可塑性,其可流动地重新分布而包覆第一导电柱120、第二导电柱140与电性连接元件150。之后持续加热让第一子包覆体161与第二子包覆体162完全熟化至C阶段(C-stage),亦即是热固性树脂反应的最终阶段,该材料不能熔融和溶解,其外观呈现固态。
由于加热工艺,可使第一导电柱120、第二导电柱140与电性连接元件150熔合成单一导电柱,即,第一导电柱120、第二导电柱140与电性连接元件150之间的明显界面消失、变得不明显或淡化。然第一导电柱120、第二导电柱140与电性连接元件150之间是否具有明显或不明显界面并非用以限制本发明实施例。
如图5K所示,可采用例如是刀具或激光,形成至少一切割道P1经过第二基板130、第一包覆体160与第一基板110,以形成至少一如图1所示的半导体结构100,其中第一间隔件111及第二间隔件131是被切除。
请参照图6,其绘示图2的半导体结构200的制造过程图。形成呈B阶段的第二包覆体260于第一子包覆体161与第二子包覆体162之间且包覆电性连接元件150的外侧面150s。由于第一子包覆体161及第二子包覆体162于第二包覆体260形成前就已通过加热工艺转变成C阶段(固化),因此在第二包覆体260形成后,第二包覆体260与第一子包覆体161之间形成明显的第一界面260f1,且第二包覆体260与第二子包覆体162之间形成明显的第二界面260f2。通过加热工艺可将第二包覆体260由B阶段转换成C阶段(固化)。第二包覆体260固化过程相似于第一包覆体160,容此不再赘述。
半导体结构200的其余制造步骤相似于图1的半导体结构200的对应步骤,容此不再赘述。
综上所述,虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。
Claims (10)
1.一种半导体结构,其特征在于,包括:
一第一基板;
一第一导电柱,形成于该第一基板上;
一第二基板,与该第一基板相对配置;
一第二导电柱,形成于该第二基板上;
一电性连接元件,连接该第一导电柱的一第一端面与该第二导电柱的一第二端面,该第一端面与该第二端面之间形成一间隔;以及
一第一包覆体,形成于该第一基板与该第二基板之间并包覆该第一导电柱、该第二导电柱与该电性连接元件;
其中,该第一导电柱、该第二导电柱与该电性连接元件构成单一导电柱。
2.如权利要求1所述的半导体结构,其特征在于,该第一导电柱包括一第一大柱及一第一小柱,该第一小柱形成于该第一大柱的一端面上,该第一小柱具有该第一端面。
3.如权利要求2所述的半导体结构,其特征在于,该第二导电柱包括一第二大柱及一第二小柱,该第二小柱形成于该第二大柱的一端面上,该第二小柱具有该第二端面。
4.如权利要求3所述的半导体结构,其特征在于,该电性连接元件包覆该第一大柱的该端面、该第一小柱的该第一端面、该第一小柱的外侧面、该第二大柱的该端面、该第二小柱的该第二端面与该第二小柱的外侧面。
5.如权利要求3所述的半导体结构,其特征在于,该电性连接元件包覆该第一大柱的该端面与该第二大柱的该端面,而未包覆该第一大柱的外侧面与该第二大柱的外侧面。
6.如权利要求1所述的半导体结构,其特征在于,该第一包覆体包覆该第一导电柱的外侧面、该第二导电柱的外侧面与该电性连接元件的外侧面。
7.如权利要求1所述的半导体结构,其特征在于,该第一包覆体包括:
一第一子包覆体,包覆该第一导电柱的外侧面;
一第二子包覆体,包覆该第二导电柱的外侧面;
该半导体结构更包括:
一第二包覆体,包覆该电性连接元件的外侧面,且该第二包覆体与该第一子包覆体之间以及与该第二子包覆体之间各形成一界面。
8.如权利要求1所述的半导体结构,其特征在于,该第一端面与该第二端面的间距等于该第一小柱的外侧面与该第一大柱的外侧面的距离的二倍。
9.如权利要求1所述的半导体结构,其特征在于,该电性连接元件、该第一导电柱与该第二导电柱是由相同材料形成。
10.一种半导体结构的制造方法,其特征在于,包括:
提供一第一基板,该第一基板上形成有一第一导电柱;
提供一第二基板,该第二基板上形成有一第二导电柱;
形成一第一子包覆体包覆该第一导电柱;
形成一第二子包覆体包覆该第二导电柱;
形成数个第一间隔件;
形成数个第二间隔件;
对接该第一基板与该第二基板,其中该些第一间隔件与该些第二间隔件接触,且该第一导电柱的一第一端面与该第二导电柱的一第二端面之间形成一间隔;
形成一电性连接元件通过该间隔连接该第一导电柱的该第一端面与该第二导电柱的该第二端面;以及
加热对接后的该第一基板与该第二基板,使该第一导电柱、该第二导电柱与该电性连接元件构成单一导电柱,且该第一子包覆体与该第二子包覆体形成一第一包覆体,其中该第一包覆体包覆该第一导电柱、该第二导电柱与该电性连接元件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310610357.7A CN104681530B (zh) | 2013-11-26 | 2013-11-26 | 半导体结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310610357.7A CN104681530B (zh) | 2013-11-26 | 2013-11-26 | 半导体结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104681530A true CN104681530A (zh) | 2015-06-03 |
CN104681530B CN104681530B (zh) | 2017-09-26 |
Family
ID=53316391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310610357.7A Active CN104681530B (zh) | 2013-11-26 | 2013-11-26 | 半导体结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104681530B (zh) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1750257A (zh) * | 2004-09-14 | 2006-03-22 | 台湾积体电路制造股份有限公司 | 焊锡接垫上销子封装的组件、封装、基板结构及封装方法 |
US20070119618A1 (en) * | 2005-11-25 | 2007-05-31 | Yuji Nishitani | Wiring board, electronic component mounting structure, and electronic component mounting method |
CN101044619A (zh) * | 2004-10-20 | 2007-09-26 | 皇家飞利浦电子股份有限公司 | 具有电接触的衬底及其制造方法 |
CN101315922A (zh) * | 2007-05-30 | 2008-12-03 | 力成科技股份有限公司 | 避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置 |
CN101615603A (zh) * | 2008-06-27 | 2009-12-30 | 松下电器产业株式会社 | 安装结构体及安装方法 |
CN101874296A (zh) * | 2007-09-28 | 2010-10-27 | 泰塞拉公司 | 利用成对凸柱进行倒装芯片互连 |
TW201042750A (en) * | 2009-05-25 | 2010-12-01 | Phoenix Prec Technology Corp | Stack package substrate |
CN102163578A (zh) * | 2010-02-09 | 2011-08-24 | 索尼公司 | 半导体装置及其制造方法、叠层芯片安装结构及其形成方法 |
CN102280423A (zh) * | 2010-06-11 | 2011-12-14 | 台湾积体电路制造股份有限公司 | 集成电路装置及其制造方法 |
CN102347319A (zh) * | 2010-07-26 | 2012-02-08 | 台湾积体电路制造股份有限公司 | 降低凸块桥接的堆叠封装结构 |
CN102637678A (zh) * | 2011-02-15 | 2012-08-15 | 欣兴电子股份有限公司 | 封装堆栈装置及其制法 |
CN202394889U (zh) * | 2011-12-02 | 2012-08-22 | 日月光半导体(上海)股份有限公司 | 半导体封装构造 |
US8441123B1 (en) * | 2009-08-13 | 2013-05-14 | Amkor Technology, Inc. | Semiconductor device with metal dam and fabricating method |
CN103137587A (zh) * | 2011-11-30 | 2013-06-05 | 台湾积体电路制造股份有限公司 | 用于底部填充控制的平坦化凸块 |
-
2013
- 2013-11-26 CN CN201310610357.7A patent/CN104681530B/zh active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1750257A (zh) * | 2004-09-14 | 2006-03-22 | 台湾积体电路制造股份有限公司 | 焊锡接垫上销子封装的组件、封装、基板结构及封装方法 |
CN101044619A (zh) * | 2004-10-20 | 2007-09-26 | 皇家飞利浦电子股份有限公司 | 具有电接触的衬底及其制造方法 |
US20070119618A1 (en) * | 2005-11-25 | 2007-05-31 | Yuji Nishitani | Wiring board, electronic component mounting structure, and electronic component mounting method |
CN101315922A (zh) * | 2007-05-30 | 2008-12-03 | 力成科技股份有限公司 | 避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置 |
CN101874296A (zh) * | 2007-09-28 | 2010-10-27 | 泰塞拉公司 | 利用成对凸柱进行倒装芯片互连 |
CN101615603A (zh) * | 2008-06-27 | 2009-12-30 | 松下电器产业株式会社 | 安装结构体及安装方法 |
TW201042750A (en) * | 2009-05-25 | 2010-12-01 | Phoenix Prec Technology Corp | Stack package substrate |
US8441123B1 (en) * | 2009-08-13 | 2013-05-14 | Amkor Technology, Inc. | Semiconductor device with metal dam and fabricating method |
CN102163578A (zh) * | 2010-02-09 | 2011-08-24 | 索尼公司 | 半导体装置及其制造方法、叠层芯片安装结构及其形成方法 |
CN102280423A (zh) * | 2010-06-11 | 2011-12-14 | 台湾积体电路制造股份有限公司 | 集成电路装置及其制造方法 |
CN102347319A (zh) * | 2010-07-26 | 2012-02-08 | 台湾积体电路制造股份有限公司 | 降低凸块桥接的堆叠封装结构 |
CN102637678A (zh) * | 2011-02-15 | 2012-08-15 | 欣兴电子股份有限公司 | 封装堆栈装置及其制法 |
CN103137587A (zh) * | 2011-11-30 | 2013-06-05 | 台湾积体电路制造股份有限公司 | 用于底部填充控制的平坦化凸块 |
CN202394889U (zh) * | 2011-12-02 | 2012-08-22 | 日月光半导体(上海)股份有限公司 | 半导体封装构造 |
Also Published As
Publication number | Publication date |
---|---|
CN104681530B (zh) | 2017-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106711125B (zh) | 半导体封装及其制造方法 | |
KR101575172B1 (ko) | 칩과 기판 사이에서의 신규한 종결 및 결합 | |
CN100437951C (zh) | 半导体装置的制造方法以及半导体装置 | |
US10475570B2 (en) | Electronic component | |
EP2115781B1 (en) | Metal trace fabrication for optical element | |
CN101183668A (zh) | 电解电镀形成突起电极的半导体装置及其制造方法 | |
CN105261459A (zh) | 电子元件及其制造方法 | |
CN103298257B (zh) | 一种元器件开槽结构及pcb | |
KR20160029293A (ko) | 파워 인덕터용 코일 유닛, 파워 인덕터용 코일 유닛의 제조 방법, 파워 인덕터 및 파워 인덕터의 제조 방법 | |
CN104105350A (zh) | 选择性电镍金的方法及pcb板、装置 | |
CN102386105B (zh) | 四边扁平无接脚封装方法及其制成的结构 | |
EP2915191B1 (en) | Method of fabricating a conductive interconnect with an inorganic collar | |
CN102769006A (zh) | 半导体结构及其制法 | |
CN103123917A (zh) | 导电结构及其形成方法 | |
CN104681530A (zh) | 半导体结构及其制造方法 | |
CN104094401A (zh) | 用于半导体装置的尾线连接器 | |
CN105679488A (zh) | 一种磁感应器件 | |
CN105448883A (zh) | 芯片封装基板及、芯片封装结构及二者之制作方法 | |
CN103258747A (zh) | 一种在金导体薄膜电路上进行铝丝键合的方法 | |
CN104066267A (zh) | 铜基材的化学镀层结构及其工艺 | |
JP2008227410A (ja) | 半導体装置およびその製造方法 | |
CN107535045A (zh) | 弯曲型刚性基板及利用其的三维天线制造方法 | |
CN105023854A (zh) | 细节距铜柱微凸点制备工艺 | |
CN111384015A (zh) | 感光组件及其制作方法、摄像模组和移动终端 | |
CN105694657A (zh) | 电镀保护胶和对工件进行电镀的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |