CN104681518B - 集成ic封装 - Google Patents

集成ic封装 Download PDF

Info

Publication number
CN104681518B
CN104681518B CN201410468125.7A CN201410468125A CN104681518B CN 104681518 B CN104681518 B CN 104681518B CN 201410468125 A CN201410468125 A CN 201410468125A CN 104681518 B CN104681518 B CN 104681518B
Authority
CN
China
Prior art keywords
pad
core
group
encapsulation
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410468125.7A
Other languages
English (en)
Other versions
CN104681518A (zh
Inventor
P·奥斯米茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104681518A publication Critical patent/CN104681518A/zh
Application granted granted Critical
Publication of CN104681518B publication Critical patent/CN104681518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

集成电路(IC)封装包括具有第一组焊盘的封装核，第一组焊盘具有与产品系列中的芯片核兼容的引脚输出。第二组焊盘在与第一组焊盘大致相同的平面内并在封装核的外侧。第二组焊盘被配置成容纳芯片核外侧的电路。封装核的几何中心与IC封装的几何中心不同。

Description

集成IC封装
技术领域
本发明的实施例涉及集成电路领域，特别涉及集成电路的封装。
背景技术
在电子器件制造中，集成电路(“IC”)封装是半导体装置制作中的步骤，其中IC被装入防止物理损伤和露出元件的支撑壳体内。壳体(即，“封装”)对将装置连接至电路板的电接触进行支撑。有各种不同类型的封装(例如，过孔、表面贴装、引脚栅格阵列、基于引线框架的封装(例如TSSOP、QFP、QFN)、芯片尺寸封装(CSP)、球栅阵列(BGA)、多芯片封装(MCM)等)。一些封装类型具有标准化的尺寸和公差并且在诸如JEDEC等的贸易行业协会登记。其他类型的封装可以适配于特定的IC芯片。
例如，BGA是用于IC的表面贴装封装的类型。BGA能够提供比诸如双列直插或引线框架封装等的其他典型封装更多的互连引脚。 BGA允许封装的整个下表面用于互连，而不是仅周缘。于是，BGA 在维持小封装技术(small form factor)的情况下提供了很多互连。
BGA可以用于共享共有芯片核(chip core)(例如，电路区块) 的产品系列(即，IC芯片)。产品系列可以包括不同代的IC芯片和/ 或具有共有核的但可包括不同和/或附加的特征和功能的IC芯片。应该理解的是，附加的特征和功能典型地使用附加的引脚。传统上，为维持成本并为了设计兼容性，用于产品系列的封装上的引脚输出 (pin-out)对于芯片核而言被维持不变，而在大小上从中心开始对称地增大封装以容纳(accommodate)用于附加电路/功能的附加引脚(例如，BGA封装中的焊锡球)。这样的线性缩放可能不必要地增加封装尺寸、成本和复杂性。
发明内容
鉴于此，本公开的目的旨在解决或缓解上述问题的至少一方面。
根据本公开的一个方面，提供一种集成电路(IC)封装，包括：封装核，所述封装核包括具有与产品系列中的芯片核兼容的引脚输出的第一组焊盘；以及第二组焊盘，所述第二组焊盘位于与所述第一组焊盘大致相同的平面内并在所述封装核的外侧并且被配置成容纳位于所述芯片核外侧的电路，其中所述封装核的几何中心与所述IC封装的几何中心不同。
通过相对于封装核的中心非对称地安置附加焊盘，封装大小被更好地优化。此外，对于产品系列，维持了用于芯片核的焊盘的兼容性。配置用于产品系列的任何封装都能够接受芯片核。
根据本公开的另一方面，提供一种配置集成电路(IC)封装的方法，包括：创建封装核，所述封装核包括具有与产品系列中的芯片核兼容的引脚输出的第一组焊盘；以及添加第二组焊盘，所述第二组焊盘位于与所述第一组焊盘大致相同的平面内并在所述封装核的外侧，其中所述第二组焊盘容纳所述芯片核外侧的电路，以及将所述第二组焊盘安置成使得所述封装核的几何中心与所述IC封装的几何中心不同。
根据本公开的另一方面，提供一种集成电路(IC)封装系统，包括：封装核，所述封装核包括具有与产品系列中的芯片核兼容的引脚输出的第一组焊盘；第二组焊盘，所述第二组焊盘位于与所述第一组焊盘大致相同的平面内并在所述封装核的外侧并且被配置成容纳位于所述芯片核外侧的电路；和插座，所述插座被配置成接受所述产品系列中的不同封装，其中：所述封装核的几何中心与所述第一组焊盘和所述第二组焊盘的组合的几何中心不同；并且所述第一组焊盘和所述第二组焊盘的所述组合的几何中心与所述插座的几何中心不同。
附图说明
图1图示了可以用作芯片核的集成电路。
图2a图示了被配置成容纳图1中的芯片核的芯片封装上的球输出(ballout)。
图2b图示了容纳芯片核以及除了芯片核的那些功能和/或特征以外的功能和/或特征的典型芯片封装的球输出。
图3a图示了具有在封装的第一方向上添加的第二组焊盘的示例性封装。
图3b图示了具有在封装的多个方向上添加的第二组焊盘的示例性封装。
图3c图示了具有在封装的多个方向上添加的第二组焊盘的另一示例性封装。
图3d图示了具有在封装的多个方向上添加的第二组焊盘的另一示例性封装。
图4图示了在对称中心具有芯片封装的示例性插座。
图5a图示了具有芯片封装的示例性插座，其中封装的几何中心与封装的几何中心不同。
图5b图示了具有芯片封装的另一示例性插座，其中封装的几何中心与封装的几何中心不同。
图5c图示了具有新的安装孔的示例性插座。
具体实施方式
本公开总的来讲涉及为共享共有芯片核、在此称作“芯片核”的芯片产品的系列提供封装的方法和系统。芯片核具有对于产品系列中的每一个封装来说共有的封装引脚输出(在此称作“封装核”)。产品系列可以包括除了芯片核100以外的电路以提供附加功能和/或特征。系列中的各封装都被配置成在维持用于芯片核100的封装引脚输出不变的情况下通过提供附加引脚来容纳附加功能和/或特征。附加引脚相对于封装核的中心非对称地安置。
图1图示了典型的集成电路(IC)，有时称作半导体芯片。IC可以包括模拟电路102、数字电路104、诸如闪存108等的存储器、诸如用于控制器局域网(CAN)106和联合测试行为组织(JTAG)110 的接口电路和端口等的接口电路和端口、以及诸如锁相环(PLL)112 等的控制系统中的任何一个。于是，半导体芯片可以是模拟信号、数字信号或混合信号(即，在同一芯片上既包括模拟电路区块也包括数字电路区块)。区块(例如，图1中的电路区块102至112)中的一个或任何组合可以代表芯片核100。芯片核100是芯片产品的系列中共有的一个或多个电路或电路区块。换句话说，产品系列包括共享共有芯片核100的IC芯片，但可以包括附加的功能和/或特征。在一个实现中，附加的功能和/或特征由置于芯片核100外侧的电路实现。
例如，数字集成电路区块104可以包括一个到数百万的晶体管、逻辑门、触发器、多路复用器以及使用二进制逻辑来通信信号的其他电路。模拟电路区块102可以包括运算放大器、传感器、功率管理电路等。模拟电路区块102可以通过处理连续的信号执行像放大、滤波、解调以及混合等功能。模拟电路典型地以不同电压域操作，并且可以使用与数字集成电路区块104不同的电源。
本领域技术人员应该理解的是，每个电路区块类型(例如，模拟、数字、存储器，等等)都优选地置于其自己的区域内。因此，芯片被划区成各种模拟信号区块102、数字信号区块104和混合信号区块以克服信号、功率和可靠性的约束。如上面所指出的，模拟电路区块102 可以以与数字区块104不同的功率水平操作。此外，可能分别在区块之间存在着可能破坏每个区块中载运的信号的串扰担忧(cross-talk concern)。于是，在产品系列中，超出芯片核100范围的电路典型地置于靠近其区块类型的区域中。例如，附加的模拟电路挨着模拟电路区块102安置，而附加的闪存存储器更靠近区块108安置。
设计工程师所面对的一个常见挑战是如何优化芯片、封装以及用户板(例如，印刷电路板(PCB))上的布线。因为对于产品系列而言特征和电路大小增加(即，超出芯片核100的范围)，所以包括附加的输入/输出(I/O)和/或功率引脚以容纳附加的信令和功率命令。
图2a和图2b一起图示了产品系列中的两个不同成员的芯片封装的典型扩展。为了代表性示例的目的，附图示出了并且我们将要讨论的BGA封装。然而，通过示例提供BGA封装；并且在此描述的主题并不试图限制于此。因此，也可以使用其他已知封装类型。于是，可互换地使用术语“引脚”、“球”和“焊盘”。
图2a图示了芯片封装上的球输出(例如，焊锡球的位置)。在图2a的示例中，球栅阵列(BGA)的球输出容纳芯片核100。换句话说，对同一产品系列中的所有封装而言共有的是封装核200。在图2a 的示例中，封装核200分别具有用于模拟电路204、数字电路206、电源210、PLL212和JTAG214的预定的焊锡球位置。
图2b图示了容纳有芯片的附加功能和/或特征的典型芯片封装上的球输出。如上面所讨论的，由于在产品系列中功能和特征增加，所以除了芯片核100以外的电路被引入IC。于是，附加的I/O和/或功率引脚可以用于产品系列的不同成员。为此目的，除了封装核200以外还引入附加的焊锡球以容纳产品系列中的增加的芯片复杂性。
如图2b所示，典型途径是在封装中相对于封装核200的几何中心202对称地增加引脚(例如，焊锡球)的数量。为降低设计成本并维持产品系列中的兼容性，封装核200被保持相同(即，在封装核200 中维持球输出)，而在大小上沿各平面方向(即，左侧、右侧、上侧和下侧)对称地增大封装(和焊盘的数量)。因此，即使在芯片上只扩展了模拟区块，也不仅在封装的右上区域中而且在每个方向上都引入了附加引脚(例如，焊锡球)，使得封装核的几何中心202与较大封装220的几何中心相同。这样的对称方法没有使封装大小优化、不必要地增加用户板(例如PCB)的大小并且增加了材料成本。
现在参见图示了具有核区域200和附加焊盘304的示例性封装的图3a。在图3a的示例中，第一组焊盘(即，对应于封装核200)具有与产品系列中的所有成员的芯片核100兼容的球输出和尺寸。第二组(即，附加的)焊盘304位于与第一组焊盘200大致相同的平面内并且被配置成容纳产品系列的芯片核100外侧的一个或多个电路。在图3a的示例中，在封装300的第一(例如，相对于图3a的上侧)方向上添加了附加焊盘。例如，附加焊盘304可以被添加用以容纳产品系列中的在芯片的第一方向上添加的附加电路(例如，模拟和/或数字电路)。通过在除了芯片核100以外所添加的电路区块的方向上添加焊盘，封装300的大小被更好地优化。第二焊盘仅被添加至在芯片的核区域外侧添加有附加电路所在的方向上。结果，第二组焊盘相对于第一组焊盘非对称地安置，而封装核200的球输出被维持不变。换句话说，封装306的最终的几何中心与封装核200的几何中心302不同。
图3b图示了具有核区域200和在多个方向上添加的附加焊盘 (即，封装核200外侧的焊盘)的示例性封装。第一组焊盘(即，封装核200的焊盘)具有与同一产品系列的芯片核100兼容的球输出和尺寸。第二组焊盘被配置成容纳在产品系列的芯片核100外侧的一个或多个电路。在示例性封装350中，相对于封装核200非对称地从封装核200开始在第一(例如上侧)、第二(例如下侧)、第三(例如右侧)和第四(例如左侧)方向上添加了附加焊盘。因此，虽然在所有四个方向上都添加了焊盘，但是在两个方向(即，图3b的示例中的第一和第三方向)上添加了较大集中的焊盘。在一个实施例中，与在芯片核100外侧添加的附加电路成比例地在特定方向上添加了第二组焊盘。例如，封装350中的第二组焊盘可以包括用以容纳模拟功能 352的附加焊盘、用以容纳数字功能354的附加焊盘，等等。通过在除了芯片核100以外所添加的电路区块的方向上添加附加焊盘，封装大小被更好地优化用于产品系列中的特定的成员(即，芯片)。结果，第二组焊盘相对于第一组焊盘非对称地安置，而封装核200的球输出维持不变。和封装300中一样，封装308的最终的几何中心与封装核 200的几何中心302不同。
图3c和图3d图示了用于产品系列的附加的示例性封装。图3c 包括与上面讨论的图3b中类似的构思，还图示了附加焊盘更多地分布到第二(例如下侧)和第四(例如左侧)方向的封装，在图3d中，附加焊盘更多地分布到第二方向上。例如，图3c中的封装360包括第二和第四方向上的附加焊盘以便更好地容纳与数字端口和接口有关的一个或多个电路和/或特征，而较小的比重在模拟焊盘上(例如，在封装360的第一和第三方向上)。图3d中的封装370包括第二方向上的附加焊盘以容纳与高速接口(例如，如CAN等)有关的一个或多个电路和/或特征。在封装360和370中，第一组焊盘(即，在各自的封装核200中)都具有与同一产品系列中的芯片核100兼容的球输出和尺寸。第二组焊盘分别被配置成容纳产品系列中的芯片核100 外侧的一个或多个电路。例如，第二组焊盘通过提供信号输入和/或输出能力和/或功率来容纳芯片核100外侧的一个或多个电路。
还有，封装360和370中的第二组焊盘相对于其各自的第一组焊盘非对称地安置，而封装核200的球输出被维持不变。在每个封装中，封装的最终的几何中心都与其各自的封装核200的几何中心不同。
借助于示例，图3a至图3d表明可以在任何一个或多个方向上添加附加焊盘以容纳产品系列中的相应芯片的附加特征和/或电路。附加特征和/或电路超出由芯片核100提供的特征和/或电路的范围。通过相对于封装核的中心非对称地安置附加焊盘，封装大小被更好地优化。此外，对于产品系列，维持了用于芯片核100的球输出的兼容性。换句话说，配置用于产品系列的任何封装都能够接受芯片核。
因此，基于在此讨论的构思，可以为产品系列中的不同成员创建不同封装。在一个实施例中，方法包括创建包括第一组焊盘的封装核，第一组焊盘具有与产品系列的芯片核兼容的引脚输出。创建位于与第一组焊盘大致相同平面内并且在封装核外侧的第二组焊盘。第二组焊盘容纳芯片核外侧的电路。第二组焊盘以使得封装核的几何中心与IC 封装的几何中心不同的方式安置。例如，第二组焊盘仅置于芯片核外侧的电路的一个或多个方向上(例如，区域)。
如上面所讨论的，焊盘可以是焊锡球，并且焊盘组可以包括焊盘的球栅阵列(BGA)。在这方面，封装在IC与安置有IC的印刷电路板(PCB)之间传导电信号。与芯片核100对应的焊盘用球输出在产品的系列中相同。于是，关于芯片核100的球输出，仅包封了芯片核100的封装与用于产品系列中的任何成员的任何PCB兼容。此外，关于芯片核100的球输出，包封了产品系列中的任何成员的任何封装都在功能上与用于产品系列中的任何成员的任何PCB兼容。也许这些构思用以下示例能更好地说明。
考虑被配置成接受产品系列中的最大封装的第一PCB。因此，被配置成接受用于芯片核100的球输出和用于产品系列中的芯片的附加功能和/或电路的附加焊盘。该第一PCB也可以在功能上接受仅包封了芯片核100的封装。当然，用于附加焊盘(即，用于芯片核100外侧的电路)的附加特征和功能将失去。
现在考虑被配置成在功能上接受仅用于芯片核100的球输出的第二PCB。例如，PCB可以不具有任何附加引脚，用以容纳超出用于芯片核100的球输出的那些焊锡球的范围的任何焊锡球。第二PCB仍可以接受产品系列中的最大封装，但是将只能传输与芯片核100的球输出相关联的信号。
应该注意的是，在一些BGA封装中，更靠近中心的焊锡球典型地比封装的露出的角部区域中的隆起更加可靠。还有，对于焊锡球， PCB基板与BGA封装之间的热膨胀系数(即，热应力)上的差异或挠度和振动(即，机械应力)上的差异可能在封装的特定区域中更容易引起焊锡接合破裂。
PCB上的信号散开(fan-out)典型地使用封装的外侧行中的完全填充行(populated row)。在BGA球输出的内侧区域中(例如，当有很多行的焊锡球时)，可能需要没有焊锡球的附加区域。该无球区域的目的可以是在典型地安置有焊锡球的位置处提供过孔。在一个示例中，为了适于两个不同封装大小的封装引脚输出，可以用冗余焊盘实现焊盘重新定位。
在一个实施例中，第二组焊盘可以用于感兴趣的信号的冗余。例如，来自芯片核100的一个或多个信号路由至封装核并且至第二组焊盘中的各个焊锡球。作为可选方案，来自芯片核100的一个或多个信号可以路由至第二组焊盘中而不是封装核中的各个焊锡球。于是，信号可以路由至封装核及周边或仅路由至周边(例如，取代封装核)。
如上面所讨论的，有被配置成接收芯片封装的引脚输出(例如，球输出)的结构(例如，PCB的结构)。电信号可以接着从由芯片封装收纳的IC传导至PCB(安置有芯片封装的)。芯片封装与PCB之间的结构性接口可以是插座。这样的插座可以是PCB的固有部分或者是整体单独的部分。
虽然插座用于在此提及的很多封装类型，但应该理解的是，插座一般不用于批量生产阶段中的BGA。反而，焊锡球典型地被直接加热到PCB的焊盘上。然而，在开发期间，将BGA焊接至适当位置可能不实际，并且可使用插座代替。此外，在装置生产过程中，封装可以暂时电连接至PCB以试验装置的功能。在这方面，插座是提供收纳芯片的封装与PCB之间的机械和电连接的机械组成部件，允许了封装在没有焊接的情况下而连接至PCB。
图4图示了已接收了芯片封装410的示例性插座400。芯片封装 410具有对于产品系列中的不同封装而言共有的封装核200。封装410 包括可以用于容纳IC芯片所收纳的IC芯片的附加功能和特征的附加焊盘(即，封装核200外侧的焊盘)。在图4的示例中，封装410置于插座400的中心。换句话说，插座400的几何中心与芯片封装410 的几何中心相同。安装孔440可以用于在安置期间使芯片封装410对齐到插座400上。安装孔440也可以用于使芯片封装410固定在插座上。
如在此讨论的，在封装核与产品的系列兼容的情况下，一些封装具有与IC封装的几何中心不同的几何中心。在这方面，图5a图示了其上具有“偏离中心”的芯片封装412的示例性插座400。换句话说，插座430的几何中心与封装435的几何中心不同。然而，封装核200位于插座400的中心。因此，在一个实施例中，封装核200具有与插座430共有的几何中心，而同时封装412的几何中心与插座430的几何中心不同。
现在参见图示了其上具有“偏离中心”的不同的芯片封装413的另一示例性插座400的图5b。再次，插座430的几何中心与封装436 的几何中心不同。和图5a的示例中一样，图5b中的封装核200相对于插座400位于中心。因此，相同插座400被配置成接收用于产品系列的不同封装。这种对于产品系列的不同封装的兼容性节约了基本硬件成本并且消除了开发用于产品系列中的每个封装的不同插座的设计复杂性。
在各种实施例中，安装孔可以设置为从插座的初始安装孔偏置以使得不同封装能够与相同插座连接。在这方面，图5c图示了具有新的安装孔442的示例性插座401。例如，安装孔442可以用于提供从图5b示例的封装410的接触区域偏置。例如，插座可以被转动90度、180度或270度，由此允许插座的接触区域与下面的PCB的不同焊盘耦合。于是，芯片封装可以用与插座位置有关的不同(例如4个)参数集配置。封装从封装中心的偏置量可以在上侧、下侧和/或对角方向上改变。这可以通过改变如上所述的插座位置(footprint)的或通过将封装与永久互连(例如，焊锡接合)组合地而不同安置在板上来完成。
如与图5a至图5c相关地以上所讨论的，IC封装系统可以容纳产品系列中的多个封装。例如，产品系列中的第一和第二封装都可以包括如下的封装核，该封装核包括具有与产品系列中的芯片核兼容的引脚输出的第一组焊盘。产品系列中的第一和第二封装都可以包括位于与各自的封装的第一组焊盘大致相同平面并且在各自的封装核外侧的第二组焊盘。第一和第二封装的附加组的焊盘均被配置成分别容纳位于芯片核外侧的电路。IC封装系统包括被配置成接受产品系列中的第一和第二封装的插座。作为可选方案，第一和第二封装可以直接耦合到PCB上。在该示例性系统中，第一封装的几何中心与插座的几何中心相同。类似地，第二封装的几何中心与插座的几何中心相同。第一和第二封装的几何中心可以与插座的几何中心不同。此外，第一和第二封装的几何中心可以分别与插座的几何中心不同。还有，第一封装的几何中心可以与第二封装的几何中心不同。第一封装可以具有与第二封装相同或不同的尺寸。
虽然关于被视为最佳实施方式和/或其他示例进行了前述说明，但应该理解的是，可以在其中进行各种变型并可以以各种形式和示例实现在此公开的主题，并且可以在大量应用中应用该教导，在此仅描述了其中的一些。随附的权利要求旨在要求保护落在本教导的真实范围内的任何及所有应用、变型和变化。于是，本公开旨在涵盖可以包括在公开的范围内的可选方案、变型和等同。例如，可以使用其他已知封装代替BGA。
虽然结合示例性实施例进行了前述说明，但应该理解的是，术语“示例性”仅仅意味着作为示例，而不是最好的或最佳的。
除了如上面刚陈述的以外，已经陈述和图示的任何部分都不试图或应该解释为引起任何组成部分、步骤、特征、目的、利益、优点或等同物对公众的捐献，不管权利要求中是否记载。
应该理解的是，除了在此另外阐述了特定含义的地方以外，在此使用的术语和表述具有与被赋予相对于调查和研究的其相应各个领域的这样的术语和表述时一样的普通含义。诸如第一和第二以及像这样的等的关系术语可以仅仅用于将一个实体或动作与另一实体或动作区分开，而并不一定要求或暗示这样的实体或动作之间的任何实际的这种关系或顺序。术语“包括”、“包含”或其任何其他衍生词试图涵盖非排他性的包括，使得包括一列元素的过程、方法、物品或设备都不只包括那些元素，还可以包括未明确列出的或者这样的过程、方法、物品或设备固有的其他元素。由“一”或“一个”修饰的元素在没有进一步约束的情况下不排除包括该元素的处理、方法、物品或设备中存在附加的相同元素。
本公开的摘要被提供为允许读者快速确定技术公开的性质。应当理解的是，其不用于解释或限制权利要求的范围或含义。另外，在前述详细说明中可以看出，为了简化公开的目的，在各种实施例中将各种特征组合在一起。公开的该方法不被解释为反映出所要求保护的实施例要求比每个权利要求中明确记载的特征更多的特征的意图。相反，如随附的权利要求所反映的，发明的主题在于小于单个公开的实施例的全部特征。因此，随附的权利要求由此被包含在详细说明内，其中每个权利要求都依靠其自身作为单独地要求保护的主题。

Claims (19)

1.一种集成电路封装，包括：
基板；
封装核，所述封装核包括形成在所述基板上的第一组焊盘，所述第一组焊盘具有与产品系列中的芯片核兼容的引脚输出；以及
形成在所述基板上的第二组焊盘，所述第二组焊盘位于与形成在所述基板上的所述第一组焊盘相同的平面内并在所述封装核的外侧，所述第二组焊盘被配置成容纳位于所述芯片核外侧的电路，其中所述封装核的几何中心与所述基板的几何中心不同；
所述基板是印刷电路板，并且其中用于所述封装核的引脚输出与所述印刷电路板和被配置用于所述产品系列中的任何成员的其它印刷电路板都兼容。
2.根据权利要求1所述的集成电路封装，其中，所述第一组焊盘和所述第二组焊盘中的至少一个包括焊锡球。
3.根据权利要求1所述的集成电路封装，其中，所述第二组焊盘相对于所述封装核非对称地定位。
4.根据权利要求1所述的集成电路封装，其中，所述第二组焊盘被配置成通过在所述芯片核外侧的所述电路与所述基板之间传导电信号来容纳所述芯片核外侧的所述电路。
5.根据权利要求1所述的集成电路封装，其中，所述第二组焊盘被配置成通过向所述芯片核外侧的所述电路提供下面中的至少一个来容纳所述芯片核外侧的所述电路：(i)输入能力，(ii)输出能力，和(iii)功率。
6.根据权利要求1所述的集成电路封装，其中，用于所述第一组焊盘的引脚输出与用于所述产品系列中的所有封装的引脚输出相同。
7.根据权利要求1所述的集成电路封装，其中，所述第二组焊盘相对于所述芯片核沿着仅一个或多个方向与所述芯片核相邻地定位，其中所述电路位于所述芯片核外侧。
8.根据权利要求1所述的集成电路封装，其中，来自所述芯片核的至少一个信号路径路由至所述第一组焊盘中的焊盘以及至所述第二组焊盘中的焊盘。
9.根据权利要求1所述的集成电路封装，其中，所述基板是单个印刷电路板。
10.一种配置集成电路封装的方法，包括：
创建封装核，所述封装核包括形成在基板上并且具有与产品系列中的芯片核兼容的引脚输出的第一组焊盘；以及
在所述基板上形成第二组焊盘，所述第二组焊盘位于与所述第一组焊盘相同的平面内并在所述封装核的外侧，其中所述第二组焊盘容纳所述芯片核外侧的电路，以及
其中将所述第一组焊盘和所述第二组焊盘安置成使得所述封装核的几何中心与所述基板的几何中心不同；
所述基板是印刷电路板，并且其中所述方法进一步包括将用于所述封装核的引脚输出配置成与所述印刷电路板和被配置用于所述产品系列中的任何成员的其它印刷电路板都兼容。
11.根据权利要求10所述的方法，其中形成所述第二组焊盘包括相对于所述封装核非对称地安置所述第二组焊盘。
12.根据权利要求10所述的方法，其中，容纳所述芯片核外侧的所述电路包括在所述芯片核外侧的所述电路与所述基板之间传导电信号。
13.根据权利要求10所述的方法，其中，所述第二组焊盘被配置成通过向所述芯片核外侧的所述电路提供下面中的至少一个来容纳所述芯片核外侧的所述电路：(i)输入能力，(ii)输出能力，和(iii)功率。
14.根据权利要求10所述的方法，进一步包括将用于所述第一组焊盘的引脚输出配置成与用于所述产品系列中的所有封装的引脚输出相同。
15.根据权利要求10所述的方法，进一步包括将所述第二组焊盘相对于所述芯片核沿着仅一个或多个方向安置，其中所述电路位于所述芯片核外侧。
16.根据权利要求10所述的方法，进一步包括使来自所述芯片核的至少一个信号路径路由至所述第一组焊盘中的焊盘以及至所述第二组焊盘中的焊盘。
17.根据权利要求10所述的方法，进一步包括将所述集成电路封装安置到被配置成接受所述产品系列中的不同封装的插座上并且将所述插座安置在所述基板上，使得(i)所述集成电路封装的几何中心与所述插座的几何中心不同，并且(ii)所述封装核的几何中心与所述插座的几何中心相同。
18.一种集成电路封装系统，包括：
电路板；
封装核，所述封装核包括形成在所述电路板上的第一组焊盘，所述第一组焊盘具有与产品系列中的芯片核兼容的引脚输出；
形成在电路板上的第二组焊盘，所述第二组焊盘位于与形成在电路板上的所述第一组焊盘相同的平面内并在所述封装核的外侧，所述第二组焊盘被配置成容纳位于所述芯片核外侧的电路；和
插座，所述插座被布置在所述电路板上并且被配置成接受所述产品系列中的不同封装，其中：
所述封装核的几何中心与所述第一组焊盘和所述第二组焊盘的组合的几何中心不同；并且
所述第一组焊盘和所述第二组焊盘的所述组合的几何中心与所述插座的几何中心不同。
19.根据权利要求18所述的系统，其中，所述封装核的几何中心与所述插座的几何中心相同。
CN201410468125.7A 2013-12-03 2014-09-15 集成ic封装 Active CN104681518B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/094,862 US9204543B2 (en) 2013-12-03 2013-12-03 Integrated IC package
US14/094,862 2013-12-03

Publications (2)

Publication Number Publication Date
CN104681518A CN104681518A (zh) 2015-06-03
CN104681518B true CN104681518B (zh) 2018-05-04

Family

ID=53058565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410468125.7A Active CN104681518B (zh) 2013-12-03 2014-09-15 集成ic封装

Country Status (3)

Country Link
US (1) US9204543B2 (zh)
CN (1) CN104681518B (zh)
DE (1) DE102014016319B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6377936B2 (ja) * 2014-04-01 2018-08-22 エイブリック株式会社 半導体ウェハ
US9780040B1 (en) * 2014-08-07 2017-10-03 Altera Corporation Integrated circuit package substrates having a common die dependent region and methods for designing the same
US20160064316A1 (en) * 2014-08-29 2016-03-03 Burton J. Carpenter Package substrate with improved reliability
JP7500994B2 (ja) 2020-02-27 2024-06-18 セイコーエプソン株式会社 半導体装置
CN112492752A (zh) * 2020-11-02 2021-03-12 苏州浪潮智能科技有限公司 一种芯片管脚扩充装置
CN115023033B (zh) * 2021-09-18 2023-06-06 荣耀终端有限公司 电路板组件以及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459854A (zh) * 2002-05-21 2003-12-03 联华电子股份有限公司 增加封装体可靠性的焊垫结构
CN1529358A (zh) * 2003-10-10 2004-09-15 威盛电子股份有限公司 球栅阵列封装及其使用的印刷电路板
CN103035603A (zh) * 2011-09-28 2013-04-10 德州仪器公司 具有等体积的接触凸块的共面阵列的同步降压转换器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298217A (ja) 1996-05-07 1997-11-18 Hitachi Ltd 半導体装置の製造方法、半導体装置および電子装置
US6611635B1 (en) * 1998-10-09 2003-08-26 Fujitsu Limited Opto-electronic substrates with electrical and optical interconnections and methods for making
JP2003023138A (ja) * 2001-07-10 2003-01-24 Toshiba Corp メモリチップ及びこれを用いたｃｏｃデバイス、並びに、これらの製造方法
US7673273B2 (en) * 2002-07-08 2010-03-02 Tier Logic, Inc. MPGA products based on a prototype FPGA
US7062744B2 (en) * 2002-09-04 2006-06-13 Osann Jr Robert Emulation solution for programmable instruction DSP
US6911730B1 (en) * 2003-03-03 2005-06-28 Xilinx, Inc. Multi-chip module including embedded transistors within the substrate
US7216324B2 (en) 2005-03-11 2007-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for designing chip package by re-using existing mask designs
US8248091B2 (en) * 2006-10-20 2012-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Universal array type probe card design for semiconductor device testing
TW201104819A (en) 2009-07-28 2011-02-01 Quanta Comp Inc Ball grid array printed circuit board, packaging structure and fabricating methid thereof
US8222739B2 (en) 2009-12-19 2012-07-17 International Business Machines Corporation System to improve coreless package connections
US8674235B2 (en) * 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality
US8704384B2 (en) * 2012-02-17 2014-04-22 Xilinx, Inc. Stacked die assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459854A (zh) * 2002-05-21 2003-12-03 联华电子股份有限公司 增加封装体可靠性的焊垫结构
CN1529358A (zh) * 2003-10-10 2004-09-15 威盛电子股份有限公司 球栅阵列封装及其使用的印刷电路板
CN103035603A (zh) * 2011-09-28 2013-04-10 德州仪器公司 具有等体积的接触凸块的共面阵列的同步降压转换器

Also Published As

Publication number Publication date
US20150156872A1 (en) 2015-06-04
DE102014016319B4 (de) 2022-05-12
US9204543B2 (en) 2015-12-01
CN104681518A (zh) 2015-06-03
DE102014016319A1 (de) 2015-06-03

Similar Documents

Publication Publication Date Title
CN104681518B (zh) 集成ic封装
CN104851814B (zh) 集成电路封装件及其形成方法
US5815372A (en) Packaging multiple dies on a ball grid array substrate
US7061092B2 (en) High-density modularity for ICS
CN105428334B (zh) 半导体封装结构
JP4078332B2 (ja) 集積回路の相互接続方法
US6020633A (en) Integrated circuit packaged for receiving another integrated circuit
US6400008B1 (en) Surface mount ic using silicon vias in an area array format or same size as die array
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
US7309913B2 (en) Stacked semiconductor packages
USRE42332E1 (en) Integrated circuit package, ball-grid array integrated circuit package
US7291907B2 (en) Chip stack employing a flex circuit
US10163874B2 (en) Packaged devices with multiple planes of embedded electronic devices
KR101194842B1 (ko) 반도체 패키지가 삽입된 인쇄회로기판
US7888808B2 (en) System in package integrating a plurality of semiconductor chips
KR101145041B1 (ko) 반도체칩 패키지, 반도체 모듈 및 그 제조 방법
CN109791922A (zh) 异种球图案封装
JP4597512B2 (ja) 複数の集積回路デバイスを含む単一パッケージ及び半導体デバイスをパッケージする方法
US11211369B2 (en) Service module for SIP devices
CN102859686A (zh) 用于在芯片级封装占用面积内将宽总线存储器及串行存储器附接到处理器的方法
US20070052082A1 (en) Multi-chip package structure
CN115000040A (zh) 用于半导体装置组件的堆叠半导体裸片
CN108701686B (zh) 具有复制裸片接合垫的半导体装置及相关联装置封装及其制造方法
US7868439B2 (en) Chip package and substrate thereof
US8493765B2 (en) Semiconductor device and electronic device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant