CN104660192A - 一种固定摆幅高驱动本振波形缓冲器 - Google Patents
一种固定摆幅高驱动本振波形缓冲器 Download PDFInfo
- Publication number
- CN104660192A CN104660192A CN201510026965.2A CN201510026965A CN104660192A CN 104660192 A CN104660192 A CN 104660192A CN 201510026965 A CN201510026965 A CN 201510026965A CN 104660192 A CN104660192 A CN 104660192A
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- resistance
- connects
- electric capacity
- negative terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 33
- 230000003321 amplification Effects 0.000 abstract description 4
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 4
- 230000000295 complement effect Effects 0.000 abstract 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 238000001914 filtration Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
一种固定摆幅高驱动本振波形缓冲器，包含第一级预放大电路以及具有固定输出摆幅和高驱动能力的缓冲级电路；该缓冲电路为互补结构，其中的放大管采用自偏置方式，其偏置电压分别位于输出摆幅的上下边界处；相比于传统的基于电阻负载差分放大器以及CMOS反相器的缓冲器结构，本发明的本振波形缓冲器具有更强的驱动能力，可实现更加陡直的本振波形以及固定的信号摆幅。
Description
技术领域
本发明涉及波形缓冲器技术领域，具体涉及一种固定摆幅高驱动本振波形缓冲器。
背景技术
在射频收发电路中，本振缓冲电路用来连接频率综合器与混频器，将频率综合器输出的本振信号放大并匹配到混频器所要求的摆幅。同时由于混频器的本振开关管栅极电容的存在，该缓冲器必须具备较强的驱动能力。
传统的本振缓冲器结构主要有以下两种：
一种为简单的电阻负载差分放大器结构，基于该结构的缓冲器通常由两到三级这样的差分放大器级联组成；前级放大器负责将信号的摆幅进行预放大，使得最后一级放大器始终处于饱和输出的状态，其输出摆幅即为尾电流与负载电阻的乘积。然而该结构的不足之处十分明显：首先是电路的驱动能力受最后一级负载电阻的制约，为提高驱动能力需要降低负载电阻，如此则必须加大偏置电流以满足输出摆幅的要求。其次为了使最后一级输入端的信号摆幅足够大以使差分对工作在开关状态下，前级需先经过多级预防大，由此增加了硬件开销和功耗。
第二种方式为采用CMOS结构的输出级电路，该结构同样由前级的差分放大器对信号进行预放大，驱动级电路则采用CMOS结构，提高了驱动能力。并且将该CMOS反相器的电源区间设置为所需电压摆幅，即可实现固定的输出摆幅。然而由于其中的NMOS管和PMOS管采用统一偏置电压，因此其输入信号摆幅必须足够大以使开关过程更加彻底和迅速。为达到该目的仍然需要前级预放大器提供足够大的摆幅。
发明内容
发明目的：为了克服现有技术的不足，本发明提出一种新的本振缓冲电路结构，设计了自偏置电路，将NMOS和PMOS管分别偏置在输出摆幅的上下边界位置，增强了该缓冲器在有限输入摆幅情况下的驱动能力，解决了现有技术的问题。
技术方案：一种固定摆幅高驱动本振波形缓冲器，其特征在于，包括采用电阻负载的差分预放大器和自偏置CMOS缓冲器结构；由尾电流源控制该自偏置CMOS缓冲器结构的偏置电路。
本电路设计了自偏置电路，可将NMOS管和PMOS管分别偏置在输出摆幅的上下边界位置，增强了该缓冲器在有限输入摆幅情况下的驱动能力。并且由于采用了自偏置方式，省略了偏置电路。整个缓冲器由尾电流源控制偏置电流，在尾电流管的漏极与地之间并联滤波电容以稳定输出摆幅。该摆幅即由NMOS对管的栅源电压决定，在实际用途中正适合为混频器提供最佳的本振幅度。
进一步的，差分预放大器包括第一参考电流源、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管以及第一电阻和第二电阻；
所述自偏置CMOS缓冲器结构包括第五NMOS管、第六NMOS管、第七NMOS管、第一PMOS管、第二PMOS管、第三电阻、第四电阻、第五电阻、第六电阻和第一电容、第二电容、第三电容、第四电容、第五电容以及第六电容；
输入信号正与输入信号负分别接第三NMOS管和第四NMOS管的栅极，第三NMOS管和第四NMOS管的源极接第二NMOS管的漏极，第二NMOS管的源极接地，第二NMOS管的栅极接第一NMOS管的栅极；
第一NMOS管的源极接地，栅极和漏极接第一参考电流源的负端；第一参考电流源的正端接电源；
第三NMOS管的漏极接第一电阻的负端，第一电阻的正端接电源；
第四NMOS管的漏极接第二电阻的负端，第二电阻的正端接电源；
第三电阻的正端接电源，负端接第六NMOS管的栅极；第四电阻的正端接第一PMOS管的栅极，负端接第五NMOS管的漏极；
第五电阻的正端接电源，负端接第七NMOS管的栅极；
第六电阻的正端接第二PMOS管的栅极，负端接第五NMOS管的漏极；
第六NMOS管和第七NMOS管的源极相连并且连接到第五NMOS管的漏极；第五NMOS管的源极接地，栅极接NM的栅极；第一电容的正端接第五NMOS管的漏极，负端接地；
第一PMOS管的源极接电源，漏极接第六NMOS管的漏极；第二PMOS管的源极接电源，漏极接第七NMOS管的漏极；
第六NMOS管的漏极为输出电压正端，第七NMOS管的漏极为输出电压负端。
第二电容的正端接第一电阻的负端，第二电容的负端接第一PMOS管的栅极；
第三电容的正端接第一电阻的负端，第三电容的负端接第六NMOS管的栅极；
第四电容的正端接第二电阻的负端，第四电容的负端接第二PMOS管的栅极；
第五电容的正端接第二电阻的负端，第五电容的负端接第七NMOS管的栅极。
在尾电流管的漏极与地之间并联滤波电容达到稳定输出摆幅的目的，其中，第一电容的作用是稳定波形，第二电容～第五电容的作用是耦合信号以及隔离直流工作点。
有益效果：本发明的目的在于提供一种固定摆幅，驱动能力强的本振波形缓冲器。将NMOS和PMOS管分别偏置在输出摆幅的上下边界位置，增强了该缓冲器在有限输入摆幅情况下的驱动能力。并且由于采用了自偏置方式，省略了偏置电路。将NMOS和PMOS管分别偏置在输出摆幅的上下边界位置，增强了该缓冲器在有限输入摆幅情况下的驱动能力。并且由于采用了自偏置方式，省略了偏置电路。
综合来说，本发明具有更强的驱动能力，可实现更加陡直的本振波形以及固定的信号摆幅。
附图说明
图1为本发明的固定摆幅高驱动本振波形缓冲器电路图；
图2为在相同偏置电流条件下，本发明的缓冲电路输出波形与传统差分放大器结构的对比；
图3为在相同偏置电流条件下，本发明的缓冲电路输出波形与传统CMOS结构缓冲器的对比；
具体实施方式
下面结合附图对本发明做更进一步的解释。
一种固定摆幅高驱动本振波形缓冲器，整个缓冲包括采用电阻负载的差分预放大器和自偏置CMOS缓冲器结构；由尾电流源控制该自偏置CMOS缓冲器结构的偏置电路。
差分放大器用来提供预放大功能；自偏置CMOS缓冲器结构在传统的CMOS缓冲器结构基础上设计了自偏置电路，可将NMOS和PMOS管分别偏置在输出摆幅的上下边界位置，增强了该缓冲器在有限输入摆幅情况下的驱动能力。并且由于采用了自偏置方式，省略了偏置电路。整个缓冲器由尾电流源控制偏置电流，在尾电流管的漏极与地之间并联滤波电容以稳定输出摆幅。该摆幅的即由NMOS对管的栅源电压决定，在实际用途中正适合为混频器提供最佳的本振幅度。
电路的具体结构如图1所示：
其中，差分预放大器包括第一参考电流源IDC1、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4以及第一电阻R1和第二电阻R2；
自偏置CMOS缓冲器结构包括第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第一PMOS管PM1、第二PMOS管PM2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5以及第六电容C6；
输入信号正与输入信号负分别接第三NMOS管NM3和第四NMOS管NM4的栅极，第三NMOS管NM3和第四NMOS管NM4的源极接第二NMOS管NM2的漏极，第二NMOS管NM2的源极接地，第二NMOS管NM2的栅极接第一NMOS管NM1的栅极；
第一NMOS管NM1的源极接地，栅极和漏极接第一参考电流源IDC1的负端；第一参考电流源IDC1的正端接电源；
第三NMOS管NM3的漏极接第一电阻R1的负端，第一电阻R1的正端接电源；
第四NMOS管NM4的漏极接第二电阻R2的负端，第二电阻R2的正端接电源；
第三电阻R3的正端接电源，负端接第六NMOS管NM6的栅极；第四电阻R4的正端接第一PMOS管PM1的栅极，负端接第五NMOS管NM5的漏极；
第五电阻R5的正端接电源，负端接第七NMOS管NM7的栅极；
第六电阻R6的正端接第二PMOS管PM2的栅极，负端接第五NMOS管NM5的漏极；
第六NMOS管NM6和第七NMOS管NM7的源极相连并且连接到第五NMOS管NM5的漏极；第五NMOS管NM5的源极接地，栅极接NM1的栅极；第一电容C1的正端接第五NMOS管NM5的漏极，负端接地；
第一PMOS管PM1的源极接电源，漏极接第六NMOS管NM6的漏极；第二PMOS管PM2的源极接电源，漏极接第七NMOS管NM7的漏极；
第六NMOS管NM6的漏极为输出电压正端，第七NMOS管NM7的漏极为输出电压负端。
第二电容C2的正端接第一电阻R1的负端，第二电容C2的负端接第一PMOS管PM1的栅极；
第三电容C3的正端接第一电阻R1的负端，第三电容C3的负端接第六NMOS管NM6的栅极；
第四电容C4的正端接第二电阻R2的负端，第四电容C4的负端接第二PMOS管PM2的栅极；
第五电容C5的正端接第二电阻R2的负端，第五电容C5的负端接第七NMOS管NM7的栅极。
在尾电流管的漏极与地之间并联滤波电容达到稳定输出摆幅的目的，其中，第一电容的作用是稳定波形，第二电容C2～第五电容C5的作用是耦合信号以及隔离直流工作点。
在相同偏置电流条件下，本发明与传统的CMOS相比，如图2所示，图2中，上方为传统CMOS结构缓冲器的输出波形，下方为本发明的缓冲电路输出波形。
此时由于前级只有一级电压预放大器，因此最后一级缓冲器输入端的电压摆幅十分有限。对于传统的CMOS结构缓冲器而言，有限的输入摆幅不足以执行充分的开关动作。因此其输出波形摆幅低，上升和下降边沿变化迟缓；而对于本发明的缓冲器电路而言，由于其中的NMOS管和PMOS管均偏置在靠近摆幅边缘的位置，因此较低的输入摆幅已经可以确保该CMOS开关对充分导通和关断；输出波形接近方波信号，上升和下降沿更加陡峭，并且其输出摆幅较大，其值等于输入NMOS差分对管的栅源电压。
在相同偏置电流条件下，本发明与传统差分放大器相比，如图3所示，图3中，上方为传统的差分放大器输出波形，下方为本发明的缓冲电路输出波形。
对于传统差分结构的缓冲器，为了在有限偏置电流下获得足够的电压摆幅，选择较大的负载电阻值是必要的；然而高负载阻抗限制了该缓冲器的驱动能力，因此从波形上看其上升和下降沿较为迟缓。而本发明的缓冲器则具备陡峭的上升下降沿，输出波形接近方波信号。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (2)
1.一种固定摆幅高驱动本振波形缓冲器，其特征在于，包括采用电阻负载的差分预放大器和自偏置CMOS缓冲器结构；由尾电流源控制该自偏置CMOS缓冲器结构的偏置电路。
2.如权利要求1所述的一种固定摆幅高驱动本振波形缓冲器，其特征在于，所述差分预放大器包括第一参考电流源(IDC1)、第一NMOS管(NM1)、第二NMOS管(NM2)、第三NMOS管(NM3)、第四NMOS管(NM4)以及第一电阻(R1)和第二电阻(R2)；
所述自偏置CMOS缓冲器结构包括第五NMOS管(NM5)、第六NMOS管(NM6)、第七NMOS管(NM7)、第一PMOS管(PM1)、第二PMOS管(PM2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)和第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第五电容(C5)以及第六电容(C6)；
输入信号正与输入信号负分别接第三NMOS管(NM3)和第四NMOS管(NM4)的栅极，第三NMOS管(NM3)和第四NMOS管(NM4)的源极接第二NMOS管(NM2)的漏极，第二NMOS管(NM2)的源极接地，第二NMOS管(NM2)的栅极接第一NMOS管(NM1)的栅极；
第一NMOS管(NM1)的源极接地，栅极和漏极接第一参考电流源(IDC1)的负端；第一参考电流源(IDC1)的正端接电源；
第三NMOS管(NM3)的漏极接第一电阻(R1)的负端，第一电阻(R1)的正端接电源；
第四NMOS管(NM4)的漏极接第二电阻(R2)的负端，第二电阻(R2)的正端接电源；
第三电阻(R3)的正端接电源，负端接第六NMOS管(NM6)的栅极；第四电阻(R4)的正端接第一PMOS管(PM1)的栅极，负端接第五NMOS管(NM5)的漏极；
第五电阻(R5)的正端接电源，负端接第七NMOS管(NM7)的栅极；
第六电阻(R6)的正端接第二PMOS管(PM2)的栅极，负端接第五NMOS管(NM5)的漏极；
第六NMOS管(NM6)和第七NMOS管(NM7)的源极相连并且连接到第五NMOS管(NM5)的漏极；第五NMOS管(NM5)的源极接地，栅极接NM1的栅极；第一电容(C1)的正端接第五NMOS管(NM5)的漏极，负端接地；
第一PMOS管(PM1)的源极接电源，漏极接第六NMOS管(NM6)的漏极；第二PMOS管(PM2)的源极接电源，漏极接第七NMOS管(NM7)的漏极；
第六NMOS管(NM6)的漏极为输出电压正端，第七NMOS管(NM7)的漏极为输出电压负端。
第二电容(C2)的正端接第一电阻(R1)的负端，第二电容(C2)的负端接第一PMOS管(PM1)的栅极；
第三电容(C3)的正端接第一电阻(R1)的负端，第三电容(C3)的负端接第六NMOS管(NM6)的栅极；
第四电容(C4)的正端接第二电阻(R2)的负端，第四电容(C4)的负端接第二PMOS管(PM2)的栅极；
第五电容(C5)的正端接第二电阻(R2)的负端，第五电容(C5)的负端接第七NMOS管(NM7)的栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510026965.2A CN104660192B (zh) | 2015-01-19 | 2015-01-19 | 一种固定摆幅高驱动本振波形缓冲器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510026965.2A CN104660192B (zh) | 2015-01-19 | 2015-01-19 | 一种固定摆幅高驱动本振波形缓冲器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104660192A true CN104660192A (zh) | 2015-05-27 |
| CN104660192B CN104660192B (zh) | 2017-09-15 |
Family
ID=53250962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510026965.2A Expired - Fee Related CN104660192B (zh) | 2015-01-19 | 2015-01-19 | 一种固定摆幅高驱动本振波形缓冲器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104660192B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1214530C (zh) * | 1999-05-19 | 2005-08-10 | 三星电子株式会社 | 用于低压接口的高速输入缓冲器电路 |
| US20050179502A1 (en) * | 2004-01-08 | 2005-08-18 | Matsushita Electric Industrial Co., Ltd. | Differential oscillator circuit |
| CN103269217A (zh) * | 2013-01-21 | 2013-08-28 | 威盛电子股份有限公司 | 输出缓冲器 |
| CN103326681A (zh) * | 2012-03-21 | 2013-09-25 | 三星电子株式会社 | 用于输出缓冲器的放大器、信号处理设备和放大器电路 |
| CN104113320A (zh) * | 2013-04-19 | 2014-10-22 | 美格纳半导体有限公司 | 具有半摆幅轨对轨结构的用于输出缓冲的设备 |
-
2015
- 2015-01-19 CN CN201510026965.2A patent/CN104660192B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1214530C (zh) * | 1999-05-19 | 2005-08-10 | 三星电子株式会社 | 用于低压接口的高速输入缓冲器电路 |
| US20050179502A1 (en) * | 2004-01-08 | 2005-08-18 | Matsushita Electric Industrial Co., Ltd. | Differential oscillator circuit |
| CN103326681A (zh) * | 2012-03-21 | 2013-09-25 | 三星电子株式会社 | 用于输出缓冲器的放大器、信号处理设备和放大器电路 |
| CN103269217A (zh) * | 2013-01-21 | 2013-08-28 | 威盛电子股份有限公司 | 输出缓冲器 |
| CN104113320A (zh) * | 2013-04-19 | 2014-10-22 | 美格纳半导体有限公司 | 具有半摆幅轨对轨结构的用于输出缓冲的设备 |
Non-Patent Citations (3)
| Title |
|---|
| 孙玉香: "0.18um CMOS工艺下分别应用于高性能和低功耗的混频器的设计", 《中国优秀硕士学位论文全文数据库 信息科技辑（月刊）》 * |
| 熊斯，等: "应用于GSM_EDGE零中频接收机的CMOS射频前端", 《固体电子学研究与进展》 * |
| 黄冲: "高性能时钟数据恢复电路的设计与实现", 《中国优秀硕士学位论文全文数据库 信息科技辑（月刊）》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104660192B (zh) | 2017-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102412786B (zh) | 一种跨导增强无源混频器 | |
| CN109245737B (zh) | 一种动态体偏置e类功率放大器 | |
| CN104917467B (zh) | 一种GaN微波功率放大器用漏极调制电路 | |
| CN102882821B (zh) | 一种ook射频接收机 | |
| CN103078593B (zh) | 低电源电压下高转换增益无源混频器 | |
| CN103248365B (zh) | 模数转换器前端电路 | |
| CN103166627B (zh) | 一种带有共模反馈的低电压差分信号驱动器 | |
| CN101977054B (zh) | 一种张弛型压控振荡器 | |
| CN101783580B (zh) | 采样保持电路中抑制衬底偏置效应的高频开关电路 | |
| CN114884502A (zh) | 一种适用于GaN驱动芯片的高压电平移位电路 | |
| CN103546108A (zh) | 功率放大器 | |
| CN209072437U (zh) | 一种动态体偏置e类功率放大器 | |
| CN114337644A (zh) | 缓冲电路和延时电路 | |
| CN102664617B (zh) | 一种驱动容性负载的有源下拉电路 | |
| CN108649936A (zh) | 一种磁隔离驱动的脉宽调制与解调电路 | |
| CN103001618B (zh) | 一种寄生效应低品质因数高的差分开关电容结构 | |
| CN104660192A (zh) | 一种固定摆幅高驱动本振波形缓冲器 | |
| CN208608971U (zh) | 一种氮化镓微波集成电路脉冲调制电路 | |
| CN203747786U (zh) | 用于全差分信号的电平转换电路 | |
| CN102916686A (zh) | 一种寄生效应低品质因子高的改进型开关电容结构 | |
| CN103368536A (zh) | 基于mos管的信号延迟电路 | |
| CN101494450B (zh) | 电平转移电路 | |
| CN106452405B (zh) | 高压电子开关装置 | |
| CN203911737U (zh) | 智能功率模块的igbt管驱动电路及智能功率模块 | |
| CN102761236B (zh) | 一种防自激电压输出电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170915 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |