CN104659087A - 功率半导体器件及其制造方法 - Google Patents

Abstract

本发明涉及功率半导体器件及其制造方法。一种功率半导体器件可以包括：基板，包括第一导电型漂移层；第二导电型半导体基板，设置在所述基板的另一个表面上；第一导电型扩散层，设置在基板中并且杂质浓度高于漂移层的杂质浓度；第二导电型阱层，设置在所述基板的一个表面内；沟槽，从包括阱层的所述基板的一个表面形成，以便在深度方向上穿透扩散层；第一绝缘膜，设置在所述基板的表面上；以及第一电极，设置在沟槽中。扩散层在横向上的杂质掺杂浓度的峰值点位于接触沟槽侧面的区域中。

Description

功率半导体器件及其制造方法

相关申请

本申请要求于2013年11月15日在美国专利商标局提交的临时专利申请第61/905,019号的优先权，以及于2014年1月6日在韩国知识产权局提交的韩国专利申请第10-2014-0001516号的优先权，将其公开通过引用结合于此。

技术领域

本公开涉及功率半导体器件及其制造方法。

背景技术

近来，由于就制造具有各种形状的绝缘栅双极晶体管(IGBT)器件而言的显著进步，IGBT已经广泛地用在大容量的工业产品和电动汽车以及家庭用具中。

所述IGBT器件的一个主要的优势为与金属氧化物半导体场效应晶体管(MOSFET)不同的双极性操作，其可以产生电导率调制现象，使得取决于晶片原料的串联电阻在导通操作时可以降低。

具体地，在高击穿电压和高电流产品中，与MOSFET相比，IGBT器件通过减少串联电阻而具有显著的低正向传导损耗，使得功耗可以降低。

因此，近来IGBT技术的研究已经向着显著增加电导率调制现象的技术发展。具体地，已经积极地开发了积累空穴的技术。

由于IGBT器件中的空穴被注入在P型集电极层中并且向着发射极层逐渐湮灭，所以，越靠近所述发射极层，传导损耗越高。

为了解决该问题，已经应用了减少成为空穴的最终移动路径的沟槽之间的间隔，即，台面区域的宽度以限制空穴的移动的技术。

在以下的相关技术文献(专利文献1)中已经公开了绝缘栅双极晶体管(IGBT)。

[相关技术文献]

(专利文献1)US2011-0180813A

发明内容

本公开的一方面可以提供一种能够显著地增加电导率调制现象的功率半导体器件及其制造方法。

根据本公开内容的一方面，功率半导体器件可以包括：基板，具有一个表面和与所述一个表面相对的另一个表面并且由第一导电型漂移层形成；第二导电型半导体基板，形成在所述基板的另一个表面上；第一导电型扩散层，形成在所述基板中并且杂质浓度高于漂移层的杂质浓度；第二导电型阱层，形成在所述基板的一个表面内；沟槽，从包括阱层的所述基板的一个表面形成，以在深度方向上穿透扩散层；第一绝缘膜，形成在包括沟槽的内壁所述基板的表面上；以及第一电极，形成在所述沟槽中，其中，扩散层在深度方向上的的杂质掺杂分布的峰值点在阱层的下表面和沟槽的下表面之间的区域中，以及扩散层在横向上的杂质掺杂浓度的峰值点在接触沟槽的侧面区域中。

扩散层在深度方向上的杂质掺杂分布的峰值点可以在阱层的下表面和沟槽的下表面之间的区域中。

阱层在深度方向上的杂质掺杂分布的峰值点可以位于所述基板的一个表面中。

扩散层可以以半圆形形成在基于沟槽的中心部的至少一侧上，并且接触相邻的扩散层形成单层。

扩散层在深度方向上的杂质掺杂分布的峰值点可以形成为在深度方向上与阱层隔开。

当高电流流过时，可以在扩散层的中心部形成空穴移动穿过的路径。

根据本公开的另一个方面，一种功率半导体器件可以包括：基板，具有一个表面和与所述一个表面相对的另一个表面并且由第一导电型漂移层形成；第二导电型半导体基板，形成在所述基板的另一个表面上；第一导电型扩散层，形成在所述基板中并且杂质浓度高于漂移层的杂质浓度；第二导电型阱层，形成在所述基板的一个表面内；沟槽，从包括阱层的所述基板的一个表面形成，以在深度方向上穿透扩散层；第一绝缘膜，形成在包括沟槽的内壁的所述基板的表面上；以及第一电极，形成在沟槽中，扩散层的在深度方向上的杂质掺杂分布的峰值点位于阱层的下表面和沟槽的下表面之间的区域中。

根据本公开的另一方面，一种制造功率半导体器件的方法可以包括：准备具有一个表面和与所述一个表面相对的另一个表面并且由第一导电型漂移层形成的基板；形成具有用于在基板的一个表面中形成沟槽的开口部分的蚀刻掩模；从基板的一个表面在深度方向上形成对应于开口部分的初级沟槽；通过将第一导电型杂质注入至初级沟槽中并执行热扩散处理从而使得注入的杂质向邻近的其他初级沟槽扩散，来形成杂质浓度高于漂移层的第一导电型扩散层；通过形成次级沟槽以从初级沟槽的下表面在深度方向上延伸并穿透扩散层，来完成最终沟槽；以及在基板的一个表面形成第二导电型阱层。

扩散层在横向上的杂质掺杂浓度的峰值点位于接触最终沟槽侧面的区域中。

扩散层在深度方向上的杂质掺杂分布的峰值点位于阱层的下表面和沟槽的下表面之间的区域中。

可以将第二导电型杂质注入至基板的一个表面，从而使得阱层的掺杂分布的峰值点位于基板的一个表面中，来执行阱层的形成。

附图说明

从以下结合附图的详细说明中，将更清楚地理解本公开的以上和其他方面、特征以及其他优点，其中：

图1至图6是用于描述根据本公开示例性实施方式的制造功率半导体器件的方法的处理截面图；

图7是示出基于图6的A-A'线的各个区域的掺杂分布的曲线图；

图8是示意性地示出饱和电压Vce(sat)和阈电压VGE(th)根据扩散层的杂质浓度而改变的曲线图；

图9是通过根据Vce的改变测量Ic而获得的曲线图；

图10是示出在深度方向上根据功率半导体器件的深度的累积的空穴的量的模拟结果的曲线图；

图11是示出基于图6的B-B'线的各个区域的掺杂分布的曲线图；以及

图12是图6的C部分的放大图，并且示意性地示出当功率半导体器件导通时电子流和空穴流的流动的截面图。

具体实施方式

在下文中，将参照附图详细说明本公开的实施方式。然而，本发明可以许多不同的形式来体现并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式将使得本公开详尽和完整，并且向本领域中的技术人员充分传达本公开的范围。在附图中，为清楚起见，元件的形状和尺寸可被放大，并且将通篇使用相同参考标号来指代相同的或者相应的元件。

功率开关可以通过功率金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极晶体管(IGBT)、具有各种形状的半导体闸流管以及与以上提及的器件相似的器件中任一个来实施。在本文中公开的大部分新技术将基于IGBT来描述。然而，本文中公开的本公开的若干示例性实施方式并不限于IGBT，除IGBT之外，同样可以应用至包括功率MOSFET和几种类型的半导体闸流管的功率开关技术。此外，本公开的若干示例性实施方式将被描述为包括特定的P型和n型区域。然而，本文中公开的若干区域的导电型可以应用于具有相反导电型的类似器件。

此外，本文中使用的n型或者P型可以定义为第一导电型或者第二导电型。同时，第一导电型和第二导电型表示不同的导电型。

此外，通常“+”表示区域被重掺杂的状态，以及“-”表示区域被轻掺杂的状态。

在下文中，为了使描述清楚，将描述第一导电型是n型以及第二导电型是P型的情况，但是本公开不限于此。

在附图中，x轴方向指横向，以及y轴方向指深度方向。

在下文中，为清楚说明，首先将描述制造功率半导体器件的方法。

制造功率半导体器件的方法

图1至图6是用于描述根据本公开示例性实施方式的制造功率半导体器件的方法的示意性处理截面图。

在下文中，将参考图1至图6描述根据本公开的示例性实施方式的制造功率半导体器件的方法。

首先，参照图1，可以形成具有一个表面和与一个表面相对的另一个表面并且由第一导电型漂移层120形成的基板。

在这种情况下，漂移层120可具有对应N型的导电型，但不限于此。

随后参照图1，可以在基板的一个表面上形成具有用于形成沟槽的开口部分的蚀刻掩模10。

蚀刻掩模10可以由氧化物形成。

由于蚀刻掩模10是由氧化物形成，所以可以顺序执行离子注入和热扩散处理。

此外，由于蚀刻掩模10可以由氧化物形成，所以可以使用一个蚀刻掩模10来处理初级沟槽130a和次级沟槽130b。

随后参照图1，可以从基板的表面在深度方向上形成对应于开口部分的初级沟槽130a。

然后，参照图2和图3，通过对初级沟槽130a执行离子注入和热扩散处理，可以形成浓度比第一导电型漂移层120的浓度高的第一导电型扩散层140。

在这种情况下，第一导电型扩散层140可以被形成为具有比第一导电型漂移层120的浓度高的浓度。

例如，扩散层140可具有对应于N0型的导电型。

由于扩散层140利用蚀刻掩模10形成在所述沟槽130a的下部，而不是形成在功率半导体器件的端部区域，所以，可以防止功率半导体器件的击穿电压的降低等，从而可以提高功率半导体器件的可靠性。

随后，参照图3，次级沟槽130b可以被形成为从初级沟槽130a的下表面在深度方向上延伸，并且穿过第一导电型扩散层140，使得可以完成最终沟槽(图3的130)。

即，如图3中所示，沟槽130可以由两次沟槽处理而形成。

此外，根据如上所述的离子注入的第一导电型扩散层140在深度方向上的杂质掺杂分布的峰值点位于阱层(图6的170)的下表面和次级沟槽130b的下表面之间的区域中。将下下面提供更详细的说明。

在形成第一导电型扩散层140的处理中，深度方向上的杂质掺杂分布的峰值点需要被形成在阱层(图6的170)下方并被考虑为在离子注入时与次级沟槽的下表面分开。

如图3中所示，第一导电型扩散层140可以以半圆形形成在基于初级沟槽130a和次级沟槽130b(在下文中称作130)的至少一个侧上。

具体地，如图2中所示的基于初级沟槽130a的下表面以圆形或椭圆形(除了初级沟槽区域之外)形成的第一导电型扩散层140由于第二沟槽130b的处理而可以以各半圆形状形成。

即，如图3中所示，扩散层140在彼此邻近的初级沟槽130a和次级沟槽130b之间以半圆形形成，使得半圆形可以彼此接触以从而形成单层。此外，根据如上所述的离子注入的第一导电型扩散层140在横向上的杂质掺杂分布的峰值点可以位于接触初级沟槽130a和次级沟槽130b的侧面的区域中。

即，在扩散层140的杂质掺杂分布中，随着距沟槽130的距离增加，杂质浓度值逐渐减小。

因此，扩散层在彼此邻近的沟槽130之间的中心部具有最低的杂质浓度值。下面提供更详细的说明。

随后，如图4中所示，可以去除蚀刻掩模10。

然后，如图5中所示，第一绝缘膜160可以形成在包括初级沟槽130a和次级沟槽130b的内壁的基板的一个表面上。

在这种情况下，第一绝缘膜160可以是栅氧化膜，但不限于此。

例如，第一绝缘膜160可以由SiO2形成，但不限于此。

然后，如图6中所示，第一电极165可以形成在初级和次级沟槽130中，并且阱层170可以通过将第二导电型杂质注入至基板的一个表面而形成。

可以通过将第二导电型杂质注入至基板表面从而使得阱层170的掺杂分布的峰值点位于基板的一个表面中，来形成阱层170。

第一电极165可以是栅电极并且由多晶硅形成，但不限于此。

同时，如图3和图4中所示，第二绝缘膜150可以在去除蚀刻掩模10之后形成绝缘膜160之前形成在包括初级和次级沟槽130的内壁的基板一个表面上并且被去除。

在这种情况下，第二绝缘膜150可以是牺牲氧化膜。

作为柔和地抛光初级和次级沟槽130的区域的处理的形成和去除牺牲氧化膜的处理，是一种用于去除在沟槽处理时出现的裂纹和缺陷以从而显著地减少此后将会出现的缺陷的处理。

如图6中所示，可以设置复数个初级和次级沟槽。

参照图6，制造功率半导体器件的方法可以包括，在形成第二导电型阱层70之后，分别在第二导电型阱层170的上部中多个初级和次级沟槽130的两个外壁处形成第二电极区域190；在第二导电型阱层170的上部中第二电极区域190之间形成浓度高于第二导电型阱层170的浓度的第二导电型本体区域180；在基板的一个表面中的第一沟槽130a上形成第三绝缘膜191以接触第一绝缘膜160和第一电极165；以及在包括第三绝缘膜191的基板的一个表面上形成第二电极193。

上述第二电极区域190可以是第一导电型发射极区域，而第二电极193可以是发射极电极。

此外，第二电极区域190可以是浓度高于扩散层140的浓度的N+型区域，并且本体区域180可以是浓度高于阱层的浓度的P+型区域，但是本公开不限于此。

如图6中所述，第二电极区域190可以复数个设置，并且每一个第二电极区域190可以被形成为彼此隔开。

随后，如图6中所示，可以在基板的深度方向上，在第一导电型漂移层120的下表面上形成第二导电型半导体基板110。

第二导电型半导体基板110可以由硅晶片形成，但不限于此。

功率半导体器件

图6是示意性地示出根据本公开示例性实施方式的功率半导体器件的配置的截面图。

如图6中所示，功率半导体器件100可以包括：基板，具有一个表面和与一个表面相对的另一个表面并且由第一导电型漂移层120形成；第一导电型扩散层140，形成在基板上并且杂质浓度高于第一导电型漂移层120的杂质浓度；第二导电型阱层170，形成在基板的一个表面内；沟槽130，从包括阱层170的基板的一个表面形成，以在深度方向上穿透扩散层140；第一绝缘膜160，形成在包括沟槽130的内壁的基板的表面上；以及形成在沟槽中的第一电极165。

同时，如图6中所示，第一导电型扩散层140可以以半圆形分别形成在基于沟槽130的两侧处。

即，如图6中所示，扩散层140以半圆形形成在彼此邻近的沟槽130之间，使得半圆形彼此接触以从而形成单层。

此外，第一绝缘膜160可以是栅氧化膜。

同时，如图6中所示，沟槽130的数目可以是复数个。

功率半导体器件100可以进一步包括：第二电极区域190，分别形成在第二导电型阱层170的上部中多个沟槽130的两个外壁处；第二导电型本体区域180，形成在第二导电型阱层170的上部中第二电极区域190之间并且杂质浓度高于第二导电型阱层170的杂质浓度；第三绝缘膜191，形成在基板的一个表面中的沟槽130上，以接触第一绝缘膜160和第一电极165；以及第二电极193，形成在包括第三绝缘膜191的基板的一个表面上。

第二电极区域190可以是第一导电型发射极区，以及第二电极193可以是发射极电极。

尽管未示出，在功率半导体器件100中，可以在第二导电型半导体基板110的下表面上形成第三电极(未示出)。第三电极可以是集电极电极，以及第二导电型半导体基板110可以操作为集电极区域。

图7是示意性地示出沿着图6的A-A'线的掺杂分布的曲线图。将参考图7描述功率半导体器件100在深度方向上的掺杂分布。

如图7中所示，第一导电型扩散层140在深度方向上的杂质掺杂分布的峰值点I可以位于第二导电型阱层170的下表面到沟槽130的下表面之间的区域处。

在这种情况下，由于第一导电型扩散层140在深度方向上的杂质掺杂浓度的峰值点I区域形成在在功率半导体器件的深度方向上与第二导电型阱层170隔开预定距离的点处，所以，在根据本公开的功率半导体器件中，尽管饱和电压Vce(sat)在操作时降低，但是阈电压VGE(th)的改变宽度较小。

此外，参照图7，可以理解的是，阱层170在深度方向上的杂质掺杂分布的峰值点I'位于基板的一个表面中。

在图7中，由于阱层170在深度方向上的杂质掺杂分布的峰值点I'位于基板的一个表面中，所以在N+型第二电极区域之下的阱层170的杂质浓度可以保持为相当高。

因此，根据本公开的示例性实施方式的功率半导体器件可以减少闩锁阻抗。

即，在根据本公开的示例性实施方式的功率半导体器件中，由于扩散层140的杂质掺杂浓度的峰值点形成在与阱层170隔开预定距离的点处，在根据本公开的功率半导体器件中，尽管饱和电压Vce(sat)在操作时减少，但是阈电压VGE(th)的改变宽度较小，并且同时，通过将阱层170的杂质浓度保持为相当高，可以减少闩锁阻抗。

图8是示意性地示出Vce(sat)和VGE(th)根据扩散层140的杂质浓度改变的曲线图。

参照图8，可以理解的是，在根据本公开的示例性实施方式的包括扩散层的功率半导体器件的情况下(即，埋入空穴累积IGBT(BHA IGBT))，根据扩散层140的杂质浓度的VGE(th)的改变宽度较小，但是在注入增强栅晶体管(IEGT)情况下，根据杂质浓度的VGE(th)的改变相当大。

在图8中，饱和电压Vce(sat)的减小意味着第一导电型扩散层140的杂质浓度增加。

在图8中，即使饱和电压Vce(sat)减小，由于根据本公开的示例性实施方式的包括扩散层的功率半导体器件(BHA IGBT)的VGE(th)的改变宽度不大，所以扩散层140的杂质浓度可以进一步增加。

图9是通过根据Vce的改变测量Ic获得的曲线图，以及图10是示出在深度方向上根据功率半导体器件的深度的累积的空穴的量的模拟结果的曲线图。

如在图9中所示，可以理解的是，在根据本公开的示例性实施方式的功率半导体器件中，扩散层140的杂质浓度高，从而使得Vce(sat)低。

具体地，可以理解的是，在对应一般IGBT的IEGT或者非IEGT的情况下，与根据本公开的示例性实施方式的功率半导体器件相比，Vce(sat)显著高。

同时，可以理解的是，与如在图10中所示的对应一般IGBT的IEGT或者非IEGT相比，在根据本公开的示例性实施方式的功率半导体器件(BHA IGBT)中，累积的空穴的量显著地高。

因此，在根据本公开的示例性实施方式的功率半导体器件中，可以显著地增加电导率调制现象，从而使得传导损耗显著地减少。

即，在根据本公开的示例性实施方式的功率半导体器件中，在形成扩散层140时，与现有技术相比，可以以高浓度诸如杂质，且空穴的移动可以由高浓度的杂质限制，从而使得功率半导体器件的开关速度增加，并且整个器件的操作可以得到改善。

图11是示意性地示出沿着图6的B-B'线的杂质浓度的曲线图。

参照图11，扩散层140在横向上的杂质掺杂分布的峰值点位于接触沟槽130的侧面的区域中。

即，在扩散层140的杂质掺杂分布中，在横向上随着距所述沟槽130的距离增加，杂质浓度的值逐渐减少。

因此，扩散层140在彼此邻近的沟槽130之间的中心部具有最低的杂质浓度值。

如上所述，由于扩散层140在彼此邻近的沟槽130之间的中心部具有最低的杂质浓度，当功率半导体器件导通高电流流过时，形成了空穴可以移动穿过的路径，从而使得功率半导体器件可具有抗闩锁的优良特性。

图12是示意性地示出当功率半导体器件导通时电子流和空穴流的流动的截面图。

根据本公开的示例性实施方式，由于第二导电型半导体基板110是通过在基板的下表面上注入第二导电型杂质而形成，所以，功率半导体器件可以具有自下部的pnpn结构的寄生半导体闸流管。

当寄生半导体闸流管操作时，IGBT处于IGBT不受栅极控制的状态，从而使得大量的电流流向正负电极。因此，会产生高热，使得器件烧坏。

如上所述的寄生半导体闸流管导通的现象被称为闩锁。

将详细地描述闩锁出现的原理。当功率半导体器件操作时，电子流可以如a1沿着形成在沟槽的侧面的沟道中流动。

空穴流被电子流牵引以从而如a2在电子流旁流动，穿过阱层的结面，并且流向第二电极193。

由于电子流在沟槽130的下端沿着沟道被注入到漂移层120中以提高该区域的导电性，所以，大多数的空穴流在沟道的下端处被注入到阱层170以通过第二电极区域190的下端流向发射极金属层160。

当较高的电流在功率半导体器件中流动以增加空穴流并因此在第二电极区域的下端D处的压降大于第二电极区域190和阱层170之间的接口的势垒时，结处于正向偏置，从而使得电子从第二电极区域190被注入到阱层170，并且由N+型第二电极区域190、P-型阱层170、N-型漂移区120以及P-型半导体基板110组成的寄生npnp半导体开关元件可以被操作。

因此，存在防止空穴流在第二电极区域190的下端增加的需要。

在根据本公开的示例性实施方式的功率半导体器件中，由于扩散层140在彼此邻近的沟槽130之间的中心部具有最低的杂质浓度，当功率半导体器件导通高电流流动时，形成了空穴可以移动通过的路径a3，从而使得功率半导体器件可具有抗闩锁的优良特性。

即，当功率半导体器件导通高电流流动时，因为在彼此邻近的沟槽130之间的中心部的杂质浓度低，所以空穴流可以在对应部分流动。

因此，可以防止空穴流流向第二电极区域190的下端D，从而使得可以防止闩锁的产生。

如上所述，在根据本公开的示例性实施方式的功率半导体器件及其制造的方法中，由于杂质浓度高于第一导电型漂移层的杂质浓度的第一导电型扩散层形成在沟槽之间，所以，空穴的移动可以被限制，从而使得功率半导体器件的传导损耗降低。

在根据本公开的示例性实施方式的功率半导体器件及其制造方法中，当应用次级沟槽处理时，由于第一导电型扩散层在厚度方向上的杂质掺杂浓度的峰值点被形成为与阱层隔开，所以，在包括绝缘栅双极晶体管(IGBT)器件的功率半导体器件导通时，阈电压的改变宽度减小。

此外，在根据本公开的示例性实施方式的功率半导体器件及其制造方法中，由于杂质浓度高于第一导电型漂移层的第一导电型扩散层在宽度方向上的杂质掺杂浓度的峰值点位于接触沟槽的侧面的区域中，所以当高电流流动时，可以在沟槽之间的中心部形成空穴可以移动通过的路径，从而使得功率半导体器件可具有抗闩锁的优良特性。

虽然在上文已示出并描述了示例性实施方式，但是对于本领域技术人员将显而易见的是，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可做出修改和变形。

Claims (11)

1.一种功率半导体器件，包括：

基板，具有一个表面和与所述一个表面相对的另一个表面并且包括第一导电型漂移层；

第二导电型半导体基板，设置在所述基板的所述另一个表面上；

第一导电型扩散层，设置在所述基板中并且杂质浓度高于所述漂移层的杂质浓度；

第二导电型阱层，设置在所述基板的所述一个表面下方；

沟槽，从包括所述阱层的所述基板的所述一个表面形成，以在第一方向上穿透所述扩散层；

绝缘膜，设置在包括所述沟槽的内壁的所述基板的所述一个表面上；以及

第一电极，设置在所述沟槽中，

其中，所述扩散层在垂直于所述第一方向的第二方向上的杂质掺杂浓度的峰值点位于接触所述沟槽的侧面的区域中。

2.根据权利要求1所述的功率半导体器件，其中，所述第一方向是深度方向，以及所述第二方向是横向。

3.根据权利要求1所述的功率半导体器件，其中，所述扩散层在所述第一方向上的杂质掺杂分布的峰值点位于所述阱层的下表面和所述沟槽的下表面之间的区域中。

4.根据权利要求1所述的功率半导体器件，其中，所述阱层在所述第一方向上的杂质掺杂分布的峰值点位于所述基板的所述一个表面中。

5.根据权利要求1所述的功率半导体器件，其中，所述扩散层以半圆形形状形成在所述沟槽的中心部的至少一侧上并且部分地与另一个相邻的扩散层重叠。

6.根据权利要求1所述的功率半导体器件，其中，所述扩散层在第一方向上的杂质掺杂分布的峰值点被形成为在第一方向上与所述阱层隔开。

7.一种功率半导体器件，包括：

基板，具有一个表面和与所述一个表面相对的另一个表面并且包括第一导电型漂移层；

第二导电型半导体基板，形成在所述基板的所述另一个表面上；

第一导电型扩散层，形成在所述基板中并且杂质浓度高于所述漂移层的杂质浓度；

第二导电型阱层，形成在所述基板的所述一个表面下方；

沟槽，从包括所述阱层的所述基板的所述一个表面形成，以便在深度方向上穿透所述扩散层；

第一绝缘膜，形成在包括所述沟槽的内壁的所述基板的所述一个表面上；以及

第一电极，形成在所述沟槽中，

其中，所述扩散层在深度方向上的杂质掺杂分布的峰值点位于所述阱层的下表面和所述沟槽的下表面之间的区域中。

8.一种制造功率半导体器件的方法，所述方法包括：

准备具有一个表面和与所述一个表面相对的另一个表面并且包括第一导电型漂移层的基板；

形成在所述基板的所述一个表面上具有开口部分的蚀刻掩模；

从所述基板的所述一个表面在深度方向上形成对应于所述开口部分的初级沟槽；

通过将第一导电型杂质离子注入到所述初级沟槽并执行热扩散处理使得注入的杂质朝向其它相邻的初级沟槽扩散来形成杂质浓度高于所述漂移层的第一导电型扩散层；

通过形成次级沟槽以从所述初级沟槽的下表面在深度方向上延伸并穿透所述扩散层，来完成最终沟槽；以及

在所述基板的所述一个表面中形成第二导电型阱层。

9.根据权利要求8所述的方法，其中，所述扩散层在横向上的杂质掺杂浓度的峰值点位于接触所述最终沟槽的侧面的区域中。

10.根据权利要求8所述的方法，其中，所述扩散层在所述深度方向上的杂质掺杂分布的峰值点位于所述阱层的下表面和所述沟槽的下表面之间的区域中。

11.根据权利要求8所述的方法，其中，通过将第二导电型杂质注入至所述基板的所述一个表面使得所述阱层的掺杂分布的峰值点位于所述基板的所述一个表面中，来执行所述阱层的形成。