CN104641358B - 用于数据移动的设备和方法 - Google Patents

用于数据移动的设备和方法 Download PDF

Info

Publication number
CN104641358B
CN104641358B CN201380044455.7A CN201380044455A CN104641358B CN 104641358 B CN104641358 B CN 104641358B CN 201380044455 A CN201380044455 A CN 201380044455A CN 104641358 B CN104641358 B CN 104641358B
Authority
CN
China
Prior art keywords
data
row address
source
latch
cell array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380044455.7A
Other languages
English (en)
Other versions
CN104641358A (zh
Inventor
金世振
申相浩
申喜燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104641358A publication Critical patent/CN104641358A/zh
Application granted granted Critical
Publication of CN104641358B publication Critical patent/CN104641358B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2236—Copy

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开涉及一种能够在终端的存储器中执行数据移动的设备和方法。所述设备包括：处理器，被配置为向存储器发送用于数据移动的命令和用于存储器中的数据移动的地址信息；存储器，被配置为响应于用于移动数据的命令的接收，通过使用地址信息在存储器中以字线为单位执行数据移动。

Description

用于数据移动的设备和方法
技术领域
本发明的实施例提供一种用于在终端中移动数据的设备和方法。更具体地讲(但不完全是)，本发明的实施例提供一种能够在终端的存储器中执行数据移动的设备和方法。
背景技术
现有技术的典型DRAM(动态随机存取存储器)包括一种在包括台式PC和便携式电话的所有种类的电子产品中通用的易失性存储器装置。更具体地讲，现有技术的典型DRAM是这样的一种类型的RAM(随机存取存储器)，其中，能够存储0或1值的存储器单元被构造成集成电路的形式并且任意存储器单元的值可被读取或改变。根据构造RAM的存储器单元的种类，RAM可被分类成(例如)DRAM、SRAM(静态随机存取存储器)、PRAM、MRAM等。
DRAM的存储器单元通常包括一个电容器和一个晶体管。电容器和晶体管是这样的电子装置：电容器储存预定量的电荷，晶体管放大或切换电信号。通过经由晶体管选择电容器中的任意一个并确定在选择的电容器中是否储存了电荷来执行用于读取存储在DRAM的存储器单元中的内容的处理。此外，可通过在电容器中充电或从电容器放电的处理来在存储器单元中记录逻辑值0或1。
DRAM通常包括多个存储体，所述多个存储体中的每个存储体包括多个单元阵列。所述多个单元阵列中的每个单元阵列包括多个存储器单元。所述多个存储器单元与对应的字线和对应的位线连接以形成单元阵列。
当高电压被施加到字线时，电可通过存储器单元的晶体管的操作在电容器和位线之间流动。
此时，如果在电容器中充电，可通过位线检测电压的微差，从而读取存储器单元的内容。
现有技术的典型DRAM遭受由于在存储器单元中使用电容器所导致的各种问题。电容器中的电荷随着时间逐渐释放。因此，当经过了一定时间，存储在存储器中的数据丢失。
由于在存储器单元的电容器中累积的电荷随着时间而消失，因此应周期性地刷新形成DRAM中的存储器单元的电容器。也就是说，在存储器单元中累积的电荷必须在读取过程中保持在电荷被正常放大的范围。存储器单元中的电荷量保持在可读水平的时间段被表示为数据保留时间。也就是说，在每个数据保留时间，DRAM的每个存储器单元必须被周期性地刷新。
发明内容
技术问题
因此，在现有技术的典型DRAM中，即使存储在每个存储器单元中的内容不被读取或写入，用于数据保留的刷新处理也被重复执行以持久放大在每个存储器单元的电容器中累积的电荷，从而刷新电容器。
在执行软件(例如，操作系统)的操作期间，将存储在主存储器(例如，易失性存储器形式的DRAM)中的内容移动到主存储器中的特定位置的操作被频繁地执行。也就是说，特定区域中的数据被频繁地移动到存储器中的另一区域。
技术方案
本发明的特定实施例的旨在至少部分地处理、解决、缓解或消除与现有技术关联的问题和/或缺点中的至少一个，例如，现有技术的以上讨论的缺陷中的至少一个。本发明的特定实施例旨在提供现有技术之上的至少一个优点，例如，下面描述的优点中的至少一个。
因此，本发明的特定实施例提供一种能够在终端的存储器中执行数据移动的设备和方法。
本发明的特定实施例提供一种能够在终端中执行有效且快速的数据移动的设备和方法。
根据本发明的一方面，提供一种用于在终端中移动数据的设备，所述设备包括存储器以及被配置为向存储器发送用于数据移动的命令和存储器中用于数据移动的地址信息的处理器；其中，存储器被配置为响应于用于移动数据的命令的接收，使用地址信息在存储器中以字线为单位执行数据移动。
根据本发明的另一方面，提供一种用于移动数据的方法，所述方法包括以下步骤：当接收到用于在存储器中移动数据的命令和用于移动数据的地址信息时，使用地址信息以字线为单位在存储器中执行数据移动。在特定实施例中，所述方法可包括接收用于在存储器中移动数据的命令和用于移动数据的地址信息的进一步的步骤。在特定实施例中，可在终端中实现所述方法。
本发明的另一方面提供一种包括被设置为当被执行时实现根据在此公开的任何方面或权利要求的方法、系统和/或设备的指令的计算机程序。本发明的进一步的方面提供一种存储这样的程序的机器可读存储器。
在实施下面的具体实施方式之前，可优先阐述整个专利文件使用的特定词语和短语的含义。
术语“包括”和“包含”及其衍生词意为不限制地包括(例如，包括但不限于)，并且也不意图(并且不)排除其它特征、元件、组件、整体、步骤、处理、操作、特性、性能和/或它们的组合；
除非上下文指示，否则单数形式包括复数指示物(因此，例如，参考“对象”包括参考这样的对象中的一个或更多个)；
“用于Y的X”(其中，Y是一些动作、处理、活动、操作或步骤，X是用于实施所述动作、处理、活动、操作或步骤的一些手段)的常用形式的语言包含的意思是手段X被专门但不唯一地调整、配置或布置为进行Y；
术语“或”是开放性的，意为和/或；
短语“与……关联”和“与其关联”及其衍生词可意为：包括、被包括在内、与……相互连接、包含、被包含在内、连接到或与……连接、结合到或与……结合、与……可通信的、与……合作、交错、并列、近似于、绑定到或与……绑定、具有、有……的性能等；
术语“控制器”表示控制至少一个操作的装置、系统或其部分，这样的装置可被实现在硬件、固件或软件或者它们中的至少二者的一些组合中。
应注意的是，与任何特定控制器关联的功能可以是集中式或分布式(无论本地的还是远程的)。
贯穿本专利文件提供针对特定词语和短语的定义，本领域的普通技术人员应理解，在许多情况(否则大多数情况)下，这样的定义适用于如此定义的词语和短语的先前用途以及未来用途。
有益效果
在特定示例性实施例中，所述设备和方法可实现在终端的存储器中的数据移动，其中，数据移动不仅有效而且高速。
通过以下结合附图公开本发明的示例性实施例的详细描述，对本领域技术人员而言，本发明的其它方面、优点和显著特征将变得清楚。
附图说明
通过以下结合附图的详细描述，本发明的方面以及特定示例性实施例的以上和其它的方面、特征、优点将更清楚，在附图中：
图1示出根据现有技术在处理器和存储器之间移动数据的操作；
图2示出根据现有技术在单独的硬件和存储器之间移动数据的操作；
图3是示出根据本发明的示例性实施例的终端的结构的高级框图；
图4示出根据本发明的示例性实施例的通过终端中的系统总线相互连接的处理器和存储器(DRAM)；
图5是示出根据本发明的示例性实施例的存储器(DRAM)的结构的高级框图；
图6示出根据本发明的示例性实施例的单元阵列的结构；
图7是示出根据本发明的示例性实施例的在终端中执行数据移动的操作的流程图；
图8是示出根据本发明的第一示例性实施例的在存储器(DRAM)中执行数据移动的操作的流程图；
图9是示出根据本发明的第二示例性实施例的在存储器(DRAM)中执行数据移动的操作的流程图；
图10是示出根据本发明的第三示例性实施例的在存储器(DRAM)中执行数据移动的操作的流程图。
具体实施方式
参照附图提供本发明的示例性实施例的以下描述来帮助全面理解如权利要求限定的本发明。所述描述包括各种具体细节以帮助理解，但是这些细节将被视为仅是示例性的。因此，本领域的普通技术人员将理解，在不脱离本发明的范围的情况下，可对在此描述的实施例进行各种改变和修改。
在以下描述和权利要求中使用的术语和词语不限于书面含义，但是所述术语和词语仅用于使本发明被清楚且一致地理解。因此，对本领域技术人员应是清楚的是，提供本发明的示例性实施例的以下描述仅是为了说明的目的而不是为了限制如权利要求限定的本发明的目的。
尽管相同或相似的组件可在不同的附图中示出，但是它们可由相同或相似的参考标号来指定。
为了清楚和简洁，可省略对现有技术已知的结构、构造、功能或处理的详细描述，从而避免模糊本发明的主题。
结合本发明的具体方面、实施例或示例所描述的特征、元件、组件、整体、步骤、处理、操作、功能、特性、性能和/或它们的组将被理解为，除非与在此描述的任何其它的方面、实施例或示例不兼容，否则可应用于在此描述的任何其它的方面、实施例或示例。
下面讨论的图1至图10以及其中示出的各种实施例仅用作说明而不应以任何方式被解释为限制本发明的范围。本领域技术人员将理解本发明的实施例可以以任何适当布置的电子装置来实现。
根据本发明的示例性实施例的终端可以以便携式终端或固定终端的形式。这里，便携式终端表示用户可携带的便携式移动电子装置，并且可以以(例如)视频电话、智能电话、IMT-2000(国际移动电信2000)终端、WCDMA终端、UMTS(通用移动电信服务)终端、PDA(个人数字助理)、PMP(便携式多媒体播放器)、DMB(数字多媒体广播)终端、电子书、便携式计算机(笔记本、平板等)或数字相机的形式。固定终端可以以(例如)个人计算机等的形式。
图1示出根据现有技术在处理器和存储器之间移动数据的操作。
在图1中，用于执行包括移动存储器的数据的操作的程序代码的处理器100、作为主存储器的DRAM 120以及各种外围装置通过系统总线相互连接。
如下所述的处理被执行以将数据从特定区域移动到DRAM 120中的另一区域。
1、处理器100从DRAM 120读取包括部分源数据的预定大小的数据。此时，所读取的数据可被移动到处理器100中的高速缓存102。当处理器需要与DRAM 120中的相同位置的数据对应的数据时，高速缓存102提供所述数据。
2、从DRAM 120读取的数据被堆栈到处理器100的寄存器101。
3、处理器100将寄存器101中堆栈的数据记录到DRAM 120的目的地址。在这种情况下，所记录的数据被记录到存在于处理器100中的高速缓存102中，实际记录到DRAM 120会被延迟。
4、处理1至3可重复直至全部数据的移动完成为止。
在DRAM 120的源地址中记录的数据通过以上处理被移动到DRAM 120的特定位置，即，目的地址。不管数据的大小如何，上述处理可用来在各种存储器中移动数据。
然而，在如上所述的数据移动处理中，处理器100干涉将来自DRAM 120的数据读取到处理器100的内部寄存器101并将所述数据发送回DRAM 120的处理。当移动相对少量的数据时可能没有严重问题。然而，在相对大量(例如，上千到上百字节)的数据的移动中会有较大的负担。因此，移动存储器的相对大量的数据可消耗大量时间，这潜在地造成了装置的差性能。
高速缓存102表示用于临时存储在不久的将来可用的数据的存储单元。由于处理器100能够比访问DRAM 120更快地访问高速缓存102，因此，为了读取或写入被频繁访问的数据，将数据存储在高速缓存102中并使用高速缓存102中的数据而不是每次都访问DRAM120会是有用的。在一些情况下，通过硬件的机制来自动控制高速缓存102的操作，在这种情况下可无需软件来控制高速缓存102。
典型程序具有两种性能以使：(i)已经用过的数据很可能在短时间内被再使用，(ii)与已经用过的数据相邻的数据很可能也被使用。前者被表示为时间局部性，后者被表示为空间局部性。由于这些性能，在主存储器所存储的数据中可由处理器在不久的将来访问的数据位于高速缓存中。
然而，根据用于在存储器中数据移动的处理，有可能在数据移动处理期间存储在高速缓存102中的已有数据被删除，而从DRAM 120移动的数据被填充到高速缓存中。如果被移动的数据将来被处理器访问，则可能不存在问题。然而，由于处理器在数据从存储器移动到高速缓存期间访问该数据，因此，处理器再次访问该数据可能性低。也就是说，移动存储器的数据的操作导致有可能不必要的数据填充高速缓存102从而污染高速缓存。当高速缓存102被污染时，再次用有用数据填充高速缓存102会消耗长时间，从而长时间降低了系统的性能。
将被移动的数据通过系统总线130从DRAM 120发送到处理器100，或从处理器100发送到DRAM 120。由于系统总线130通常是由其它外围装置共享的资源，因此在移动存储器的数据的操作期间外围装置通常不能使用系统总线。因此，移动存储器的数据的操作可成为降低系统性能的主要原因。
为了解决如上所述的在处理器和DRAM之间移动数据的操作中的问题，特定系统具有在移动数据的操作中使用的单独的硬件。单独的硬件直接访问存储器以便执行移动存储器的数据的操作(参照图2示出)，而不是处理器执行移动存储器的数据的操作。
图2示出根据现有技术在单独的硬件和存储器之间移动数据的操作。如图2所示，处理器200、作为主存储器的DRAM 220、DMA(直接存储器访问)控制单元以及各种外围装置通过系统总线230相互连接。
将存储在DRAM 220中的特定区域的数据移动到另一区域的处理将如下所述地执行：
1、处理器200将包括源地址、目的地址和将被移动的源数据的大小的命令从DRAM发送到DMA控制器210；
2、DMA控制器210从DRAM 220读取在源地址的数据中的预定量的数据；
3、DMA控制器210将读取的数据存储到DRAM 220的目的地址；
4、处理2和3被重复执行直至在存储器的指定区域中的数据的移动完成为止；
5、DMA控制器210以如中断等的方式向处理器报告在存储器中的数据移动完成。
图3是示出根据本发明的实施例的终端的框图，图4示出根据本发明的实施例(例如，图3的实施例)的通过终端中的系统总线相互连接的处理器和存储器，图5是示出根据本发明的实施例(例如，图3和/或图4的实施例)的存储器(DRAM)的结构的框图，图6是示出根据本发明的实施例(例如，图3、图4和/或图5的实施例)的存储器(DRAM)的单元阵列的结构的示图。
参照图3，RF(射频，Radio Frequency)单元323执行便携式终端的无线通信功能。RF单元323包括：RF发送器，用于对被发送的信号的频率进行上变频(up-converting)并放大；RF接收器，用于对接收的信号进行下变频(down-converting)并以低噪声方式放大。数据处理器320包括：发送器，用于对发送的信号进行编码并调制；接收器，用于对接收的信号进行解码并解调。例如，数据处理器320被构造为具有调制解调器和编解码器。这里，编解码器包括用于处理分组数据的数据编解码器和用于处理音频信号的音频编解码器。音频处理器325再现从音频编解码器接收的音频信号或将从麦克风输入的音频信号发送到数据处理器320的音频编解码器。
键输入单元327包括用于输入数字和字符信息的键以及用于设置各种功能的功能键。
相机单元340拍摄图像数据，并且相机单元340包括：相机传感器，用于将摄取的光信号转换为电信号；信号处理器，用于将从相机传感器接收的模拟图像信号转换为数字数据。这里，假定相机传感器是CCD(电荷耦合器件)或CMOS(互补金属氧化物半导体)，信号处理器通过DSP(数字信号处理器)来实现。此外，相机传感器和信号处理器被集成建立或者分开构造。
在ISP(图像信号处理)实施诸如伽马校正、插值、空间变换、镜像效应、成像比例、AWB(自动白平衡，Auto White Balance)、AE(自动曝光，Automatic Exposure)、AF(自动对焦，Auto Focus)等的功能时，图像处理器350执行ISP以在显示单元360上显示从相机输出的图像信号。因此，图像处理器350以帧为单位来处理从相机340输出的图像信号，并输出要随显示单元360的性能和大小而调整的帧图像数据。此外，图像处理器350包括图像编解码器并执行以预定方式压缩在显示单元360中显示的帧图像数据或者从压缩的帧图像数据恢复原始帧图像数据。这里，图像编解码器可以是JPEG编解码器、MPEG4编解码器、小波编解码器等。假定图像处理器350具有OSD(同屏显示)功能。图像处理器350在处理器310的控制下根据显示屏幕的大小来输出OSD数据。
显示单元360在屏幕上显示从图像处理器350输出的图像信号以及从处理器310输出的用户数据。这里，LCD用作显示单元360。在这种情况下，显示单元360包括LCD控制器、用于存储图像数据的存储器、LCD显示装置等。这里，当LCD以触摸屏形式实现时，LCD用作输入单元，并且显示单元360具有在其上显示的键，诸如键输入单元327。
处理器310执行控制终端的常规操作的功能。
此外，根据本公开的实施例，处理器310将用于在存储器中移动数据的命令以及用于移动数据的地址信息发送到存储器。
此时，用于移动数据的命令可以是第一数据移动命令、第二数据移动命令、第三数据移动命令中的一个或更多个，其中，第一数据移动命令用于在同一单元阵列内移动数据，第二数据移动命令用于在不同的单元阵列之间移动数据，第三数据移动命令用于根据地址信息在同一单元阵列内或在不同的单元阵列之间移动数据。
此外，地址信息可包括在用于移动数据的命令被发送之后发送的、作为移动对象的源行地址和作为移动目的地的目的行地址。
此外，处理器310将用于在终端的待机模式下在同一单元阵列中移动数据的第一数据移动命令发送到DRAM 331，并将包括在同一单元阵列中的作为对象地址的源行地址和作为目的地址的目的行地址依次发送到DRAM331。
此外，处理器310将用于在不同的单元阵列之间移动数据的第二数据移动命令发送到DRAM 331，并将分别包括在不同的单元阵列中的每个单元阵列中的作为对象地址的源行地址和作为目的地址的目的行地址依次发送到DRAM 331。
此外，处理器310将第三数据移动命令发送到所述DRAM，并将包括在同一单元阵列中或包括在不同的单元阵列中的源行地址和目的行地址依次发送到DRAM 331。
当DRAM 331中的数据移动完成被报告时，处理器310将文本数据移动命令发送到DRAM 331。
此外，处理器310通过存储在包括在DRAM 331中的特定寄存器中的值确定数据移动是否完成。例如，当值“1”被存储在特定寄存器中时，处理器310确定DRAM 331中的数据移动完成，并将下一数据移动命令依次发送到DRAM 331。
处理器310可发送相应的命令以在具有多个存储体(bank)的DRAM 331的每个存储体中执行数据移动、常规的写入/读取操作和刷新操作。
如图4所示，处理器310通过系统总线410将数据移动命令发送到DRAM331并从DRAM331接收数据移动完成的报告。
存储器330包括程序存储器和数据存储器。程序存储器存储用于控制终端的常规操作的程序和用于控制存储器中的数据移动的程序。此外，在程序的操作期间数据存储器执行临时存储常规数据的功能。
当存储器330从处理器310接收到用于移动数据的命令时，存储器330通过使用其中的地址信息以字线为单位执行数据移动。
存储器330包括易失性存储器和非易失性存储器。在特定实施例中，数据移动与易失性存储器相关。将利用各种示例来描述DRAM 331中的数据移动。
参照图5，将在下面描述DRAM 331的结构。
图5是示出DRAM 331的结构的部分的框图，在附图中示出包括多个单元阵列的特定存储体500。
DRAM 331包括：具有多个单元阵列的存储体500、列地址锁存器510、源行地址锁存器520、目的行地址锁存器530、I/O锁存器540、命令锁存器550和命令解码器560。
DRAM 331包括多个存储体，并且所述多个存储体中的特定存储体500包括多个单元阵列501a、501b……。每个单元阵列包括：列解码器502a、502b……、行解码器503a、503b……、读出放大器504a、504b…….。
如图6所示，所述多个单元阵列501a、501b……分别包括分别连接到多个字线和多个位线的多个存储器单元。所述多个存储器单元中存储数据。
如图6所示，单元阵列包括以M行与N列布置的M×N阵列的存储器单元。存储器单元的每行对应于各个源字线并包括N个存储器单元。存储器单元的每列对应于各个位线并包括M个存储器单元。在特定实施例中，可以以字线为单位执行数据移动。例如，在特定实施例中，字线的单位可对应于特定数量的存储器单元(例如，N个存储器单元)。例如，N是在单元阵列的每一行中的存储器单元的数量，或是连接到相同源字线的存储器单元的数量。另一方面，M是在单元阵列的每一列中的存储器单元的数量，或是连接到相同位线的存储器单元的数量。
当列解码器502a、502b……分别从列地址锁存器510接收到列地址时，列解码器502a、502b……分别在其单元阵列中选择与列地址对应的位线。因此，电压被施加到选择的位线并选通选择的位线。
当行解码器503a、503b……分别从源行地址锁存器520接收到源行地址或者从目的行地址锁存器530接收到目的行地址时，行解码器503a、503b……分别在对应的单元阵列中选择与源行地址或目的行地址对应的字线。因此，电压被施加到选择的字线并开启选择的字线。
读出放大器504a、504b……分别对通过位线移动的数据进行放大。另外，在数据移动被执行时，读出放大器504a、504b……分别对通过位线移动的连接到源字线的所述多个存储器单元的数据进行放大。读出放大器504a、504b……通过I/O锁存器540将放大后的数据发送到同一单元阵列的目的字线或不同的单元阵列的目的字线。
列地址锁存器510由所述多个存储体共享并与I/O锁存器540连接以便对通过I/O锁存器540从处理器310接收的列地址进行锁存。
另外，在数据移动被执行时，源行地址锁存器520对从处理器310接收的源行地址进行锁存并将锁存的源行地址发送到单元阵列的行解码器。
目的行地址锁存器530由所述多个存储体共享并与I/O锁存器540连接以便对从处理器310接收的行地址进行锁存。
此外，在数据移动被执行时，目的行地址锁存器530对从处理器310接收的目的行地址进行锁存并将锁存的目的行地址发送到包括目的行地址的单元阵列的行解码器。
I/O锁存器540由所述多个存储体共享并在读取/写入功能被实施时发送从相应的读出放大器接收的数据。
此外，根据本公开的实施例，I/O锁存器540将从单元阵列(在下文中表示为源单元阵列)的读出放大器接收的、作为待移动的对象的数据发送到作为数据被移动到的目的地的单元阵列(在下文中表示为目的单元阵列)的读出放大器。
命令锁存器550与I/O锁存器540连接以便对通过I/O锁存器540从处理器530接收的命令进行锁存，并将锁存的数据移动命令发送到命令解码器560。被命令锁存器550锁存的命令包括：第一数据移动命令，用于在同一单元阵列内移动数据；第二数据移动命令，用于在不同的单元阵列之间移动数据；第三数据移动命令，用于根据源行地址和目的行地址在同一单元阵列内或在不同的单元阵列之间移动数据。
命令解码器560对从命令锁存器550接收的命令进行解码以输出各种控制信号。命令解码器560对第一数据移动命令、第二数据移动命令或第三数据移动命令进行解码以输出用于执行数据移动的控制信号。根据从命令解码器560输出的控制信号，可控制目的行地址锁存器530、行解码器503a、503b……、读出放大器504a、504b……等的操作。
将参照图7至图10详细描述在终端的存储器中移动数据的操作。
图7是示出根据本发明的示例性实施例的在终端中执行数据移动的操作的流程图，图8是示出根据本发明的第一实施例的在存储器(DRAM)中执行数据移动的操作的流程图，图9是示出根据本发明的第二实施例的在存储器(DRAM)中执行数据移动的操作的流程图，图10是示出根据本发明的第三实施例的在存储器(DRAM)中执行数据移动的操作的流程图。
在下文中，将参照图7至图10详细描述本发明的示例性实施例。
参照图7，在步骤701，处理器310确定终端的当前模式。如果终端的当前模式是待机模式，则处理器310在步骤702检测到此情形并进行到步骤703从而在DRAM中执行数据移动。将参照图8和图9详细描述在步骤703执行的DRAM中的数据移动。
当在步骤703，在DRAM中数据移动被执行的同时待机模式结束时，换句话说，当待机模式切换到另一种模式或者终端被断电时，处理器310在步骤704检测到此情形并依次进行到步骤705从而结束在DRAM中的数据移动。
首先，将参照图8详细描述在DRAM中执行数据移动的操作。当在步骤801，在终端的待机模式下，DRAM从处理器310接收到用于在同一单元阵列中移动数据的第一数据移动命令时，命令锁存器550对第一数据移动命令进行锁存，然后命令解码器560对第一数据移动命令解码，以便将用于执行第一数据移动的控制信号输出到源行地址锁存器520、目的行地址锁存器530、行解码器503a、503b……以及读出放大器504a、504b……。第一数据移动命令可以以十六进制形式(例如，“20h”)来呈现。
下一步，在步骤802期间，通过I/O锁存器540接收的源行地址由源行地址锁存器520锁存，通过I/O锁存器540接收的目的行地址由目的行地址锁存器530锁存。
当用于在同一单元阵列中移动数据的第一数据移动命令被接收时，由源行地址锁存器520锁存的源行地址以及由目的行地址锁存器530锁存的目的行地址被发送到包括源行地址和目的行地址的同一单元阵列的行解码器。
持续地，当已经接收到源行地址和目的行地址的行解码器首先在行解码器的单元阵列中将与目的行地址对应的字线选择为目的字线时，在步骤804期间，目的字线暂时被选通而后被断开并放电。也就是说，当行解码器选择与目的行地址对应的目的字线时，电压被施加到目的字线并选通目的字线。然后，存储在与目的字线连接的多个存储器单元中的数据通过位线被移动到读出放大器，并且目的字线被断开并放电。
在连接到目的字线的多个存储器单元被放电之后，在步骤805期间，当行解码器在单元阵列中将与源行地址对应的字线选择为源字线时，电压被施加到源字线并选通源字线。
当在步骤806，存储在连接到电压所施加的源字线的多个存储器单元中的数据通过位线被移动到读出放大器/通过读出放大器移动时，在步骤807，源字线被断开。此时，通过读出放大器放大的数据被复制到源字线以便断开源字线，从而防止源字线放电。
当在行解码器再次选择目的字线的同时电压被施加到目的字线并选通目的字线时，读出放大器中放大的数据被移动到目的字线。因此，在步骤809期间，在同一单元阵列中的数据移动完成。
例如，通过源行地址锁存器520和目的行地址锁存器530使源行地址和目的行地址锁存的地址是包括在图5中的单元阵列501a中的行地址，源行地址和目的行地址被发送到单元阵列501a的行解码器503a。如图6所示，当多个字线中与目的行地址对应的字线通过行解码器503a被选为目的字线B时，目的字线B类似于步骤804的操作被放电。
当多个字线中与源行地址对应的字线通过行解码器503a被选为源字线A时，电压被施加到源字线A并选通源字线A。因此，在所述多个存储器单元中，指示每个存储器单元的电压和施加的电压之间的电压差的数据通过位线被移动到读出放大器504，然后读出放大器504对移动的数据进行放大。当源字线的数据被移动到读出放大器504时，源字线A被断开，电压被再次施加到由读出放大器504选择的目的字线B并选通目的字线B。因此，在读出放大器504中放大的数据被移动到目的字线B，其结果是，在同一单元阵列501a中的数据移动完成。
将参照图9描述在步骤703在DRAM中执行数据移动的操作。当在步骤901，在终端的待机模式下，从处理器310接收到用于在不同的单元阵列之间移动数据的第二数据移动命令时，第二数据移动命令通过命令锁存器550被锁存，并通过命令解码器560被依次解码。然后，第二数据移动命令将用于执行第二数据移动的控制信号输出到源行地址锁存器520、目的行地址锁存器530、行解码器503a、503b……以及读出放大器504a、504b……。第二数据移动命令可以以十六进制形式(例如，“30h”)来呈现。
接下来，在步骤902期间通过I/O锁存器540接收的源行地址通过源行地址锁存器520被锁存，在步骤903期间通过I/O锁存器540接收的目的行地址通过目的行地址锁存器530被锁存。
当用于在不同的单元阵列之间移动数据的第二数据移动命令被接收时，由源行地址锁存器520锁存的源行地址和由目的行地址锁存器530锁存的目的行地址被包括在各个单元阵列中。然后，当由目的行地址锁存器530锁存的目的行地址被发送到包括目的行地址的目的单元阵列的行解码器(在下文中，被表示为“目的行解码器”)时，由源行地址锁存器520锁存的源行地址被发送到包括源行地址的源单元阵列的行解码器(在下文中，被表示为“源行解码器”)。
当在步骤904期间，与目的行地址对应的字线通过在目的单元阵列中的目的行解码器被选为目的字线时，目的字线被暂时选通和断开，并最终被放电。也就是说，当在步骤904，随着目的行解码器选择目的字线，电压被施加到目的字线并选通目的字线时，存储在连接到目的字线的多个存储器单元中的数据移动到目的单元阵列的读出放大器。然后，目的字线随着目的字线的断开而被放电。
当在步骤904期间，在目的字线被放电的同时，与源行地址对应的字线通过源单元阵列中的源行解码器被选为源字线时，电压被施加到源字线并选通源字线。
然后，在步骤905期间，存储在连接到源字线的多个存储器单元中的数据通过位线被移动到源单元阵列的读出放大器并由读出放大器放大，并且在步骤906源字线依次被断开。此时，由源单元阵列的读出放大器放大的数据被复制到源字线以防止源字线随着源字线的断开而被放电。
通过源单元阵列的读出放大器放大的数据发送到I/O锁存器540，I/O锁存器540实施所述数据被发送到目的单元阵列的读出放大器的步骤908。
如果I/O锁存器540的维数可变，则I/O锁存器540可将源阵列的读出放大器的数据接收到分开的部分中，并将所述数据发送到目的单元阵列的读出放大器。
另一方面，如果I/O锁存器540具有与连接到单元阵列的字线的多个存储器单元的维数相同的维数，则I/O锁存器540立即从源单元阵列接收全部数据并将所述数据发送到目的单元阵列的读出放大器。
当在目的单元阵列的读出放大器中接收到源字线的数据之后，在步骤909期间，目的字线再次被目的行解码器选择并且具有用于开启目的字线的所施加的电压时，在目的单元阵列的读出放大器中接收的数据移动到目的字线，从而执行完成在不同的单元阵列之间的数据移动的步骤910。
例如，如果由源行地址锁存器520锁存的源行地址是包括在图5中的单元阵列501a中的行地址，而由目的行地址锁存器530锁存的目的行地址是包括在图5中的单元阵列501b中的行地址，则源行地址被发送到源行解码器503a，目的行地址被发送到目的行解码器503b。
当与目的行地址对应的目的字线通过目的行解码器503b被选择时，目的字线如步骤904被放电。同时，当与源行地址对应的源字线通过源行解码器503a被选择时，电压被施加到源字线并选通源字线，并且，在连接到源字线的多个存储器单元中，指示每个存储器单元的电压与施加的电压之间的电压差的数据通过位线被移动到读出放大器504a。当数据通过读出放大器504a被放大时，源字线被断开并且在读出放大器504a中放大的数据被发送到I/O锁存器540。然后，当发送到I/O锁存器540的数据被发送到单元阵列501b的读出放大器504b时，由行解码器503b再次选择的目的字线被选通。读出放大器504b的数据通过位线被依次移动到目的字线，从而完成不同的单元阵列之间的数据移动。
将参照图10描述在步骤703期间在DRAM中移动数据的操作。当在步骤1001，在终端的待机模式下从处理器310接收到第三数据移动命令时，第三数据移动命令通过命令锁存器550被锁存并通过命令解码器560被解码。然后，第三数据移动命令将用于执行第三数据移动的控制信号输出到源行地址锁存器520、目的行地址锁存器530、行解码器503a、503b……以及读出放大器504a、504b……。第三数据移动命令可以以十六进制形式(例如，“40h”)来呈现。
接下来，通过I/O锁存器540接收的源行地址在步骤1002期间由源行地址锁存器520锁存，通过I/O锁存器540接收的目的行地址在步骤1003期间由目的行地址锁存器530锁存。
当由源行地址锁存器520锁存的源行地址与由目的行地址锁存器530锁存的目的行地址被发送到同一单元阵列的行解码器时，在执行步骤1004的同时实施与图8中的步骤804至809的处理相同的处理以在同一单元阵列中移动数据。
然而，当由源行地址锁存器520锁存的源行地址与由目的行地址锁存器530锁存的目的行地址被发送到不同的单元阵列的行解码器时，在实施步骤1005的同时执行与图9中的步骤904至910的处理相同的处理以在不同的单元阵列之间移动数据。
在本发明的示例性实施例中，如上所述，在DRAM中以字线为单位建立数据移动，所述数据移动在同一单元阵列中通过由包括在一个单元阵列中的多个存储器单元共享的读出放大器来执行。此外，不同的单元阵列之间(即，不同的存储体之间)的数据移动通过由包括多个单元阵列的多个存储体共享的I/O锁存器来执行。
根据本发明的特定示例性实施例，虽然数据移动被执行以在DRAM中保证空余区域，但是可利用包括在DRAM中的读出放大器和I/O锁存器在DRAM中高速建立数据移动。具体地讲，本发明的特定实施例无需单独的硬件结构来执行数据移动，也无需将DRAM的数据移出DRAM并再次移入DRAM。
将理解的是，本发明的实施例可以以硬件、软件或硬件与软件的组合的形式来实现。不管所述软件是否可被删除还是可被重写，任何这样的软件可被存储在诸如ROM(只读存储器)的易失性或非易失性存储装置中，或者存储在诸如RAM(随机存取存储器)、存储器芯片、存储器装置或存储器集成电路的存储器中，或者存储在诸如CD(致密盘)、DVD(数字多功能盘)、磁盘或磁带的光学或磁性可记录且同时由机器(例如，计算机)可读的存储介质中。
将理解的是，存储装置和存储介质是适于存储包括在被执行时实施本发明的实施例的指令的程序的机器可读存储器的实施例。因此，实施例提供一种包括用于实现根据在此公开的任何方面或权利要求的设备、系统或方法，以及存储这样的程序的机器可读存储器。
例如，将理解的是，本发明的实施例(例如，用于控制用于测量来自输入装置的输入的坐标的设备的示例性方法)可通过包括控制器和存储器的计算机或便携式终端来实现。将理解的是，存储器是适于存储包括用于实现本发明的示例性实施例的指令的程序的机器可读存储介质的示例。因此，本发明的实施例包括包含用于实现根据在此公开的任何方面或权利要求的设备和/或方法的代码的程序，以及存储这样的程序并可由机器(计算机等)读取的存储介质。另外，这样的程序可通过诸如通过有线或无线连接发送的通信信号的任何介质来以电的方式传输，并且本公开的实施例适当地包括此程序的等同物。
尽管已参照本发明的特定示例性实施例示出并描述了本发明，但是将由本领域技术人员理解的是，在不脱离由权利要求限定的本发明的范围的情况下可进行各种改变和修改。意图在于，本发明包含如落入权利要求的范围内的改变和修改。

Claims (15)

1.一种用于在终端中移动数据的设备，包括：
处理器，被配置为向存储器发送用于数据移动的命令和用于存储器中的数据移动的地址信息；
存储器，被配置为响应于用于数据移动的命令的接收，通过使用地址信息在存储器中以字线为单位执行数据移动，
其中，如果用于数据移动的命令用于在同一单元阵列内移动数据，则数据移动在同一单元阵列中通过由多个存储器单元共享的读出放大器来执行。
2.根据权利要求1所述的设备，其中，用于数据移动的命令包括第一数据移动命令、第二数据移动命令、第三数据移动命令中的至少一个，其中，第一数据移动命令用于在同一单元阵列内移动数据，第二数据移动命令用于在不同的单元阵列之间移动数据，第三数据移动命令用于根据地址信息在同一单元阵列内或在不同的单元阵列之间移动数据。
3.根据权利要求1所述的设备，其中，存储器包括：
多个单元阵列，在所述多个单元阵列中，数据移动在同一单元阵列中或在不同的单元阵列之间被执行；
源行地址锁存器，被配置为对源行地址进行锁存并将锁存的源行地址发送到包括源行地址的源单元阵列的源行解码器；
目的行地址锁存器，被配置为对目的行地址进行锁存并将锁存的目的行地址发送到包括目的行地址的目的单元阵列的目的行解码器；
I/O锁存器，被配置为在不同的单元阵列之间的数据移动被执行时将从源单元阵列的读出放大器接收的数据发送到目的单元阵列的读出放大器。
4.根据权利要求3所述的设备，其中，所述多个单元阵列中的每个单元阵列包括行解码器和读出放大器，其中，读出放大器被配置为在数据移动在同一单元阵列中被执行时将与源行地址对应的源字线的数据发送到与目的行地址对应的目的字线。
5.根据权利要求3所述的设备，其中，同一单元行解码器被配置为当数据移动在同一单元阵列中被执行时选择与源行地址对应的源字线以及与目的行地址对应的目的字线，从而将电压施加到源字线和目的字线，而源行解码器被配置为当数据移动在不同的单元阵列之间被执行时选择与来自源单元地址的源地址对应的源字线并选择与目的地址对应的目的字线，从而将电压施加到源字线和目的字线。
6.根据权利要求3所述的设备，其中，当数据移动在不同的单元阵列之间被执行时，源单元阵列的读出放大器将放大后的数据发送到I/O锁存器，而目的单元阵列的读出放大器将从I/O锁存器接收的数据发送到目的单元阵列的目的字线。
7.根据权利要求3所述的设备，还包括：命令锁存器，被配置为通过I/O锁存器接收用于移动数据的命令；命令解码器，被配置为对从命令锁存器接收的用于移动数据的命令进行解码以输出用于移动数据的控制信号。
8.一种用于在终端中移动数据的方法，包括：
接收用于在存储器中移动数据的命令和用于移动数据的地址信息；
通过使用地址信息以字线为单位在存储器中执行数据移动，
其中，如果用于数据移动的命令用于在同一单元阵列内移动数据，则数据移动在同一单元阵列中通过由多个存储器单元共享的读出放大器来执行。
9.根据权利要求8所述的方法，其中，执行数据移动的步骤包括：
当在终端的待机模式下从处理器接收到用于在同一单元阵列中移动数据的第一数据移动命令时，通过使用已接收到的源行地址和目的行地址，将与源行地址对应的源字线的数据发送到与目的行地址对应的目的字线；
当在终端的待机模式下从处理器接收到用于在不同的单元阵列之间移动数据的第二数据移动命令时，通过使用将被接收的源行地址和目的行地址，将与源单元阵列中的源行地址对应的源字线的数据发送到与目的单元阵列中的目的行地址对应的目的字线。
10.根据权利要求9所述的方法，其中，在同一单元阵列中执行数据移动的步骤包括：
当接收到源行地址和目的行地址时，通过源行地址锁存器对源行地址进行锁存，并通过目的行地址锁存器对目的行地址进行锁存；
将锁存的源行地址和目的行地址发送到同一单元阵列的行解码器；
对与由行解码器选择的目的行地址对应的目的字线进行放电；
当电压被施加到与由行解码器选择的源行地址对应的源字线时，将源字线的数据发送到同一单元阵列的读出放大器；
当源字线被断开并且电压被施加到由行解码器选择的目的字线时，将同一单元阵列的读出放大器的数据移动到目的字线。
11.根据权利要求10所述的方法，其中，对目的字线进行放电的步骤包括：随着目的字线被暂时选通并随后被断开，对连接到目的字线的多个存储器单元进行放电。
12.根据权利要求9所述的方法，其中，在不同的单元阵列中执行数据移动的步骤包括：
当接收到源行地址和目的行地址时，通过源行地址锁存器对源行地址锁存并且还通过目的行地址锁存器对目的行地址锁存；
将锁存的源行地址发送到源单元阵列的源行解码器并将锁存的目的行地址发送到目的单元阵列的目的行解码器；
当电压被施加到与由行解码器选择的源行地址对应的源字线时，对与由目的行解码器选择的目的行地址对应的目的字线进行放电；
在源字线的数据被移动到源单元阵列的读出放大器之后断开源字线；
当源单元阵列的读出放大器的数据被发送到I/O锁存器时将I/O锁存器的数据发送到目的单元阵列的读出放大器；
当电压被施加到由目的行解码器选择的目的字线时，将目的单元阵列的读出放大器的数据移动到目的字线。
13.根据权利要求12所述的方法，其中，对目的字线进行放电的步骤包括：随着目的字线被暂时选通并随后断开，对连接到目的字线的多个存储器单元进行放电。
14.根据权利要求9所述的方法，还包括：当在终端的待机模式下从处理器接收到数据移动命令时，通过使用将被接收的源行地址和目的行地址在同一单元阵列或不同的单元阵列中移动数据。
15.根据权利要求14所述的方法，其中，移动数据的步骤包括：
当源行地址和目的行地址被接收时，通过源行地址锁存器对源行地址进行锁存，并且还通过目的行地址锁存器对目的行地址进行锁存；
当源行地址和目的行地址被发送到同一单元阵列的行解码器时，在同一单元阵列中移动数据；
当源行地址和目的行地址被发送到不同的单元阵列的行解码器时，在不同的单元阵列之间移动数据。
CN201380044455.7A 2012-08-23 2013-08-22 用于数据移动的设备和方法 Expired - Fee Related CN104641358B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020120092642A KR101970712B1 (ko) 2012-08-23 2012-08-23 단말기의 데이터 이동장치 및 방법
KR10-2012-0092642 2012-08-23
PCT/KR2013/007539 WO2014030941A1 (en) 2012-08-23 2013-08-22 Apparatus and method for data movement

Publications (2)

Publication Number Publication Date
CN104641358A CN104641358A (zh) 2015-05-20
CN104641358B true CN104641358B (zh) 2017-06-16

Family

ID=49084740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380044455.7A Expired - Fee Related CN104641358B (zh) 2012-08-23 2013-08-22 用于数据移动的设备和方法

Country Status (5)

Country Link
US (1) US9208837B2 (zh)
EP (1) EP2701154A1 (zh)
KR (1) KR101970712B1 (zh)
CN (1) CN104641358B (zh)
WO (1) WO2014030941A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2975748A1 (en) 2014-07-14 2016-01-20 Alstom Technology Ltd Electrical bypass apparatus
KR20160061703A (ko) 2014-11-24 2016-06-01 삼성전자주식회사 내부 카피 동작을 수행하는 메모리 장치
US9922695B2 (en) * 2015-03-25 2018-03-20 Intel Corporation Apparatus and method for page copying within sections of a memory
US9881659B2 (en) 2015-09-25 2018-01-30 Intel Corporation Technologies for clearing a page of memory
US9804793B2 (en) 2016-03-04 2017-10-31 Intel Corporation Techniques for a write zero operation
US10074416B2 (en) * 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10249351B2 (en) 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry
US10490239B2 (en) 2016-12-27 2019-11-26 Intel Corporation Programmable data pattern for repeated writes to memory
US10606743B2 (en) 2017-12-05 2020-03-31 Micron Technology, Inc. Data movement operations in non-volatile memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473566A (en) * 1994-09-12 1995-12-05 Cirrus Logic, Inc. Memory architecture and devices, systems and methods utilizing the same
US5886944A (en) * 1996-12-30 1999-03-23 Lg Semicon Co., Ltd. Memory device having page copy mode
CN1674587A (zh) * 2004-03-23 2005-09-28 株式会社东芝 信息终端机及其数据传送方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4656626A (en) * 1984-12-14 1987-04-07 Itt Corporation Apparatus and method for providing dynamically assigned switch paths
US5625601A (en) 1994-04-11 1997-04-29 Mosaid Technologies Incorporated DRAM page copy method
KR0172239B1 (ko) 1995-06-30 1999-03-30 김주용 데이타 복사방법 및 데이타 복사가 가능한 디램
US5825788A (en) * 1996-05-20 1998-10-20 Micron Technology Inc. Data ordering for cache data transfer
US7272703B2 (en) * 1997-08-01 2007-09-18 Micron Technology, Inc. Program controlled embedded-DRAM-DSP architecture and methods
US6445636B1 (en) * 2000-08-17 2002-09-03 Micron Technology, Inc. Method and system for hiding refreshes in a dynamic random access memory
NO315959B1 (no) 2002-04-16 2003-11-17 Thin Film Electronics Asa Fremgangsmåter til lagring av data i et ikke-flyktig minne
JP2004152136A (ja) * 2002-10-31 2004-05-27 Matsushita Electric Ind Co Ltd データ更新システム、データ更新システムの差分データ生成装置及びプログラム、並びに更新後ファイル復元装置及びプログラム
US7050351B2 (en) * 2003-12-30 2006-05-23 Intel Corporation Method and apparatus for multiple row caches per bank
US20070186048A1 (en) * 2004-03-24 2007-08-09 Matsushita Electric Industrial Co., Ltd. Cache memory and control method thereof
US7248528B2 (en) * 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
KR100609623B1 (ko) * 2005-02-16 2006-08-08 삼성전자주식회사 내부 메모리 디바이스간의 직접적 데이터 이동이 가능한 복합 메모리 칩 및 데이터 이동방법
US7230869B1 (en) 2005-03-15 2007-06-12 Jason Redgrave Method and apparatus for accessing contents of memory cells
KR100626391B1 (ko) * 2005-04-01 2006-09-20 삼성전자주식회사 원낸드 플래시 메모리 및 그것을 포함한 데이터 처리시스템
KR100758300B1 (ko) * 2006-07-26 2007-09-12 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
JP2008310840A (ja) * 2007-06-12 2008-12-25 Toshiba Corp 半導体記憶装置
KR20090008519A (ko) * 2007-07-18 2009-01-22 삼성전자주식회사 공유 레지스터를 갖는 멀티패쓰 억세스블 반도체 메모리장치 및 그에 따른 공유 레지스터 운영방법
US9454368B2 (en) * 2009-01-21 2016-09-27 Vmware, Inc. Data mover permitting data transfer without transferring data between application and operating system
US20110296095A1 (en) * 2010-05-25 2011-12-01 Mediatek Inc. Data movement engine and memory control methods thereof
JP5296041B2 (ja) * 2010-12-15 2013-09-25 株式会社東芝 メモリシステムおよびメモリシステムの制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473566A (en) * 1994-09-12 1995-12-05 Cirrus Logic, Inc. Memory architecture and devices, systems and methods utilizing the same
US5886944A (en) * 1996-12-30 1999-03-23 Lg Semicon Co., Ltd. Memory device having page copy mode
CN1674587A (zh) * 2004-03-23 2005-09-28 株式会社东芝 信息终端机及其数据传送方法

Also Published As

Publication number Publication date
KR101970712B1 (ko) 2019-04-22
CN104641358A (zh) 2015-05-20
WO2014030941A1 (en) 2014-02-27
US20140059285A1 (en) 2014-02-27
KR20140025938A (ko) 2014-03-05
EP2701154A1 (en) 2014-02-26
US9208837B2 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
CN104641358B (zh) 用于数据移动的设备和方法
US9996466B2 (en) Apparatus, system and method for caching compressed data
US20180158527A1 (en) Volatile memory architecutre in non-volatile memory devices and related controllers
CN102609360B (zh) 一种数据处理方法、装置及系统
CN101446924B (zh) 一种数据存储及获取方法、系统
US8560778B2 (en) Accessing data blocks with pre-fetch information
CN107533442A (zh) 用于对异构系统存储器中的存储器功率消耗进行优化的系统和方法
CN107480074B (zh) 一种缓存方法、装置及电子设备
WO2013095465A1 (en) High-performance storage structures and systems featuring multiple non-volatile memories
WO2018063726A1 (en) Selective data compression/decompression for inter-memory transfer interface
CN105706168B (zh) 用于经由数据掩蔽来降低存储器i/o功率的系统、方法和计算机可读介质
CN106575273A (zh) 用于扩展片上系统的存储器的系统和方法
CN104853081A (zh) 断点拍摄方法、装置及移动终端
CN107045882A (zh) 能够快速写入数据的存储电路
CN109416662A (zh) 使用存储使用率环的选择性闪存压缩/解压缩
CN102096562A (zh) 数据写入方法及装置
CN102789422B (zh) 固态硬盘的数据写入方法
EP3040867B1 (en) A method for addressing a memory card, a system using a memory card, and a memory card
CN104054049A (zh) 减少由cpu执行以便复制源数据从而实现对源数据的并行处理的读/写操作的数量
US20100077112A1 (en) Data storage management system and method thereof
CN101789016A (zh) 一种提高文件系统有效存储容量的方法及装置
US20200380345A1 (en) Neural network chip, method of using neural network chip to implement de-convolution opeation, electronic device, and computer readable storage medium
CN215576588U (zh) 数据缓存处理器
US20120089790A1 (en) Storage device and method for accessing data using the same
CN114356814A (zh) 协议转换方法、转换设备及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170616

Termination date: 20200822

CF01 Termination of patent right due to non-payment of annual fee