CN102096562A - 数据写入方法及装置 - Google Patents

数据写入方法及装置 Download PDF

Info

Publication number
CN102096562A
CN102096562A CN 201110036954 CN201110036954A CN102096562A CN 102096562 A CN102096562 A CN 102096562A CN 201110036954 CN201110036954 CN 201110036954 CN 201110036954 A CN201110036954 A CN 201110036954A CN 102096562 A CN102096562 A CN 102096562A
Authority
CN
China
Prior art keywords
buffer area
address
available
edram
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201110036954
Other languages
English (en)
Inventor
李贤�
史洪波
包雅林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN 201110036954 priority Critical patent/CN102096562A/zh
Publication of CN102096562A publication Critical patent/CN102096562A/zh
Priority to US13/331,817 priority patent/US8988951B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/25—Using a specific main memory architecture
    • G06F2212/253—Centralized memory
    • G06F2212/2532—Centralized memory comprising a plurality of modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明实施例提供一种数据写入方法及装置，方法包括：接收待写入EDRAM的数据块；根据所述EDRAM中的缓存区的状态，获取所述EDRAM中可用的缓存区对应的可用的地址；从可用的地址中，选择一个地址作为所述数据块的写入地址；将所述数据块写入所述写入地址对应的缓存区。本发明实施例能够避免现有技术中在将数据块写入缓存区时发生冲突，以及从缓存区中读取数据块时发生冲突的问题，从而提高了EDRAM的工作效率。

Description

数据写入方法及装置
技术领域
本发明实施例涉及数据处理技术，尤其涉及一种数据写入方法及装置。
背景技术
包缓存是现代通信设备中必不可少的关键技术之一，其主要作用是为数据块提供缓存。作为缓存数据包的嵌入式动态随机存取存储器(Embedded Random Access Memory，简称EDRAM)，其内部可以分成多个缓存区(Bank)，用来存储数据块和对应的写入地址。一般来说，将数据块写入缓存区需要一个或多个时钟周期，当将数据块正在写入缓存区时，该缓存区不能再写入或读取其他数据块，直到将上述数据块成功写入该缓存区，该缓存区才能再写入或读取其他数据块；类似地，从缓存区中读取数据块需要一个或多个时钟周期(该时钟周期与将数据块写入缓存区的时钟周期一致)，当从缓存区中读取数据块时，不能再从该缓存区中读取或写入其他数据块，直到从缓存区中成功读取上述数据块，才能再从该缓存区中读取或写入其他数据块。
上述现有技术中，接收到包含数据块的写请求之后，随机选择一个写入地址，继而将该数据块写入选择的写入地址对应的缓存区。由于写入地址的选择是随机的，所以可能连续选择的写入地址均对应于同一缓存区，或者可能选择的写入地址对应的缓存区当前正在读取其他数据块，这样，在将数据块写入缓存区时可能会发生冲突，或者从缓存区中读取数据块时可能会发生冲突，导致了无法连续写入数据块或以数据包方式连续读取数据块，从而降低了EDRAM的工作效率。
发明内容
本发明实施例提供一种数据写入方法及装置，用以避免现有技术中在将数据块写入缓存区时发生冲突，以及从缓存区中读取数据块时发生冲突的问题。
本发明实施例提供了一种数据写入方法，包括：
接收待写入EDRAM的数据块；
根据所述EDRAM中的缓存区的状态，获取所述EDRAM中可用的缓存区对应的可用的地址；
从可用的地址中，选择一个地址作为所述数据块的写入地址；
将所述数据块写入所述写入地址对应的缓存区。
本发明实施例还提供了一种数据写入装置，包括：
数据接收模块，用于接收待写入EDRAM的数据块；
地址获取模块，用于根据所述EDRAM中的缓存区的状态，获取所述EDRAM中可用的缓存区对应的可用的地址；
地址选择模块，用于从可用的地址中，选择一个地址作为所述数据块的写入地址；
数据写入模块，用于将所述数据块写入所述写入地址对应的缓存区。
由上述技术方案可知，本发明实施例通过接收待写入EDRAM的数据块，根据该EDRAM中的缓存区的状态，获取该EDRAM中可用的缓存区对应的可用的地址，进而可以从可用的地址中，选择一个地址作为上述数据块的写入地址，从而使得能够将上述数据块写入所选择的写入地址对应的缓存区，由于选择的写入地址对应的缓存区为可用的缓存区，所以使得能够连续写入数据块，以及能够以数据包方式连续读取数据块，能够避免现有技术中在将数据块写入缓存区时发生冲突，以及从缓存区中读取数据块时发生冲突的问题，从而提高了EDRAM的工作效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的数据写入方法的流程示意图；
图2为本发明实施例二提供的数据写入装置的一结构示意图；
图3为本发明实施例二提供的数据写入装置的另一结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例一提供的数据写入方法的流程示意图，如图1所示，本实施例的数据写入方法可以包括以下步骤：
步骤101、接收待写入EDRAM的数据块；
步骤102、根据上述EDRAM中的缓存区的状态，获取上述EDRAM中可用的缓存区对应的可用的地址；
具体地，本步骤中，如果EDRAM中的缓存区没有正在写入数据或读取数据，则确定上述缓存区为可用的缓存区，获取可用的缓存区对应的可用的地址，能够提高EDRAM的工作效率。
可选地，本步骤中，还可以根据可用的缓存区存储的数据块的个数，从可用的缓存区中，选择存储的数据块的个数最小的缓存区作为上述数据块的写入缓存区，获取该写入缓存区对应的可用的地址，这样，能够保证每个缓存区存储的数据块是平均的，从而实现了EDRAM的负载均衡，进一步提高了EDRAM的工作效率。具体地，可以使用计数器记录每个缓存区存储的数据块的个数，如果缓存区写入一个数据块，则缓存区对应的计数器的值增加1；如果从缓存区读取一个数据块，则缓存区对应的计数器的值减少1。
步骤103、从可用的地址中，选择一个地址作为上述数据块的写入地址；
步骤104、将上述数据块写入上述写入地址对应的缓存区。
本实施例中，通过接收待写入EDRAM的数据块，根据该EDRAM中的缓存区的状态，获取该EDRAM中可用的缓存区对应的可用的地址，进而可以从可用的地址中，选择一个地址作为上述数据块的写入地址，从而使得能够将上述数据块写入所选择的写入地址对应的缓存区，由于选择的写入地址对应的缓存区为可用的缓存区，所以使得能够连续写入数据块，以及能够以数据包方式连续读取数据块，能够避免现有技术中在将数据块写入缓存区时发生冲突，以及从缓存区中读取数据块时发生冲突的问题，从而提高了EDRAM的工作效率。
本领域技术人员可以理解的是：本实施例中的地址池中的写入地址实际上也是分成多个地址片段，每个地址片段分别对应一个缓存区。当从缓存区中读取数据块之后，该数据块对应的写入地址会被回收。具体可以根据该写入地址所属的地址片段来回收地址，对应于同一缓存区的写入地址回收到同一地址片段中，使得上述写入地址能够再次被选择使用。
需要说明的是：对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
图2为本发明实施例二提供的数据写入装置的一结构示意图，如图2所示，本实施例的数据写入装置可以包括数据接收模块21、地址获取模块22、地址选择模块23和数据写入模块24。其中，数据接收模块21用于接收待写入EDRAM的数据块；地址获取模块22用于根据上述EDRAM中的缓存区的状态，获取上述EDRAM中可用的缓存区对应的可用的地址；地址选择模块23用于从地址获取模块22获取的可用的地址中，选择一个地址作为上述数据块的写入地址；数据写入模块24用于将上述数据块写入地址选择模块23选择的上述写入地址对应的缓存区。
上述本发明实施例一中方法可以由本发明实施例提供的数据写入装置实现。
本实施例中，通过数据接收模块接收待写入EDRAM的数据块之后，由地址获取模块根据该EDRAM中的缓存区的状态，获取该EDRAM中可用的缓存区对应的可用的地址，进而地址选择模块可以从地址获取模块获取的可用的地址中，选择一个地址作为上述数据块的写入地址，从而使得数据写入模块能够将上述数据块写入地址选择模块所选择的写入地址对应的缓存区，由于地址选择模块选择的写入地址对应的缓存区为可用的缓存区，所以使得能够连续写入数据块，以及能够以数据包方式连续读取数据块，能够避免现有技术中在将数据块写入缓存区时发生冲突，以及从缓存区中读取数据块时发生冲突的问题，从而提高了EDRAM的工作效率。
进一步地，如图3所示，本实施例中的地址获取模块22可以具体包括确定单元221和获取单元222。其中，确定单元221用于如果EDRAM中的缓存区没有正在写入数据或读取数据，则确定上述缓存区为可用的缓存区；获取单元222用于获取上述可用的缓存区对应的可用的地址。具体地，获取单元222具体可以选择存储的数据块的个数最小的缓存区作为上述数据块的写入缓存区，获取上述写入缓存区对应的可用的地址，这样，能够保证每个缓存区存储的数据块是平均的，从而实现了EDRAM的负载均衡，进一步提高了EDRAM的工作效率。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (6)

1.一种数据写入方法，其特征在于，包括：
接收待写入EDRAM的数据块；
根据所述EDRAM中的缓存区的状态，获取所述EDRAM中可用的缓存区对应的可用的地址；
从可用的地址中，选择一个地址作为所述数据块的写入地址；
将所述数据块写入所述写入地址对应的缓存区。
2.根据权利要求1所述的数据写入方法，其特征在于，所述根据所述EDRAM中的缓存区的状态，获取所述EDRAM中可用的缓存区对应的可用的地址，包括：
如果EDRAM中的缓存区没有正在写入数据或读取数据，则确定所述缓存区为可用的缓存区；
获取所述可用的缓存区对应的可用的地址。
3.根据权利要求2所述的数据写入方法，其特征在于，所述获取所述可用的缓存区对应的可用的地址，包括：
选择存储的数据块的个数最小的缓存区作为所述数据块的写入缓存区；
获取所述写入缓存区对应的可用的地址。
4.一种数据写入装置，其特征在于，包括：
数据接收模块，用于接收待写入EDRAM的数据块；
地址获取模块，用于根据所述EDRAM中的缓存区的状态，获取所述EDRAM中可用的缓存区对应的可用的地址；
地址选择模块，用于从可用的地址中，选择一个地址作为所述数据块的写入地址；
数据写入模块，用于将所述数据块写入所述写入地址对应的缓存区。
5.根据权利要求4所述的数据写入装置，其特征在于，所述地址获取模块包括：
确定单元，用于如果EDRAM中的缓存区没有正在写入数据或读取数据，则确定所述缓存区为可用的缓存区；
获取单元，用于获取所述可用的缓存区对应的可用的地址。
6.根据权利要求5所述的数据写入装置，其特征在于，所述获取单元具体用于
选择存储的数据块的个数最小的缓存区作为所述数据块的写入缓存区，获取所述写入缓存区对应的可用的地址。
CN 201110036954 2011-02-12 2011-02-12 数据写入方法及装置 Pending CN102096562A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN 201110036954 CN102096562A (zh) 2011-02-12 2011-02-12 数据写入方法及装置
US13/331,817 US8988951B2 (en) 2011-02-12 2011-12-20 Method and device for writing block data to an embedded DRAM free of address conflicts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110036954 CN102096562A (zh) 2011-02-12 2011-02-12 数据写入方法及装置

Publications (1)

Publication Number Publication Date
CN102096562A true CN102096562A (zh) 2011-06-15

Family

ID=44129672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110036954 Pending CN102096562A (zh) 2011-02-12 2011-02-12 数据写入方法及装置

Country Status (2)

Country Link
US (1) US8988951B2 (zh)
CN (1) CN102096562A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102724301A (zh) * 2012-05-29 2012-10-10 中国联合网络通信集团有限公司 云数据库系统以及云数据读写处理方法、设备
CN104681081A (zh) * 2013-11-26 2015-06-03 国际商业机器公司 避免在单端口存储器设备中的写入冲突的方法和芯片
CN104683861A (zh) * 2013-11-27 2015-06-03 北京大唐高鸿软件技术有限公司 局域网中基于udp缓存播放媒体流的方法
WO2017008563A1 (zh) * 2015-07-15 2017-01-19 深圳市中兴微电子技术有限公司 一种数据处理方法及其装置、存储介质
CN109062602A (zh) * 2018-07-20 2018-12-21 乐蜜有限公司 一种针对应用程序的数据处理方法、装置及电子设备
CN109842585A (zh) * 2017-11-27 2019-06-04 中国科学院沈阳自动化研究所 面向工业嵌入式系统的网络信息安全防护单元和防护方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117472295B (zh) * 2023-12-28 2024-03-22 合肥康芯威存储技术有限公司 一种存储器、数据处理方法、设备及介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6393534B1 (en) * 1999-09-27 2002-05-21 Ati International Srl Scheduler for avoiding bank conflicts in issuing concurrent requests to main memory
US6425043B1 (en) * 1999-07-13 2002-07-23 Micron Technology, Inc. Method for providing fast memory decode using a bank conflict table
CN1983439A (zh) * 2006-05-16 2007-06-20 华为技术有限公司 一种提高ram读写效率的方法
CN101625892A (zh) * 2009-08-07 2010-01-13 杭州华三通信技术有限公司 动态随机访问存储器的控制器及用户指令处理方法
US20110022791A1 (en) * 2009-03-17 2011-01-27 Sundar Iyer High speed memory systems and methods for designing hierarchical memory systems

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243127A (ja) * 2004-02-25 2005-09-08 Sanyo Electric Co Ltd 紫外線消去型半導体メモリ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6425043B1 (en) * 1999-07-13 2002-07-23 Micron Technology, Inc. Method for providing fast memory decode using a bank conflict table
US6393534B1 (en) * 1999-09-27 2002-05-21 Ati International Srl Scheduler for avoiding bank conflicts in issuing concurrent requests to main memory
CN1983439A (zh) * 2006-05-16 2007-06-20 华为技术有限公司 一种提高ram读写效率的方法
US20110022791A1 (en) * 2009-03-17 2011-01-27 Sundar Iyer High speed memory systems and methods for designing hierarchical memory systems
CN101625892A (zh) * 2009-08-07 2010-01-13 杭州华三通信技术有限公司 动态随机访问存储器的控制器及用户指令处理方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102724301A (zh) * 2012-05-29 2012-10-10 中国联合网络通信集团有限公司 云数据库系统以及云数据读写处理方法、设备
CN102724301B (zh) * 2012-05-29 2015-02-04 中国联合网络通信集团有限公司 云数据库系统以及云数据读写处理方法、设备
CN104681081A (zh) * 2013-11-26 2015-06-03 国际商业机器公司 避免在单端口存储器设备中的写入冲突的方法和芯片
CN104681081B (zh) * 2013-11-26 2017-12-15 国际商业机器公司 避免在单端口存储器设备中的写入冲突的方法和芯片
CN104683861A (zh) * 2013-11-27 2015-06-03 北京大唐高鸿软件技术有限公司 局域网中基于udp缓存播放媒体流的方法
WO2017008563A1 (zh) * 2015-07-15 2017-01-19 深圳市中兴微电子技术有限公司 一种数据处理方法及其装置、存储介质
CN109842585A (zh) * 2017-11-27 2019-06-04 中国科学院沈阳自动化研究所 面向工业嵌入式系统的网络信息安全防护单元和防护方法
CN109842585B (zh) * 2017-11-27 2021-04-13 中国科学院沈阳自动化研究所 面向工业嵌入式系统的网络信息安全防护单元和防护方法
CN109062602A (zh) * 2018-07-20 2018-12-21 乐蜜有限公司 一种针对应用程序的数据处理方法、装置及电子设备
CN109062602B (zh) * 2018-07-20 2022-03-18 卓米私人有限公司 一种针对应用程序的数据处理方法、装置及电子设备

Also Published As

Publication number Publication date
US8988951B2 (en) 2015-03-24
US20120206981A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
CN102096562A (zh) 数据写入方法及装置
CN105094686B (zh) 数据缓存方法、缓存和计算机系统
CN101788995B (zh) 一种热点数据识别方法及装置
US20140297921A1 (en) Method of Partitioning Physical Block and Memory System Thereof
US20160170878A1 (en) Apparatus, system and method for caching compressed data
CN105095116A (zh) 缓存替换的方法、缓存控制器和处理器
CN102859504B (zh) 复制数据的方法和系统以及获得数据副本的方法
CN115129265B (zh) 独立冗余磁盘阵列分块缓存方法、装置、设备及可读介质
US8583873B2 (en) Multiport data cache apparatus and method of controlling the same
CN107480074B (zh) 一种缓存方法、装置及电子设备
CN101751343A (zh) 固态硬盘数据写入方法及装置
CN101751993A (zh) 缓存控制设备和方法
CN101944066A (zh) 固态硬盘的接口处理方法、固态硬盘以及存储系统
CN102135943B (zh) 闪存数据的存储、访问方法及装置
CN105094691A (zh) 一种数据操作的方法、设备和系统
CN102314321B (zh) 存储系统、运用存储系统进行数据访问的方法和装置
CN104484129A (zh) 一读一写存储器、多读多写存储器及其读写方法
CN110347338B (zh) 混合内存数据交换处理方法、系统及可读存储介质
CN107291630B (zh) 一种高速缓冲存储器处理方法及装置
CN102789422B (zh) 固态硬盘的数据写入方法
CN102567243B (zh) 存储设备的刷新处理方法和存储设备
CN101739350B (zh) 存储器储存装置及其控制方法
CN103488582A (zh) 写高速缓冲存储器的方法及装置
CN104252423A (zh) 基于多内核处理器的一致性处理方法和装置
CN112463041B (zh) 一种主机读写数据的处理方法及相关装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110615