CN104635142A

CN104635142A - 提高测试准确性的测试装置及测试方法

Info

Publication number: CN104635142A
Application number: CN201510053883.7A
Authority: CN
Inventors: 钱亮; 索鑫
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2015-01-31
Filing date: 2015-01-31
Publication date: 2015-05-20
Anticipated expiration: 2035-01-31
Also published as: CN104635142B

Abstract

本发明提出了一种提高测试准确性的测试装置及测试方法，通过在测试通道添加一个控制器，再在待测芯片两端分别添加电源开关及测试通道开关，控制器可控制测试通道开关的关闭和断开，还可通过寄存器分别控制电源开关的闭合和断开，从而拓展了测试通道的能力，能够实现在不增加额外测试通道的前提下，分别检测待测芯片的电流，并排除多芯片共电源测试方法的弊端，避免因为一个芯片的漏电而造成整体电源波动，影响对其他待测芯片的正常测试，从而提高测试准确度。

Description

提高测试准确性的测试装置及测试方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种提高测试准确性的测试装置及测试方法。

背景技术

随着半导体晶圆上集成度越来越高，一片晶圆上的芯片个数也成倍增加，这对后续对芯片进行测试时提出了较大的挑战。为了提高测试效率，通常会对多个芯片采用并行测试(multi-parallel test)的方式对晶圆上的芯片进行测试，该种方式可同时测试128/256/384个甚至更多个芯片，然而，由于在一定测试成本的限制下，测试机台上的电源(DPS，Power Supply)个数和测试通道个数是有限的，为了实现并行测试，通常一个电源需要同时驱动至少2/4/6个甚至更多个待测芯片。这样便能够在节省成本的情况下提高测试效率。

然而，当测试时，若其中一个待测芯片遭受比较严重的电源短路或者漏电(Leakage)现象，为其供电的电源电压将会产生巨大波动或者整体拉低，导致同时测试的其他待测芯片的测试失败，进而影响整个晶圆的良率测试结果。例如，一个电源同时为4个待测芯片进行供电测试，其中一个待测芯片出现了漏电，导致电源电压不稳或变低，那么其他三个待测芯片的测试便会失败，从而错误的认为这4个待测芯片全部不合格。

现有技术中的测试方式通常会使整个晶圆的测试良率比其实际良率低5％，因此，需要提出一种能够提高测试准确度的测试装置及测试方法。

发明内容

本发明的目的在于提供一种提高测试准确性的测试装置及测试方法，能够找出存在漏电的待测芯片，并将其断电，避免电源电压被拉低，造成其他待测芯片测试结果不准。

为了实现上述目的，本发明提出了一种提高测试准确性的测试装置，使用测试机台对待测芯片进行测试，包括：若干个电源开关、若干个测试通道开关、若干个寄存器及控制器，其中，所述测试机台的具有多个电源及测试通道，一个待测芯片通过一个电源开关和一个测试通道开关分别与所述电源和测试通道相连，所述测试通道与所述控制器相连，所述寄存器与所述控制器相连，所述寄存器控制所述电源开关的断开和闭合，所述控制器控制所述测试通道开关的断开和闭合。

进一步的，在所述的提高测试准确性的测试装置中，所述电源开关及测试通道开关均为继电器开关。

进一步的，在所述的提高测试准确性的测试装置中，一个电源至少连接2个待测芯片。

进一步的，在所述的提高测试准确性的测试装置中，所述控制器为FPGA芯片或者MCU。

本发明提出了一种提高测试准确性的测试方法，采用如上文所述的测试装置，包括步骤：

闭合一个电源下所有的电源开关，断开所有的测试通道开关，所述测试通道控制控制器；

测量一个电源下所有芯片的电流值；

若电流值大于等于最大电流，则由控制器分别控制寄存器，分别闭合一个电源下的电源开关，逐一测量出每个芯片的电流值，找出存在漏电的芯片；

所述寄存器控制与存在漏电的芯片相连的电源开关处于断开状态之后，再由所述控制器控制所有的测试通道开关闭合，由所述测试通道对所述待测芯片进行测试。

进一步的，在所述的提高测试准确性的测试方法中，所述最大电流为5mA。

进一步的，在所述的提高测试准确性的测试方法中，所述电源开关及测试通道开关均为继电器开关。

进一步的，在所述的提高测试准确性的测试方法中，一个电源至少连接2个待测芯片。

进一步的，在所述的提高测试准确性的测试方法中，所述控制器为FPGA芯片或者MCU。

与现有技术相比，本发明的有益效果主要体现在：通过在测试通道添加一个控制器，再在待测芯片两端分别添加电源开关及测试通道开关，控制器可控制测试通道开关的关闭和断开，还可通过寄存器分别控制电源开关的闭合和断开，从而拓展了测试通道的能力，能够实现在不增加额外测试通道的前提下，分别检测待测芯片的电流，并排除多芯片共电源测试方法的弊端，避免因为一个芯片的漏电而造成整体电源波动，影响对其他待测芯片的正常测试，从而提高测试准确度。

附图说明

图1为本发明提高测试准确性的测试装置的结构示意图。

具体实施方式

下面将结合示意图对本发明的提高测试准确性的测试装置及测试方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

在本实施例中，提出了一种提高测试准确性的测试装置，使用测试机台对待测芯片进行测试，包括：若干个电源开关、若干个测试通道开关、若干个寄存器及控制器，其中，所述测试机台的具有多个电源(DPS)及测试通道(Channel)，一个待测芯片通过一个电源开关和一个测试通道开关分别与所述电源和测试通道相连，所述测试通道与所述控制器相连，所述寄存器与所述控制器相连，所述寄存器控制所述电源开关的断开和闭合，所述控制器控制所述测试通道开关的断开和闭合。

具体的，请参考图1，为了简化附图，图1中仅示意出一个测试机电源，并且与一个电源相连的待测芯片个数也仅选取2个，分别是芯片1和芯片2，相应的，需要的测试通道也就为2个，分别是测试通道1和测试通道2，那么所需要的电源开关个数也为2个，分别是电源开关R1和电源开关R2，测试通道开关的个数也为2个，分别是测试通道开关R3和测试通道开关R4，所需的寄存器也为2个，分别是寄存器1和寄存器2。

在本实施例中，所述电源开关R1和R2及测试通道开关R3和R4均为继电器开关。所述控制器为FPGA芯片或者MCU，能够通过寄存器1和2采用数字信号控制所述电源开关R1和R2的关闭和断开。

在本实施例的另一方面，还提出了一种提高测试准确性的测试方法，采用如上文所述的测试装置，包括步骤：

S100：闭合一个电源下所有的电源开关，断开所有的测试通道开关；

S200：测量一个电源下所有芯片的电流值；

S300：若电流值大于等于最大电流，则由控制器分别控制寄存器，分别闭合一个电源下的电源开关，逐一测量出每个芯片的电流值，找出存在漏电的芯片；

S400：所述寄存器控制与存在漏电的芯片相连的电源开关处于断开状态之后，再由所述控制器控制所有的测试通道开关闭合，进行测试。

在步骤S100中，先闭合电源开关R1和R2，同时保证测试通道开关R3和R4断开，此时，电源能够为芯片1和芯片2提供电压，此时的测试通道和待测芯片没有任何关系，仅仅用于控制控制器，不会对待测芯片产生干扰，从而避免测试通道的信号变化让待测芯片误动。

在步骤S200中，由于芯片1和芯片2接入了电压，因此，可以先测试芯片1和芯片2两端VCC的电流值，若测试得到的电流值小于规定电流例如最大电流5mA，根据芯片性能的不同，最大电流值可以不同，则说明两个芯片不存在漏电现象，可进行下一步的测试；若测试得到的电流值大于最大电流5mA时，则说明至少一个芯片存在漏电。

此时，需要进行步骤S300，即，由控制器通过寄存器分别控制电源开关R1或R2的断开，并且使两者分别闭合，例如，先闭合电源开关R1，使电源开关R2断开，此时，再单独测量芯片1的电流，可以知晓芯片1的电流是否超过最大电流，若没有超过，则可以采用同样的方式，单独测量芯片2的电流。

若芯片1存在漏电现象，可以由控制器通过寄存器1控制电源开关R1处于断开状态，从而保证电源电压不被芯片1拉低，避免影响对芯片2的正常测试。在步骤S400中，所述寄存器控制与存在漏电的芯片相连的电源开关处于断开状态之后，再由所述控制器控制所有的测试通道开关闭合，此时测试通道和控制器完全断开，测试通道仅和待测芯片连接，对待测芯片进行测试，从而避免测试通道的信号变化让控制器误动。此时，电源开关的状态完全由寄存器控制。

虽然本实施例仅示意出了一个电源连接2个待测芯片，但本领域技术人员理应知晓可以采用相同的方法对若干个待测芯片进行测试，以提高测试的准确度。

此外，本方案仅需要增加控制器、寄存器及继电器开关即可实现，无需购买更为昂贵的测试设备，大大降低了测试的成本。

综上，在本发明实施例提供的提高测试准确性的测试装置及测试方法中，通过在测试通道添加一个控制器，再在待测芯片两端分别添加电源开关及测试通道开关，控制器可控制测试通道开关的关闭和断开，还可通过寄存器分别控制电源开关的闭合和断开，从而拓展了测试通道的能力，能够实现在不增加额外测试通道的前提下，分别检测待测芯片的电流，并排除多芯片共电源测试方法的弊端，避免因为一个芯片的漏电而造成整体电源波动，影响对其他待测芯片的正常测试，从而提高测试准确度。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims

1.一种提高测试准确性的测试装置，使用测试机台对待测芯片进行测试，其特征在于，包括：若干个电源开关、若干个测试通道开关、若干个寄存器及控制器，其中，所述测试机台的具有多个电源及测试通道，一个待测芯片通过一个电源开关和一个测试通道开关分别与所述电源和测试通道相连，所述测试通道与所述控制器相连，所述寄存器与所述控制器相连，所述寄存器控制所述电源开关的断开和闭合，所述控制器控制所述测试通道开关的断开和闭合。

2.如权利要求1所述的提高测试准确性的测试装置，其特征在于，所述电源开关及测试通道开关均为继电器开关。

3.如权利要求1所述的提高测试准确性的测试装置，其特征在于，一个电源至少连接2个待测芯片。

4.如权利要求1所述的提高测试准确性的测试装置，其特征在于，所述控制器为FPGA芯片或者MCU。

5.一种提高测试准确性的测试方法，采用如权利要求1中所述的测试装置，其特征在于，包括步骤：

测量一个电源下所有芯片的电流值；

6.如权利要求5所述的提高测试准确性的测试方法，其特征在于，所述最大电流为5mA。

7.如权利要求5所述的提高测试准确性的测试装置，其特征在于，所述电源开关及测试通道开关均为继电器开关。

8.如权利要求5所述的提高测试准确性的测试装置，其特征在于，一个电源至少连接2个待测芯片。

9.如权利要求5所述的提高测试准确性的测试装置，其特征在于，所述控制器为FPGA芯片或者MCU。