CN104603748B - 具有多个核、共享的核扩展逻辑及共享的核扩展利用指令的处理器 - Google Patents

具有多个核、共享的核扩展逻辑及共享的核扩展利用指令的处理器 Download PDF

Info

Publication number
CN104603748B
CN104603748B CN201380045297.7A CN201380045297A CN104603748B CN 104603748 B CN104603748 B CN 104603748B CN 201380045297 A CN201380045297 A CN 201380045297A CN 104603748 B CN104603748 B CN 104603748B
Authority
CN
China
Prior art keywords
core
shared
instruction
logic
shared core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380045297.7A
Other languages
English (en)
Other versions
CN104603748A (zh
Inventor
E·西弗尔
M·哈高格
E·突瑞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN202211664801.9A priority Critical patent/CN115858017A/zh
Priority to CN201810999968.8A priority patent/CN109375949B/zh
Publication of CN104603748A publication Critical patent/CN104603748A/zh
Application granted granted Critical
Publication of CN104603748B publication Critical patent/CN104603748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3887—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3888—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple threads [SIMT] in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)

Abstract

一方面的设备包括多个核以及与多个核中的每一个耦合的共享的核扩展逻辑。共享的核扩展逻辑具有被多个核中的每一个共享的数据处理逻辑。指令执行逻辑，对于核中的每一个，响应于共享的核扩展调用指令，将调用共享的核扩展逻辑。调用将使共享的数据处理逻辑代表对应的核执行数据处理。还公开了其他设备、方法以及系统。

Description

具有多个核、共享的核扩展逻辑及共享的核扩展利用指令的 处理器
背景技术
领域
各实施例涉及处理器。具体而言，各实施例涉及具有多个核的处理器。
背景信息
图1是现有技术的处理器100的框图。处理器具有多个核101。具体而言，所示出的处理器具有核0101-0、核1101-1到核M 101-M。作为示例，可以有两个、四个、七个、十个、十六个或任何其他合适的核数量。核中的每一个都包括对应的单指令多数据(SIMD)执行逻辑102。具体而言，核0包括SIMD执行逻辑102-0、核1包括SIMD执行逻辑102-1，核M包括SIMD执行逻辑102-M。即，每个核地复制SIMD执行逻辑。每一SIMD执行逻辑都可操作，以处理SIMD、矢量或紧缩的数据操作数。操作数中的每一个都可以具有多个较小数据元素，诸如8比特、16比特、32比特或64比特数据元素，它们在操作数中被紧缩在一起并由SIMD执行逻辑并行地处理。
在某些处理器中，SIMD执行逻辑中的每一个都可以表示相对大量的逻辑。例如，这可以是当SIMD执行逻辑中的每一个都将处理宽的SIMD操作数时的情况。某些处理器能够处理具有相对宽的宽度的矢量或紧缩的数据操作数，诸如，例如，128比特操作数、256比特操作数、512比特操作数、1024比特操作数等等。通常，处理这样宽的操作数所需的SIMD执行逻辑往往相对来说大，消耗相对来说大量的管芯面积，增大制造处理器的成本，在使用过程中消耗相对来说大量的功率。每个核地复制相对大的SIMD执行逻辑会加剧这样的问题。此外，在许多应用或工作负荷情况下，每个核地复制的SIMD执行逻辑倾向于至少某些时间未被充分使用。如果核的数量在未来持续增大，则这样的问题可能会变得越来越严重。
更进一步，在图1的现有技术处理器中，每一个核还具有常规流控制逻辑。具体而言，核0具有流控制逻辑103-0，核1具有流控制逻辑103-1，而核M具有流控制逻辑103-M。通常，流控制逻辑可以被设计或优化以涵盖范围广泛的使用模型，例如，引入推理性执行。然而，这一般倾向于具有相对较小的对于SIMD和各种其他高吞吐量计算的优点，而是倾向于伴随有比较高的功率消耗。
附图简述
可以通过参考用来说明本发明的各实施例的下列描述和附图来理解本发明。在附图中：
图1是现有技术的处理器的框图。
图2是具有处理器的实施例和存储器的实施例的系统的实施例的框图。
图3是具有核0(包括共享的核扩展接口逻辑的实施例)并具有共享的核扩展逻辑(包括核接口逻辑的实施例)的实施例的处理器的实施例的框图。
图4是处理共享的核扩展调用指令的实施例的方法的实施例的方框流程图。
图5是共享的核扩展命令寄存器的示例实施例的框图。
图6是处理共享的核扩展读取指令的实施例的方法的实施例的方框流程图。
图7是处理共享的核扩展中止指令的实施例的方法的实施例的方框流程图。
图8A是示出了根据本发明的各实施例的示例性有序流水线和示例性寄存器重命名、无序发出/执行流水线的框图。
图8B是示出了根据本发明的各实施例的要包括在处理器中的有序架构核和示例性寄存器重命名，无序发出/执行架构核的示例性实施例的框图。
图9A是根据本发明的各实施例的单个处理器核的框图，以及其与管芯上的互连网络的连接以及其第2级(L2)缓存904的本地子集。
图9B是根据本发明的各实施例的图9A中的处理器核的一部分的展开图。
图10是根据本发明的各实施例的可以具有一个以上的核，可以具有集成的存储器控制器，并可以具有集成的图形的处理器的框图。
所示出的图11是根据本发明一实施例的系统的框图。
所示出的图12是根据本发明的一个实施例的第一更具体的示例性系统的框图。
所示出的图13是根据本发明的一个实施例的第二更具体的示例性系统的框图。
所示出的图14是根据本发明一实施例的SoC的框图。
图15是根据本发明的各实施例的比较使用软件指令转换器来将源指令集中的二进制指令转换为目标指令集中的二进制指令的框图。
详细描述
此处公开了具有多个核和由多个核共享的核扩展逻辑(例如，可操作用于对每一个核执行数据处理)的处理器的各实施例。此处还公开了共享的核扩展利用指令、执行共享的核扩展利用指令的处理器、当处理或执行共享的核扩展利用指令时由处理器执行的方法，以及包括一个或多个处理或执行共享的核扩展利用指令的处理器的系统。
在下面的描述中，阐述了很多具体细节，诸如特定微架构细节、特定命令寄存器格式、特定共享的核扩展利用指令功能、共享的核扩展利用指令的特定组、系统组件的特定类型和相互关系，以及特定逻辑分区/集成细节。然而，应该理解，本发明的各实施例可以在没有这些具体细节的情况下实施。在其他情况下，没有详细示出已知的电路、结构以及技术，以便不至于使对本描述的理解变得模糊。
图2是具有处理器210的实施例和存储器218的实施例的系统209的实施例的框图。处理器和存储器通过一个或多个总线或其他互连219彼此耦合，或以别的方式彼此通信。在各实施例中，系统209可以表示台式计算机系统、膝上型计算机系统、服务器计算机系统、网络元件、蜂窝电话，或具有多核处理器和存储器的另一种类型的电子设备。
处理器210具有多个核211。所示出的处理器具有核0 211-0到核M211-M。作为示例，可以有两个、四个、七个、十个、十六个、三十二个、六十四个、一百二十八个，或更多核，或特定实现所需的任何其他合理地合适的核数。在某些实施例中，每一个核都能够基本上独立于其他核地操作。每一个核都能够处理至少一个线程。如例图所示，核0具有线程0212-0，并可以可任选地包括直到线程P 212-P。类似地，核M具有线程0 212-0，并可以可任选地包括直到线程P 212-P。线程P的数量可以是任何合理地合适的数量的线程。本发明的范围不仅限于任何已知数量的核或那些核能够处理的任何已知数量的线程。
处理器可以是各种复杂指令集计算(CISC)处理器、各种精简指令集计算(RISC)处理器、各种超长指令字(VLIW)处理器中的任何一种，其各种混合型，或其他类型的处理器。在某些实施例中，核可以是用于台式机、膝上型计算机、服务器等计算机系统的类型的通用处理器的通用核。在某些实施例中，核可以是特殊用途的核。合适的特殊用途的核的示例包括，但不仅限于，图形处理器核、数字信号处理器(DSP)核，以及网络处理器核，仅举几个例子而已。在某些实施例中，处理器可以是具有多个通用或特殊用途的核以及图形单元、媒体块、与核集成在芯片上的系统存储器中的一个或多个的片上系统(SoC)。
处理器还包括共享的核扩展逻辑214的实施例。共享的核扩展逻辑由核211中的每一个(例如，可操作以对于核中的每一个，执行数据处理)共享。共享的核扩展逻辑包括可操作以对于每一个核执行数据处理的共享的数据处理逻辑216。共享的核扩展逻辑和核通过一个或多个总线或处理器的其他互连217彼此耦合。核和共享的核扩展逻辑包括对应的接口逻辑213、215以允许核和共享的核扩展逻辑中的每一个上的一个或多个物理线程彼此连接或交互(例如用于核的线程以调用共享的核扩展逻辑，以执行数据处理，检查数据处理的状态，中止数据处理，同步上下文切换时的虚拟存储器属性，路由在数据处理过程中产生的页面错误，等等)。由共享的核扩展逻辑代表每一物理线程执行的计算任务可以在该特定的物理线程的逻辑进程下运行。如下文进一步描述的，可以每个物理线程地提供用于接口的上下文。
具体而言，核0包括共享的核扩展接口逻辑213-0的一个实施例，包括核0上的线程0特定的至少某些逻辑和核0上的线程P特定的至少某些逻辑。同样，核M包括共享的核扩展接口逻辑213-M的一个实施例，包括核M上的线程0特定的至少某些逻辑，和核M上的线程P特定的至少某些逻辑。其他核中的每一个(如果有的话)可以类似地包括这样的共享的核扩展接口逻辑。共享的核扩展逻辑214包括对应的核接口逻辑215的实施例。每一核211都可以通过其对应的共享的核扩展接口逻辑213，与共享的核扩展逻辑214的核接口逻辑215连接或交互。在某些实施例中，共享的核扩展接口逻辑213，以及核接口逻辑215，可以提供架构接口(例如，新的架构宏指令和新的架构寄存器)，以及微架构接口或硬件机制(例如，数据处理调度逻辑、存储器管理单元(MMU)同步逻辑、页面错误路由逻辑等等)，以允许核共享该共享的核扩展逻辑(例如，共享由该共享的数据处理逻辑216作出的数据处理)下面将进一步讨论共享的核扩展接口逻辑213和核接口逻辑215的详细的示例实施例。
在各种不同的实施例中，共享的数据处理逻辑216可以表示不同类型的数据处理逻辑。如上文在背景部分所讨论的，某些类型的数据处理逻辑(例如，某些宽的SIMD执行单元)通常每个核地被复制。如上文所提及的，此复制的逻辑常常倾向于比较大。此外，对于许多常见的工作负荷情况，至少某些时间，此复制的逻辑常常被未被充分使用。这样的逻辑的复制一般倾向于消耗相对大量的管芯面积，增大制造成本，消耗相对大量的功率。在某些实施例中，通常每个核地复制的这样的相对大的和/或通常未充分使用的数据处理逻辑，可以作为数据处理逻辑的单一共享的副本，而从多个核中提取到共享的核扩展逻辑中。此外，共享的核扩展逻辑214可以使用为高吞吐量需要的或优化的流控制逻辑，而不是被设计或优化以涵盖范围广泛的使用模型，例如，引入推理性执行，和图1的核的常规流控制逻辑的情况一样。这一般倾向于为面向吞吐量的算法提供较高级别的功率-性能效率。
在各实施例中，共享的数据处理逻辑可以表示面向吞吐量的硬件计算功能逻辑、高吞吐量计算引擎、矩阵乘法逻辑、矩阵转置逻辑、有限过滤器逻辑、绝对差值求和逻辑、直方图计算逻辑、集中-分散指令实现逻辑、超越矢量执行逻辑等等。在某些实施例中，共享的数据处理逻辑可以包括执行单元，诸如，例如，SIMD执行单元(例如，潜在地相对宽的SIMD执行单元)。在某些实施例中，共享的核扩展逻辑可以与，例如，存储器218中的共享的核扩展数据结构208(例如，矩阵、表等等)进行交互。
有利地，与复制逻辑相比，共享的核扩展逻辑可以帮助缩小实现逻辑所需的整体管芯面积、制造逻辑的成本，和/或由逻辑消耗的功率中的一项或多项。即，共享的核扩展逻辑可以允许多个核共享共同数据处理功能评估硬件资源，而不会招致每个核地复制这样的资源的一般高集成成本。为清楚起见，特定共享的数据处理逻辑不需要大，虽然当相对来说大的逻辑由核共享代替每个核地复制时，常常将实现大小、成本，以及功率减小的最大的优点。此外当共享的逻辑将以别的方式(如果它被每个核地复制)相对来说未被充分使用时，将实现最大的优点，因为共享可能倾向于提高逻辑的利用，由此可以合并未充分使用的或不需要的逻辑，以缩小管芯面积和制造成本。作为进一步的优点，共享的核扩展逻辑还可以潜在地用于允许核针对一种类型的处理(例如，对于标量工作负荷性能、功率和面积)自定义或优化，而同时允许共享的核扩展逻辑针对另一种类型的处理(例如，对于面向吞吐量的工作负荷性能，功率和面积)自定义或优化。
图3是具有核0 311-0(包括共享的核扩展接口逻辑313的示例实施例)并具有共享的核扩展逻辑314的实施例(包括核接口逻辑315的示例实施例)的处理器310的实施例的框图。如前所述，处理器还可以包括一个或多个其他核到核M(未示出)。除共享的核扩展接口逻辑313之外，核0还具有在核中通常发现的类型的常规逻辑334(例如，一个或多个执行单元、架构寄存器、一个或多个缓存、微架构逻辑等等)。本发明的范围不仅限于任何已知的这样的常规逻辑。除核接口逻辑315之外，共享的核扩展逻辑314还具有共享的数据处理逻辑316，以及调度来自共享的数据处理逻辑上的多个核的数据处理或任务的调度器344。
在核0 311-0上运行的一个或多个物理线程中的每一个都可以使用共享的核扩展接口逻辑313，以与共享的核扩展逻辑314连接。共享的核扩展接口逻辑313包括核0的指令集322的共享的核扩展利用指令323。指令集是核的指令集架构(ISA)的一部分。ISA表示与编程相关的核的架构的一部分。ISA通常包括处理器的原始指令、架构寄存器、数据类型、寻址模式、存储器架构、中断和异常处理，等等。ISA与微架构不同，该微架构一般表示选择用于实现ISA的特定设计技术。带有不同的微架构的处理器或核可以共享共同的ISA。指令集的指令，包括共享的核扩展利用指令323，表示机器指令、宏指令，或较高级别的指令(例如，提供给核供执行的指令)，而不是微指令或微操作，或较低级别的指令(例如，由解码逻辑解码机器指令或宏指令产生的那些)。
共享的核扩展接口逻辑313还包括核0，共享的核扩展命令寄存器(SCECR)328的线程0组。每一物理线程都可以具有一组与它相关联的SCECR寄存器，作为要保存并恢复的其上下文的一部分，不管其他线程的进度。在某些实施例中，对于核0，可以有每个线程地为在核0上运行的一个或多个物理线程中的每一个提供的多组SCECR。例如，在所示实施例中，核0，线程0 SCECR可以属于线程0。类似地，在核0上运行的每一物理线程都可以具有一组核0，与共享的核扩展逻辑314连接的线程特定的SCECR。可另选地，可以有核0的单组核0 SCECR。在这样的情况下，在硬件级别，在物理线程之间，可以有SCECR的时间共享。上下文可以在上下文切换时被换出核0 SCECR，并保存和恢复。
在示图中，示出了SCECR 0 328-0到SCECR N 328-N。即，有N+1个寄存器。数量N+1可以是任何所需的数量，诸如两个、四个、八个、十六个、三十二、六十四，或某种其他数量。没有数量N+1是2的幂的要求，虽然这一般倾向于提供有效率的寄存器寻址。这些寄存器中的给定一个在本文中一般地表示为SCECR x，其中，x可以表示寄存器SCECR 0到SCECR N中的任何一个。
在某些实施例中，共享的核扩展命令寄存器可以是核和/或处理器的ISA的在架构上可见的寄存器。架构寄存器一般表示管芯上处理器存储器位置。架构寄存器此处也可以被简称为寄存器。除非另作说明或显而易见的，此处使用短语“架构寄存器以及寄存器”来指对软件和/或编程器(例如，软件可见的)可见的寄存器和/或通过宏指令来指定的寄存器。这些寄存器与给定微架构中的其他非架构的或非在架构上可见的寄存器(例如，指令所使用的临时寄存器，重新排序缓冲器，隐退寄存器等等)不同。
共享的核扩展利用指令323用于提交、监测，并中止对用于要被执行的数据处理的共享的核扩展逻辑314的调用。作为示例，共享的核扩展利用指令可以用于并行编程并可以被包括在指令集中(例如，作为指令集的扩展)，以提高效率和/或并行编程工作负荷的吞吐量。共享的核扩展利用指令可以显式地指定(例如，通过比特或一个或多个字段)或以别的方式指出(例如，隐式地指出)核0共享的核扩展命令寄存器328的共享的核扩展命令寄存器(SCECR x)。共享的核扩展寄存器可以向共享的核扩展逻辑提供处理器的架构硬件接口。
在所示实施例中，共享的核扩展利用指令323包括具有格式SCE调用(SCECR x，参数)的共享的核扩展(SCE)调用指令324。SCECR x指出核0共享的核扩展命令寄存器328中的一个，参数指出下面将进一步讨论的与调用相关联的一个或多个参数。所示出的共享的核扩展利用指令还包括具有格式SCE读取(SCECR x)的SCE读取指令325。另一个共享的核扩展利用指令是具有格式SCE中止(SCECR x)的SCE中止指令326。再一个共享的核扩展利用指令是具有格式SCE等待(SCECR x)的SCE等待指令327。这些指令中的每一个都可以包括可操作用于标识要被执行的指令和/或操作的操作代码或操作码(例如，多个比特或一个或多个字段)。下面将进一步讨论这些说明性共享的核扩展利用指令中的每一个的功能。
应该理解，这只是共享的核扩展利用指令的合适的组的一个说明性示例。例如，在其他实施例中，可以可任选地省略某些所示出的指令，可以可任选地向共享的核扩展利用指令中添加额外的指令。此外，其他共享的核扩展利用指令和它们的组也是可以的，对得益于本公开内容的所属领域的技术人员显而易见的。
在核0 311-0上运行的物理线程中的一个可以发出共享的核扩展利用指令323中的一个。由该线程所发出的共享的核扩展利用指令可以指出合适的核0共享的核扩展命令寄存器328。合适的核0共享的核扩展命令寄存器可以对应于线程(例如，线程0)，并每个线程地提供上下文。
再次参考图3，核0包括解码逻辑348。解码逻辑还可以被称为解码器或解码单元。解码逻辑可以接收和解码较高级别的机器指令或宏指令，并输出一个或多个较低级别的微操作、微代码入口点、微指令，或反映原始较高级别的指令和/或从原始较高级别的指令导出的其他较低级别的指令或控制信号。一个或多个较低级别的控制信号可以通过一个或多个较低级别的(例如，电路级别或硬件级别)操作来实现较高级别的指令的操作。解码器可以使用各种不同的机制来实现，包括，但不仅限于，微代码只读存储器(ROM)、查询表、硬件实现、可编程逻辑阵列(PLA)，及本领域内已知的用来执行指令解码的其他机制。此外，在某些实施例中，可以使用指令仿真器、转换器、变形器、解释器或其他指令转换逻辑来代替解码逻辑和/或作为其补充。
SCE指令执行逻辑330与解码逻辑348耦合以及与核0共享的核扩展命令寄存器328耦合。共享的核扩展指令执行逻辑可以从解码器接收一个或多个微操作、微代码入口点、微指令、其他指令，或反映共享的核扩展利用指令或从其导出的其他控制信号。共享的核扩展指令执行逻辑可操作用于响应于共享的核扩展利用指令(例如，响应于来自解码器的控制信号)和/或如共享的核扩展利用指令所指定的，执行动作。在某些实施例中，共享的核扩展指令执行逻辑和/或处理器可以包括可操作用于执行和/或处理共享的核扩展利用指令并响应于共享的核扩展利用指令和/或如其所指定的，执行动作的特定的逻辑(例如，潜在地与软件和/或固件相结合的电路或其他硬件)。
在所示实施例中，共享的核扩展指令执行逻辑被包括在共享的核扩展控制逻辑329内。共享的核扩展控制逻辑与下面将进一步讨论的共享的核扩展命令寄存器328、解码逻辑348以及存储器管理单元331耦合。共享的核扩展控制逻辑可以帮助对共享的核扩展接口逻辑313的各种控制、管理、协调、定时以及相关的实现方面。
如上文所提及的，核0的指令集包括SCE调用指令324。SCE调用指令可以被用来提交对共享的核扩展逻辑314的调用，以代表核(例如，代表在核上运行的线程)来执行数据处理。作为示例，在核0上运行的物理或逻辑线程可以发出SCE调用指令，以便向共享的核扩展逻辑发送要被执行的数据处理的调用或命令。在某些实施例中，调用或命令可以通过共享的核扩展命令寄存器328中的一个或多个传递到共享的核扩展逻辑。例如，实施例的共享的核扩展调用指令可以指定或以别的方式指出核0共享的核扩展命令寄存器328中的一个(例如，SCECR x)。即，可以使用新的SCE调用宏指令，从核上的线程，访问共享的核扩展命令寄存器。在某些实施例中，SCE调用指令还可以指定或以别的方式指出更多参数中的一个，以进一步指定、限定，或定义要执行的数据处理。基于SCE调用指令(例如，基于SCE调用指令的一个或多个参数)，数据可以被写入或存储在指出的共享的核扩展命令寄存器(例如，SCECRx)中。如果对已经专用于以前的SCE调用或被其占用的共享的核扩展命令寄存器作出当前SCE调用，那么，可以阻止当前SCE调用，直到占用的共享的核扩展命令寄存器被释放(例如，当相关联的调用完成或被中止时)。随后，共享的核扩展逻辑可以访问所指出的共享的核扩展命令寄存器(例如，SCECR x)，包括写入或存储在其中的数据，并可以实现调用或命令(例如，执行请求的数据处理)。
图4是处理SCE调用指令的实施例的方法450的实施例的方框流程图。在各实施例中，方法可以由处理器、核或另一种类型的指令处理设备来执行。在某些实施例中，方法450可以由图2的处理器210，或图3的核0 311-0，或类似的处理器或核来执行。可另选地，方法450可以由完全不同的处理器、核，或指令处理设备来执行。此外，处理器210以及核311-0还可以执行与方法450的操作和方法相同、类似、或不同的操作和方法的实施例。
在框451，在具有多个核的处理器的一个核内，接收SCE调用指令。在各方面，可以在核上从核外源(例如，从主存储器、盘、或总线或互连)接收SCE调用指令，或可以在核的一部分(例如，在解码逻辑、调度逻辑等等)从核内的其他逻辑(例如，指令缓存、队列、调度逻辑等等)接收。SCE调用指令将导致核调用共享的核扩展逻辑以执行数据处理。共享的核扩展逻辑被多个核共享。SCE调用指令指出共享的核扩展命令寄存器，还指出一个或多个参数。一个或多个参数指定要由共享的核扩展逻辑执行的数据处理。
在某些实施例中，一个或多个参数可以提供指向存储器中的具有与调用相关联的命令属性的命令属性数据结构的指针(例如，显式的虚存指针)、指向存储器中的将要对其执行数据处理的一个或多个输入数据操作数的一个或多个指针(例如，一个或多个显式的虚存指针)，以及指向存储器中的将存储数据处理的结果的一个或多个输出数据操作数的一个或多个指针(例如，一个或多个显式的虚存指针)中的一个或多个。例如，在某些实施例中，一个或多个参数可以提供要存储在和/或用于导出下面进一步将讨论的图5所示的字段中的信息。可另选地，在其他实施例中，一个或多个字段可以具有操作码以及自变量的直接编码，代替存储器指针。
在框452，响应于SCE调用指令，共享的核扩展逻辑被调用，执行数据处理。在某些实施例中，调用共享的核扩展逻辑可以包括基于由指令指出的一个或多个参数，写入或以别的方式将数据存储在由指令指出的共享的核扩展命令寄存器中。
图5是共享的核扩展命令寄存器528的示例实施例的框图。共享的核扩展命令寄存器具有若干个字段。在所示实施例中，这些字段包括，从左到右，状态字段553、进度字段554、命令指针字段555、输入数据操作数指针字段556以及输出数据操作数指针字段557。这些字段中的每一个都可以包括足以传达特定实现所需的信息的若干个比特。
状态字段553可以被用来提供对应于共享的核扩展命令寄存器的调用的状态。这样的状态的示例包括，但不仅限于，调用是有效的(例如，它在进行中)，调用已完成，调用具有错误等等。作为示例，可以使用两个比特来指定如前所述的三个状态条件中的任何一个。在另一个示例中，可以使用单一比特来编码两个状态条件中的任何一个，诸如有效和无效。有效可以表示调用当前正在进行中。无效可以表示发生了错误。
进度字段554可以被用来提供对应于共享的核扩展命令寄存器的调用的进度。进度可以表示完成进度的级别，或调用或命令向完成前进了多远。进度字段可以有效地实现计数在执行调用时到目前为止已完成的工作量的计数器。在某些实施例中，进度可以通过原子提交点来表示。例如，每当原子子操作由SCE逻辑完成时，可以增大计数器。原子子操作可以在一种数据处理与另一种数据处理之间不同(例如，在一个示例中，当已经处理完一定数量的缓存线的数据时)。在某些实施例中，进度字段可以被用来提供相对于共享的核扩展逻辑的数据处理的进度原子性，以及在共享的核扩展逻辑上抢先占有和重新调度运行命令的能力。当调用的执行中断时(例如，在从一个线程到另一个线程的上下文切换或在错误时)，可以保存进度字段。以后，可以恢复进度字段，并恢复与调用相关联的数据处理(例如，当线程再提交时)。恢复进度字段可以允许数据处理在它离开的地点恢复。这是有用的，特别是当要由SCE逻辑执行的数据处理量相对大和/或需要花费相对大量的时间才完成时。
命令指针字段555可以被用来提供指向与共享的核扩展命令寄存器对应的调用的调用或命令属性信息558的指针。在某些实施例中，调用属性信息可以被包括在调用属性数据结构中。在某些实施例中，调用属性信息可以存储在存储器518中的一个或多个存储器位置中。在某些实施例中，指针可以是显式的虚存指针。调用属性信息还可以进一步指定、限定、定义，或表征调用的属性。例如，调用属性信息还可以进一步指定、限定、定义，或表征要由共享的核扩展逻辑执行的准确的类型的数据处理。在某些实施例中，命令属性可以描述表示相对简单的或短的处理例程或功能的处理，诸如，例如，转置矩阵的操作，生成直方图的操作，执行过滤的操作，等等。命令属性可以描述要对一个或多个输入数据操作数(例如，一个或多个输入数据结构)执行的以产生一个或多个输出数据操作数(例如，一个或多个输出数据结构)的操作序列。在某些实施例中，它们可以是通常在硬件加速器或图形处理单元等等中执行的各种这样的相对简单的算法或例程中的任何一个。
输入数据操作数指针字段556可以被用来提供指向一个或多个输入数据操作数的一个或多个指针。输入数据操作数是将要由共享的核扩展逻辑对其执行数据处理的那些。在某些实施例中，一个或多个输入数据操作数可以表示一个或多个数据结构，诸如，例如，矩阵、表等等。如图所示，在某些实施例中，指针可以指向存储器518中的存储器位置处的输入数据操作数。在某些实施例中，指针可以是显式的虚存指针。在其他实施例中，指针可以指向一个或多个寄存器或其他存储位置处的一个或多个输入数据操作数。
输出数据操作数指针字段557可以被用来提供指向一个或多个输出数据操作数的一个或多个指针。输出数据操作数是用于在调用完成时传达由共享的核扩展逻辑执行的数据处理的结果的那些。在某些实施例中，一个或多个输出数据操作数可以表示一个或多个数据结构，诸如，矩阵、表等等。如图所示，在某些实施例中，指针可以指向存储器中的存储器位置处的输出数据操作数。在某些实施例中，指针可以是显式的虚存指针。在其他实施例中，指针可以指向一个或多个寄存器或其他存储位置处的一个或多个输出数据操作数。
应该理解，这只是共享的核扩展命令寄存器的合适的格式的一个示例实施例。替换实施例可以省略所示出的字段中的某些或可以添加额外的字段。例如，字段中的一个或多个可以通过不必在共享的核扩展命令寄存器中显式地指定的暗示的位置来提供。作为另一个示例，输入数据操作数存储位置可以被作为输出数据操作数存储位置重复使用，以便不必指定它两次，一次指定可以是暗示的。作为再一个示例，一个或多个字段可以具有操作码以及自变量的直接编码，代替存储器指针。此外，所示出的字段的顺序/布局不是必需的，相反可以重新排列字段。此外，字段还不必包括比特的相邻的序列(如在示图中建议的)，而是可以由非相邻的或分离的比特组成。
再次参考图3，在SCE调用指令执行之后，由SCE调用指令指出的共享的核扩展命令寄存器(例如，SCECR x)可以存储对应于SCE调用指令的数据。在线程或核提交任务或调用之后，在以前提交的调用或任务完成之前，线程或核可以着手准备并向共享的核扩展逻辑提交额外的调用或任务。另外，当以前提交的调用或任务完成时，线程或核可以着手执行其他处理。共享的核扩展命令寄存器与调度器(下面将进一步讨论)一起可以帮助提供细粒的控制流程，该控制流程可以允许多个线程和/或多个核提交任务或调用，然后，在共享的核扩展逻辑上任务或调用完成之前，着手提交其他任务或调用或执行其他处理。
共享的核扩展逻辑314包括核接口逻辑315以访问核0共享的核扩展命令寄存器328。核接口逻辑也可以被用来访问核M共享的核扩展命令寄存器340，以及用于任何其他核(如果有的话)。即，在某些实施例中，共享的核扩展逻辑和/或核接口逻辑可以访问每一个核的单独的共享的核扩展命令寄存器组。
共享的核扩展逻辑可以使用共享的核扩展命令寄存器328。例如，共享的核扩展逻辑可以访问由命令字段(例如，字段555)指向的命令属性信息，可以访问由输入数据操作数字段(例如，字段556)指向的输入数据操作数，可以作为进度字段(例如，字段554中的数据处理的结果，更新进度，当操作完成或遇到错误时，可以更新状态字段(例如，字段553)以反映完成或错误，在没有错误地完成的情况下，可以通过输出数据操作数字段(例如，字段557)中的指针，访问输出数据操作数。
为促进描述，共享的核扩展逻辑被示为具有核0、线程0共享的核扩展命令寄存器的副本。然而，共享的核扩展逻辑的共享的核扩展命令寄存器以虚线示出，以指出可以实际没有两组核0、线程0共享的核扩展命令寄存器。相反，核0和共享的核扩展逻辑两者都可以逻辑地查看相同组的核0、线程0共享的核扩展命令寄存器。类似地，共享的核扩展逻辑可以通过潜在地核M，线程P组340，查看其他处理器的其他线程的对应的共享的核扩展命令寄存器。还为清楚起见，物理核0、线程0共享的核扩展命令寄存器可以位于核0中，在共享的核扩展逻辑中，在核0外面以及共享的核扩展逻辑外面的位置，或在不同的位置的组合。
共享的核扩展逻辑314包括调度器344的实施例。调度器可以以硬件、软件、固件，或某种组合来实现。一方面，调度器可以是硬件调度器。调度器可以操作用于通过核M共享的核扩展命令寄存器340访问核0共享的核扩展命令寄存器328，并调度与通过共享的数据处理逻辑316上的这些寄存器传达的调用相关联的数据处理。在某些实施例中，调度器可以表示根据可编程的调度算法或目标，调度核的数据处理的可编程的硬件调度器或可编程的硬件调度逻辑。在某些实施例中，硬件调度器可以实现为可操作以在命令寄存器之间以及在物理线程之间轮流的状态机。可以通过一组机器特定的寄存器(MSR)潜在地向软件公开仲裁策略。在其他实施例中，硬件调度器可以实现为固件块，例如，包括固定的只读存储器(ROM)和可打补丁的随机存取存储器(RAM)域两者。这可以潜在地允许硬件调度器使用更精细的调度算法，该调度算法可以依赖于操作系统指示、应用程序编程接口(API)、运行时编译器指示、实时硬件信号，或这样的控件的组合。作为示例，调度可以是合理的调度算法，对于某些核的相对于其他核的加权的调度算法(例如，基于核负载、正在被处理的线程或数据的时间紧迫性、线程优先级，或根据其他目标)。取决于不同的实现的特定目标，本领域已知的许多不同类型的调度算法适合于不同的实现。调度器还可以监测共享的数据处理逻辑上调度的调用或任务的完成。
共享的核扩展逻辑314还包括状态和/或进度更新逻辑349。状态和/或进度更新逻辑可以监测正在由共享的数据处理逻辑316处理的调用的状态和/或进度。状态和/或进度更新逻辑还可以基于监测的状态和/或进度，更新对应于调用的共享的核扩展命令寄存器。例如，可以更新图5的状态字段553和进度字段554。作为示例，当调用在共享的核扩展逻辑上完成时，可以更新状态以反映完成，或当共享的核扩展逻辑上的调用的处理遇到错误时，可以更新状态以反映错误状态。作为另一个示例，在与调用相关联的数据处理期间，状态和/或进度更新逻辑可以更新调用的完成的进度(例如，可以更新进度字段554中的原子提交点)。
在某些实施例中，操作系统可以使用状态保存/状态恢复功能(例如，Intel架构中的xsave/xrestore)，来管理共享的核扩展命令寄存器在上下文切换时的状态。共享的核扩展逻辑还没有完成的调用或命令可以保存，然后，在上下文切换时由物理线程恢复和重新启动。在某些实施例中，为支持上下文切换和操作系统抢先占有，共享的核扩展命令寄存器可以具有如前所述的进度字段，以记录正在由共享的核扩展逻辑处理的数据处理任务的(例如，原子进度)。进度字段可以作为线程上下文的一部分，保存在上下文切换上，并当操作系统重新调度线程时，用于任务恢复。
共享的核扩展逻辑315还包括共享的核扩展控制逻辑343。共享的核扩展控制逻辑与下面将进一步讨论的调度器344、共享的数据处理逻辑316、状态/进度更新逻辑349、核0-M共享的核扩展命令寄存器328、340，以及共享的核扩展存储器管理单元(MMU)341耦合。共享的核扩展控制逻辑可以帮助对共享的核扩展逻辑314的各种控制、管理、协调、定时以及相关的实现方面。
再次参考图3的SCE调用指令324和/或图4的方法的SCE调用指令，在某些实施例中，SCE调用指令可以是非阻止的SCE调用指令。在某些实施例中，可以从线程(例如，物理线程)非推理性地发送非阻止的SCE调用指令，在非阻止的SCE调用指令被接受供在共享的核扩展逻辑上执行之后，可以在发出线程正在在其上面运行的核上隐退(例如，存储在SCE命令寄存器中)。
在其他实施例中，SCE调用指令可以是阻止的SCE调用指令。在某些实施例中，可以从线程(例如，物理线程)非推理性地发送阻止的SCE调用指令，在调用或任务的执行在共享的核扩展逻辑上完成之后可以在发出线程正在在其上面运行的核上隐退(例如，当共享的核扩展命令寄存器的状态字段被更新以反映完成时)。在某些实施例中，SCE调用指令的非阻止的以及阻止的变体两者都可以被包括在指令集中。
在某些实施例中，阻止的SCE调用指令可以指定或以别的方式指出等待共享的核扩展命令寄存器释放的超时值(例如，周期的数量)。例如，可以在SCE调用指令的参数之一中指定此周期数或其他超时值。在某些实施例中，如果到达超时值而共享的核扩展命令寄存器没有被释放，则响应于调用，可以返回失败、错误等等。
在SCE调用指令的隐退之后，共享的核扩展逻辑可以根据分配的任务或调用，修改存储器状态。在多线程环境中，可以执行软件同步，以在可以使用共享的核扩展并具有共享的操作数的逻辑线程之间维护缓存一致性和存储器顺序。可另选地，还可以可任选地执行硬件同步。
图6是处理SCE读取指令的实施例的方法662的实施例的方框流程图。在各实施例中，方法可以由处理器、核或另一种类型的指令处理设备来执行。在某些实施例中，方法662可以由图2的处理器210，或图3的核0 311-0，或类似的处理器或核来执行。可另选地，方法662可以由完全不同的处理器、核或指令处理设备来执行。此外，处理器210以及核311-0还可以执行与方法662的操作和方法相同、类似、或不同的操作和方法的实施例。
在框663，在具有多个核的处理器的一个核内接收共享的核扩展(SCE)读取指令。在各方面，可以在核上从核外源(例如，从主存储器、盘、或总线或互连)接收SCE读取指令，或可以在核的一部分(例如，在解码逻辑、调度逻辑等等)从核内的其他逻辑(例如，指令缓存、队列、调度逻辑等等)接收。SCE读取指令将导致核读取以前对共享的核扩展逻辑作出的调用的状态。共享的核扩展逻辑被多个核共享。SCE读取指令指出共享的核扩展命令寄存器。
在框664，响应于SCE读取指令，读取以前对共享的核扩展逻辑作出的调用的状态。在某些实施例中，读取状态可以包括从由指令指出的共享的核扩展命令寄存器读取数据。在某些实施例中，状态可以包括完成状态。例如，可以读取状态字段(例如，图5中的状态字段553)。在某些实施例中，读取的状态可以从已完成、错误，有效中选择，虽然本发明的范围不受限制。
在其他实施例中，SCE读取指令可以从指出的共享的核扩展命令寄存器读取其他信息。这样的信息的示例包括，但不仅限于，进度(例如，来自图5的进度字段554)、输出数据操作数或其一部分(例如，如由字段557所指示的)，以及命令属性信息(例如，如由字段555所指示的)。在某些实施例中，共享的核扩展命令寄存器对应于以前的对共享的核扩展逻辑的调用，以代表接收SCE读取指令的核执行数据处理。
图7是处理SCE中止指令的实施例的方法766的实施例的方框流程图。在各实施例中，方法可以由处理器、核或另一种类型的指令处理设备来执行。在某些实施例中，方法766可以由图2的处理器210，或图3的核0 311-0，或类似的处理器或核来执行。可另选地，方法766可以由完全不同的处理器、核，或指令处理设备来执行。此外，处理器210，以及核311-0还可以执行与方法766的操作和方法相同、类似、或不同的操作和方法的实施例。
在框767，在具有多个核的处理器的一个核内接收共享的核扩展(SCE)中止指令。在各方面，可以在核上从核外源(例如，从主存储器、盘、或总线或互连)接收SCE中止指令，或可以在核的一部分(例如，在解码逻辑、调度逻辑等等)从核内的其他逻辑(例如，指令缓存、队列、调度逻辑等等)接收。SCE中止指令将导致核中止以前对共享的核扩展逻辑作出的调用。共享的核扩展逻辑被多个核共享。SCE中止指令指出共享的核扩展命令寄存器。
在框768，响应于SCE中止指令，中止以前对共享的核扩展逻辑作出的调用。在某些实施例中，中止调用可以包括停止由共享的核扩展逻辑作出的对应于以前作出的调用和/或对应于指出的共享的核扩展命令寄存器的数据处理。在某些实施例中，中止调用还可以包括释放由SCE中止指令指出的被占用的共享的核扩展命令寄存器。
在某些实施例中，阻止的SCE调用指令可以指定或以别的方式指出等待SCECR释放的超时值(例如，周期的数量)，如果超时流逝，调用可以返回失败。如果在没有释放的情况下到达超时和/或如果在超时到期之前在没有完成的正在进行中的命令执行过程中到达超时，则会产生失败。对于非阻止的调用，可以使用SCE等待指令来阻止共享的核扩展执行。SCE等待指令可以类似地包括等待共享的核扩展命令寄存器释放的超时值(例如，周期的数量)如果在没有共享的核扩展命令寄存器释放的情况下超时消逝，则可以返回失败、错误等等。在某些实施例中，阻止的SCE调用指令和/或SCE等待指令的超时值可以被编码为指令可以指定的可变参数。在其他实施例中，超时可以是固定的暗示的值。在某些实施例中，SCE等待指令可以和非阻止的SCE调用指令一起使用，以减少功率消耗。例如，当阻止的SCE调用指令阻止和/或当SCE等待指令阻止时，可以可任选地停止物理线程并使其睡眠(假设没有希望完成的其他工作)，直到共享的核扩展逻辑在正在完成相关SCE调用时唤醒它。然而，这是可选的，并且不是必需的。此外，除如前所述的通过阻止的SCE调用指令和/或SCE等待指令指出超时值的方法之外，还设想用于中止运行持续达意外的或不希望有的长时间的调用或命令的其他方法。
在某些实施例中，SCE逻辑可以对与核0相同的虚拟存储器进行操作。再次参考图3，核0 311-0具有存储器管理单元(MMU)331。MMU包括共享的核扩展MMU接口逻辑332。除共享的核扩展MMU接口逻辑332之外，MMU 331可以基本上是常规的。共享的核扩展逻辑314具有共享的核扩展MMU 341。SCE MMU可以维护核0的页面映射(例如，缓存或保留从虚拟或线性存储器到由核0缓存的或保留的系统存储器的转换)。除维护对应于核0的TLB的那些的TLB条目之外，SCE MMU还可以为核中的每一个维护TLB条目。共享的核扩展MMU具有核MMU接口逻辑342。共享的核扩展MMU接口逻辑332和核MMU接口逻辑342彼此连接，以在MMU 331和共享的核扩展MMU 341之间执行同步346。在某些实施例中，共享的核扩展MMU接口逻辑332和核MMU接口逻辑342可以表示用于MMU 331和共享的核扩展MMU 341的同步的硬件机制或硬件支持。
在某些实施例中，可以执行MMU和SCE MMU之间的同步，以在此页面映射中维护一致性。例如，当由核0使页面无效时，核0可以使核0MMU的对应的TLB条目无效。在某些实施例中，还可以在核0和SCE逻辑之间执行同步，其中，还可以相应地使SCE逻辑的SCE MMU上的对应的TLB条目无效。作为示例，在核0上运行的物理线程可以使用由共享的核扩展MMU接口逻辑332和核MMU接口逻辑342所提供的硬件接口，以通过处理器上的总线周期向SCE逻辑发出使SCE MMU的对应的TLB无效的信号。即，在某些实施例中，可以由硬件从在核0上运行的物理线程内执行共享的核扩展MMU 341的同步。作为另一个示例，如果由操作系统交换一个线程(例如，上下文切换)，那么，可以将上下文切换发信号给和/或通知给SCE逻辑，以便可以保存与线程相关联的上下文，以便以后可以恢复它们。在某些实施例中，这样的同步信号可以在硬件级别(例如，通过硬件机制的总线周期或总线事务)。即，可以在硬件级别执行同步(例如，通过MMU和SCE MMU的硬件和总线事务)，而并非通过软件参与(例如，没有操作系统的参与)。
在某些实施例中，MMU 331和共享的核扩展MMU 341还可以通过接口逻辑332，342进行交互，以路由或传递当共享的核扩展逻辑处理核0的调用时产生的页面错误。在某些实施例中，共享的核扩展MMU可以使用核0来将当处理来自核0的调用时产生的页面错误通知给操作系统。类似地，共享的核扩展MMU可以将当处理来自这些其他核的调用时产生的页面错误通知给其他核。核可以将页面错误通知给操作系统。操作系统可能没有任何理由知道，页面错误实际起源于SCE逻辑，而并非起源于提供页面错误的核。在某些实施例中，对于非阻止的SCE调用指令，核上的指定错误的指令指针可以是任意的。在某些实施例中，对于阻止的SCE调用指令，发生错误的共享的核扩展逻辑的指令指针可以指向对应于在发出调用的线程上发生错误的调用的SCE调用指令。
与本领域已知的用于分摊处理的其他方法相比，共享的核扩展逻辑提供若干个优点。通常，利用硬件加速器(例如，图形处理单元)等等，基于软件的范例用于与硬件加速器进行交互。硬件加速器通常由软件设备驱动程序管理。系统调用被应用程序用来使用对硬件加速器的处理。常常需要软件(例如，操作系统)的干预来通过在核上运行的不同的线程，提供对硬件加速器的合理的利用。与这样的硬件加速器相比，共享的核扩展逻辑可以允许使用共享的核扩展逻辑的核(例如，通用核)的传统的编程范例，无需移动到基于驱动程序的硬件加速器访问的软件范例。此外，在其中SCE逻辑与相关联的物理线程在相同虚拟存储器上进行操作的各实施例中，它可以被使用，而不会有数据复制和/或数据格式编组(marshaling)的附带的开销。此外，与硬件加速器相比，共享的核扩展逻辑一般涉及用于作出向前前进的较小量的打开的页面。另外，与硬件加速器相比，共享的核扩展逻辑一般倾向于基本上将提交命令的延迟开销缩小到大致非投机性的核总线-周期的延迟。此外，SCE逻辑还可以使用硬件中的调度单元或处理器上的其他逻辑来提供在核上运行的不同的线程之间的合理的或分布式的利用，而并非通过软件(例如，操作系统)的干预。
在上文的描述中，为说明和描述简明起见，各实施例示出并描述了共享的核扩展逻辑(例如，逻辑214、逻辑314，等等)的单一实例。然而，在某些实施例中，可以有一个以上的共享的核扩展逻辑。共享的核扩展逻辑中的每一个都可以由多个核共享，多个核可以是相同核或不同的核，并可以是全部核或某些核。在某些实施例中，不同类型的共享的核扩展逻辑(例如，用于执行不同类型的数据处理)可以被包括，并在核之间共享。在其他情况下，相同的一般类型的共享的核扩展逻辑的多个实例可以被包括并在全部核(例如，它们的线程)之间共享，或共享的核扩展逻辑中的每一个都可以由全部核的子集(例如，不同的子集)共享。如由得益于本公开内容的所属领域的技术人员理解的，各种布局也是可以的。
为图5描述的组件、特征，以及具体细节可以可任选地和图3，4，或6的那些一起使用。此处对于设备所描述的特征和/或细节还可任选地应用于由设备执行的和/或与设备一起执行的此处所描述的方法。例如，为图3描述的组件、特征，以及具体细节可以可任选地和图4，或6的那些一起使用。
示例性核架构、处理器以及计算机架构
处理器核可以，对于不同的目的，以不同的方式，以及在不同的处理器中实现。例如，这样的核的实现可以包括：1)计划用于通用计算的通用有序核；2)计划用于通用计算的高性能通用无序核；3)主要计划用于图形和/或科学(吞吐量)计算的特殊用途核。不同的处理器的实现可以包括：1)包括计划用于通用计算的一个或多个通用有序核和/或计划用于通用计算的一个或多个通用无序核的CPU；以及，2)包括主要计划用于图形和/或科学(吞吐量)的一个或多个特殊用途核的协处理器。这样的不同的处理器导致不同的计算机系统架构，这些计算机系统架构可以包括：1)与CPU分离的单独的芯片上的协处理器；2)与CPU同一个封装中的分离的管芯上的协处理器；3)与CPU同一个管芯上的协处理器(在这样的情况下，这样的协处理器有时被称为特殊用途逻辑，诸如集成的图形和/或科学(吞吐量)逻辑，或称为特殊用途核)；以及，4)可以在同一个管芯上包括所描述的CPU(有时被称为应用程序核或应用程序处理器)、上文所描述的协处理器，以及额外的功能的芯片上的系统。下面描述了示例性核架构，接下来是描述示例性处理器以及计算机架构。示例性核架构
有序和无序核框图
图8A是示出了根据本发明的各实施例的示例性有序流水线和示例性寄存器重命名、无序发出/执行流水线的框图。图8B是示出了根据本发明的各实施例的要包括在处理器中的有序架构核和示例性寄存器重命名，无序发出/执行架构核的示例性实施例的框图。图8A-B中的实线框示出了有序流水线和有序核，而可选的虚线框的添加示出了寄存器重命名、无序发出/执行流水线和核。假定有序方面是无序方面的子集，将描述无序方面。
在图8A中，处理器流水线800包括获取级802、长度解码级804、解码级806、分配级808、重命名级810、调度(也称为分派或发布)级812、寄存器读取/存储器读取级814、执行级816、写回/存储器写入级818、异常处理级822以及提交级824。
图8B示出了处理器核890，包括耦合到执行引擎单元850的前端单元830，执行引擎单元850和前端单元830两者都耦合到存储器单元870。核890可以是精简指令集计算(RISC)核、复杂指令集计算(CISC)核、超长指令字(VLIW)核或混合型或替代核类型。作为另一种选项，核890可以是专用核，诸如，例如，网络或通信核、压缩引擎、协处理器核、通用计算图形处理单元(GPGPU)核、图形核等等。
前端单元830包括耦合到指令缓存单元834的分支预测单元832，指令缓存单元耦合到指令转换后备缓冲器(TLB)836，指令转换后备缓冲器耦合到指令获取单元838，指令获取单元838耦合到解码单元840。解码单元840(或解码器)可以解码指令，作为输出，生成一个或多个微操作、微代码入口点、微指令，其他指令，或其他控制信号，它们解码自或以别的方式反映或来源于原始指令。解码单元840可以使用各种不同的机制来实现。合适的机制的示例包括，但不仅限于，查找表、硬件实现、可编程逻辑阵列(PLA)、微代码只读存储器(ROM)等等。在一个实施例中，核890包括存储某些宏指令的微代码的微代码ROM或其他介质(例如，在解码单元840中，或以别的方式在前端单元830内)。解码单元840耦合到执行引擎单元850中的重命名/分配器单元852。执行引擎单元850包括耦合到隐退单元854的重命名/分配器单元852和一组一个或多个调度器单元856。调度器单元856表示任意数量的不同的调度器，包括预留站、中心指令窗口等等。调度器单元856耦合到物理寄存器组单元858。物理寄存器组单元858中的每一个都表示一个或多个物理寄存器组，其中不同的寄存器组存储一种或多种不同的数据类型,诸如标量整数、标量浮点、紧缩整数、紧缩浮点、矢量整数、矢量浮点，状态(例如，是要被执行的下一指令的地址的指令指针)等等。在一个实施例中，物理寄存器组单元858包括矢量寄存器单元、写掩码寄存器单元，以及标量寄存器单元。这些寄存器单元可以提供架构矢量寄存器、矢量掩码寄存器以及通用寄存器。物理寄存器组单元858与隐退单元854重叠，以示出可以实现寄存器重命名和无序执行的各种方式(例如，使用重新排序缓冲器和隐退寄存器组，使用未来的文件，历史缓冲器，以及隐退寄存器组；使用寄存器映射和寄存器池；等等)。隐退单元854和物理寄存器组单元858耦合到执行群集860。执行群集860包括一组一个或多个执行单元862和一组一个或多个存储器访问单元864。执行单元862可以对各种类型的数据(例如，标量浮点、紧缩整数、紧缩浮点、矢量整数、矢量浮点)执行各种操作(例如，位移、加法、减法、乘法)。尽管一些实施例可以包括专用于特定功能或功能组的若干个执行单元，但是，其他实施例可以只包括一个执行单元或都执行所有功能的多个执行单元。调度器单元856、物理寄存器组单元858，以及执行群集860被示为可能是多个，因为某些实施例对于某些类型的数据/操作创建单独的流水线(例如，标量整数流水线、标量浮点/紧缩整数/紧缩浮点/矢量整数/矢量浮点流水线和/或存储器访问流水线，每一个流水线都具有它们自己的调度器单元、物理寄存器组单元和/或执行群集——并且在单独的存储器访问流水线的情况下，实现了其中只有此流水线的执行群集具有存储器访问单元864的某些实施例)。还应该理解，使用单独的流水线，这些流水线中的一个或多个可以是无序发出/执行，其余的是有序的。
存储器访问单元组864耦合到存储器单元870，该存储器单元870包括耦合到数据缓存单元874的数据TLB单元872，该数据缓存单元874耦合到2级(L2)缓存单元876。在一个示例性实施例中，存储器访问单元864可以包括加载单元、存储地址单元以及存储数据单元，其中每一个都耦合到存储器单元870中的数据TLB单元872。指令缓存单元834进一步耦合到存储器单元870中的2级(L2)缓存单元876。L2缓存单元876耦合到一个或多个其他级别的缓存，最终耦合到主存储器。
作为示例，示例性寄存器重命名、无序发布/执行核架构可以按如下方式实现流水线800：1)指令获取838执行获取和长度解码级802以及804；2)解码单元840执行解码级806；3)重命名/分配器单元852执行分配级808和重命名级810；4)调度器单元856执行调度级812；5)物理寄存器组单元858和存储器单元870执行寄存器读取/存储器读取级814；执行群集860执行该执行级816；6)存储器单元870和物理寄存器组单元858执行写回/存储器写入级818；7)异常处理级822中可以涉及各种单元；以及，8)隐退单元854和物理寄存器组单元858执行提交级824。
核890可以支持一个或多个指令集(例如，x86指令集(带有与较新的版本一起添加的某些扩展)；位于美国加州Sunnyvale的MIPS Technologies的MIPS指令集；位于美国加州Sunnyvale的ARM Holdings的ARM指令集(带有诸如NEON之类的可选的额外的扩展)，包括此处所描述的指令。在一个实施例中，核890包括支持紧缩的数据指令集扩展(例如，AVX1，AVX2)的逻辑，由此，使许多多媒体应用程序所使用的操作能使用紧缩的数据来执行。
应该理解，核可以支持多线程(执行操作或线程的两个或更多并行组)，并可以以各种方式达到这一目的，包括时间切片多线程，同时的多线程(其中，单个物理核为物理核同时正在多线程处理的每一个线程提供一种逻辑核)，或其组合(例如，时间切片获取和解码和此后的同时的多线程处理，诸如在Hyperthreading技术中)。
尽管寄存器重命名是在无序执行的上下文中描述的，但是，应该理解，寄存器重命名可以用于有序架构中。尽管处理器的所示出的实施例还包括单独的指令和数据缓存单元834/874和共享的L2缓存单元876，但是，替换实施例对于指令和数据两者可以具有单个内部缓存，诸如，例如，第1级(L1)内部缓存，或多级内部缓存。在某些实施例中，系统可以包括内部缓存和核和/或处理器外部的外部缓存的组合。可另选地，全部缓存都可以核和/或处理器外部的。
具体示例性有序核架构
图9A-B示出了比较具体的示例性有序核架构的框图，该核将是芯片中的多个逻辑块中的一个(包括相同类型和/或不同类型的其他核)。取决于应用，逻辑块通过高带宽互连网络(例如，环形网络)与某种固定功能逻辑、存储器I/O接口及其他所需的I/O逻辑进行通信。
图9A是根据本发明的各实施例的单个处理器核的框图，以及其与管芯上的互连网络902的连接以及其第2级(L2)缓存904的本地子集。在一个实施例中，指令解码器900支持带有紧缩的数据指令集扩展的x86指令集。L1缓存906使对缓存存储器的低延迟访问进入标量和矢量单元。尽管在一个实施例中(为简化设计)，标量单元908和矢量单元910使用分开的寄存器集(分别是，标量寄存器912和矢量寄存器914)，在它们之间传输的数据被写入到存储器，然后，从第1级(L1)缓存906读回，但是，本发明的替换实施例可以使用不同的方法(例如，使用单个寄存器组或包括使数据在两个寄存器组之间传输而没有被写入和读回的通信路径)。
L2缓存904的本地子集是被分成单独的本地子集(每个处理器核一个)的全局L2缓存的一部分。每一处理器核都具有到L2缓存904的其自己的本地子集的直接访问路径。由处理器核读取的数据存储在其L2缓存子集904中，并可以被快速地访问，与其他处理器核访问它们自己的本地L2缓存子集并行。由处理器核写入的数据存储在其自己的L2缓存子集904中，在必要时，从其他子集中清空(flush)。环形网络确保共享数据的一致性。环形网络是双向的，以使诸如处理器核，L2缓存及其他逻辑块之类的代理在芯片内相互进行通信。每一环形数据路径都是每个方向1012比特宽。
图9B是根据本发明的各实施例的图9A中的处理器核的一部分的展开图。图9B包括L1缓存904L1数据缓存906A部分，以及关于矢量单元910和矢量寄存器914的更多细节。具体而言，矢量单元910是16宽矢量处理单元(VPU)(参见16宽ALU 928)，其执行整数、单精度浮动以及双精度浮动指令中的一个或多个。VPU支持利用混合单元920来混合寄存器输入，利用数字转换单元922A-B进行数字转换，以及利用复制单元924在存储器输入上进行复制。写掩码寄存器926允许断定所产生的矢量写。
带有集成的存储器控制器和图形的处理器
图10是根据本发明的各实施例的可以具有一个以上的核，可以具有集成的存储器控制器，并可以具有集成的图形的处理器1000的框图。图10中的实线框示出了带有单个核1002A的处理器1000、系统代理1010，一组一个或多个总线控制器单元1016，而可选的虚线框的添加示出了带有多个核1002A-N的替代的处理器1000，系统代理单元1010中的一组一个或多个集成的存储器控制器单元1014以及特殊用途逻辑1008。
如此，处理器1000的不同的实现可以包括：1)带有特殊用途逻辑1008(集成的图形和/或科学(吞吐量)逻辑(可以包括一个或多个核))、以及核1002A-N(是一个或多个通用核(例如，通用有序核、通用无序核，两者的组合))的CPU；2)带有核1002A-N(是主要用于图形和/或科学(吞吐量)计算的大量的特殊用途核)的协处理器；以及，3)带有核1002A-N(是大量的通用有序核)的协处理器。如此，处理器1000可以是通用处理器、协处理器或专用的处理器，诸如，例如，网络或通信处理器、压缩引擎、图形处理器、GPGPU(通用图形处理单元)、高吞吐量许多集成的核(MIC)协处理器(包括30或更多核)，嵌入式处理器、等等。处理器可以在一个或多个芯片上实现。处理器1000可以是一个或多个衬底的一部分，和/或可以使用若干种处理技术中的任何一种，诸如，例如，BiCMOS、CMOS，或NMOS，在一个或多个衬底上实现。
存储器层次结构包括核内的一级或多级缓存，一组或一个或多个共享缓存单元1006，以及耦合到集成的存储器控制器单元1014组的外部存储器(未示出)。共享缓存单元1006组可以包括一个或多个中级缓存，诸如第2级(L2)、第3级(L3)、第4级(L4)、或其他级别的缓存、末级缓存(LLC)，和/或其组合。尽管在一个实施例中基于环形的互连单元1012互连集成的图形逻辑1008，共享缓存单元1006组，以及系统代理单元1010/集成的存储器控制器单元1014，但是，替换实施例可以使用任意数量的用于互连这样的单元的已知的技术。在一个实施例中，在一个或多个缓存单元1006和核1002-A-N之间维护了一致性。
在某些实施例中，核1002A-N中的一个或多个能够多线程处理。系统代理1010包括用于协调和操作核1002A-N的那些组件。系统代理单元1010可以包括，例如，功率控制单元(PCU)和显示单元。PCU可以是或包括管理核1002A-N和集成的图形逻辑1008的功率状态所需的逻辑和组件。显示单元用于驱动一个或多个从外部连接的显示器。
就架构指令集而言，核1002A-N可以是同质的或异构的；即，核1002A-N中的两个或更多能够执行相同的指令集，而其他的能够只执行该指令集的子集或不同的指令集。
示例性计算机架构
图11-14是示例性计算机架构的框图。膝上型计算机、台式机、手持式PC、个人数字助理、工程工作站、服务器、网络设备、网络中枢、交换机、嵌入式处理器、数字信号处理器(DSP)、图形设备、视频游戏设备、机顶盒、微控制器、手机、便推式媒体播放器、手持式设备以及各种其他电子设备的已知的其他系统设计和配置也是合适的。一般而言，如此处所公开的能够包括处理器和/或其他执行逻辑的各种系统或电子设备一般是合适的。
现在请参看图11，所示是根据本发明的一个实施例的系统1100的框图。系统1100可以包括耦合到控制器中枢1120的一个或多个处理器1110、1115。在一个实施例中，控制器中枢1120包括图形存储器控制器中枢(GMCH)1190和输入/输出中枢(IOH)1150(可以在单独的芯片上)；GMCH 1190包括耦合到存储器1140和协处理器1145的存储器和图形控制器；IOH1150将输入/输出(I/O)设备1160耦合到GMCH 1190。可另选地，存储器和图形控制器中的一个或两者都集成在处理器内(如此处所描述的)，存储器1140和协处理器1145利用IOH1150，直接耦合到单个芯片中的处理器1110以及控制器中枢1120。
在图11中利用虚线表示额外的处理器1115的可任选的本质。每一处理器1110、1115都可以包括此处所描述的处理核中的一个或多个，并可以是处理器1000的某种版本。
存储器1140可以是，例如，动态随机存取存储器(DRAM)、相变存储器(PCM)或两者的组合。对于至少一个实施例，控制器中枢1120通过诸如前端总线(FSB)之类的多点分支总线、诸如QuickPath互连(QPI)之类的点对点接口或类似的连接1195，与处理器1110、1115进行通信。
在一个实施例中，协处理器1145是专用的处理器，诸如，例如，高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器，等等。在一个实施例中，控制器中枢1120可以包括集成的图形加速器。
就包括架构、微架构、热的，功率消耗特征等等的一系列优点的度量而言，在物理资源1110、1115之间可能会有各种差异。
在一个实施例中，处理器1110执行控制一般类型的数据处理操作的指令。协处理器指令可以嵌入在指令内。处理器1110将这些协处理器指令识别为是应该由附接的协处理器1145执行的类型。相应地，处理器1110在协处理器总线或其他互连上向协处理器1145发出这些协处理器指令(或表示协处理器指令的控制信号)。协处理器1145接受并执行接收到的协处理器指令。
现在请参看图12，所示是根据本发明的一个实施例的第一更具体的示例性系统1200的框图。如图12所示，多处理器系统1200是点对点互连系统，并包括通过点对点互连1250耦合的第一处理器1270和第二处理器1280。处理器1270和1280中的每一个都可以是处理器1000的某种版本。在本发明的一个实施例中，处理器1270和1280分别是处理器1110和1115，而协处理器1238是协处理器1145。在另一个实施例中，处理器1270和1280分别是处理器1110和协处理器1145。
处理器1270和1280被示为分别包括集成的存储器控制器(IMC)单元1272和1282。处理器1270还包括点对点(P-P)接口1276和1278，作为其总线控制器单元的一部分；类似地，第二处理器1280包括P-P接口1286和1288。处理器1270，1280可以使用P-P接口电路1278、1288，通过点对点(P-P)接口1250，来交换信息。如图12所示，IMC 1272和1282将处理器耦合到相应的存储器，即，存储器1232和存储器1234，它们可以是本地连接到相应的处理器的主存储器的一部分。
处理器1270、1280中的每一个都可以使用点对点的接口电路1276、1294、1286、1298，通过单个P-P接口1252、1254，与芯片集1290交换信息。芯片集1290可以通过高性能的接口1239，可任选地与协处理器1238交换信息。在一个实施例中，协处理器1238是专用的处理器，诸如，例如，高吞吐量MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、嵌入式处理器，等等。
共享缓存(未示出)可以被包括在任一处理器中或者两个处理器的外面，通过P-P互连，与处理器相连接，以便如果处理器被置于低功率模式下，处理器中的任何一个或两者的本地缓存信息可以存储在共享缓存中。
芯片集1290可以通过接口1296耦合到第一总线1216。在一个实施例中，第一总线1216可以是外围组件互连(PCI)总线，或诸如PCI Express总线之类的总线，或另一第三代I/O互连总线，虽然本发明的范围不仅限于此。
如图12所示，各种I/O设备1214以及将第一总线1216耦合到第二总线1220的总线桥1218可以耦合到第一总线1216。在一个实施例中，一个或多个额外的处理器1215，诸如协处理器、高吞吐量MIC处理器，GPGPU、加速器(诸如，例如，图形加速器或数字信号处理(DSP)单元)、现场可编程门阵列，或任何其他处理器耦合到第一总线1216。在一个实施例中，第二总线1220可以是低管脚数(LPC)总线。
在一个实施例中，各种设备可以耦合到第二总线1220，包括，例如，键盘和/或鼠标1222、通信设备1227以及存储单元1228，诸如磁盘驱动器或可以包括指令/代码以及数据1230的其他大容量存储设备。进一步地，音频I/O 1224可以耦合到第二总线1220。请注意，其他架构也是可以的。例如，代替图12的点对点架构，系统可以实现多点分支总线或其他这样的架构。
现在请参看图13，所示是根据本发明的一个实施例的第二更具体的示例性系统1300的框图。图12和13中的相同元素带有相同参考编号，从图13省略了图12的某些方面，以便不至于使图13的其他方面变得模糊。
图13示出了处理器1270、1280可以分别包括集成的存储器和I/O控制逻辑(“CL”)1272和1282。如此，CL 1272、1282包括集成的存储器控制器单元并包括I/O控制逻辑。图13示出了不仅存储器1232、1234耦合到CL 1272、1282，而且I/O设备1314也耦合到控制逻辑1272、1282。旧式I/O设备1315耦合到芯片集1290。
现在请参看图14，所示是根据本发明的实施例的SoC 1400的框图。图10中的类似的元素带有相同的参考编号。此外，虚线框是比较先进的SoC上的可选的特征。在图14中，互连单元1402耦合到：包括一组一个或多个核202A-N和共享缓存单元1006的应用程序处理器1410；系统代理单元1010；总线控制器单元1016；集成的存储器控制器单元1014；可以包括集成的图形逻辑、图像处理器、音频处理器，以及视频处理器的一组或一个或多个协处理器1420；静态随机存取存储器(SRAM)单元1430；直接存储器访问(DMA)单元1432；以及用于耦合到一个或多个外部显示器的显示单元1440。在一个实施例中，协处理器1420包括专用的处理器，诸如，例如，网络或通信处理器、压缩引擎、GPGPU、高吞吐量MIC处理器、嵌入式处理器，等等。
此处所公开的机制的各实施例可以以硬件、软件、固件，或这样的实现方法的组合来实现。本发明的各实施例可以被实现为在可编程系统上执行的计算机程序或程序代码，可编程系统包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、至少一个输入设备，以及至少一个输出设备。
可以将诸如图12中所示出的代码1230之类的程序代码应用于输入指令，以执行此处所描述的功能并生成输出信息。可以以已知的方式向一个或多个输出设备应用输出信息。对于本申请，处理系统包括具有处理器，诸如，例如：数字信号处理器(DSP)、微控制器、专用集成电路(ASIC)，或微处理器的任何系统。
程序代码可以以高级过程或面向对象编程语言来实现，以与处理系统进行通信。如果需要的话，程序代码还可以以汇编或机器语言来实现。事实上，此处所描述的机制不仅限于任何特定编程语言。在任何情况下，语言都可以是编译的或解释的语言。
至少一个实施例的一个或多个方面可以由存储在机器可读介质上的表征性指令来实现，该指令表示处理器中的各种逻辑，该指令在被机器读取时使得该机器制作用于执行本文所述的技术的逻辑。被称为“IP核”的这样的表示可以存储在有形的机器可读介质中，并提供给各种客户或生产设施，以加载到实际制造逻辑或处理器的制造机器中。
这样的机器可读的存储介质可以包括，但不限于，通过机器或设备制造或形成的制品的非瞬时的，有形的布局，包括诸如硬盘之类的存储介质，任何其他类型的盘，包括软盘、光盘、光盘只读存储器(CD-ROM)、光盘可重写(CD-RW)，以及磁光盘，诸如只读存储器(ROM)之类的半导体器件，诸如动态随机存取存储器(DRAM)，静态随机存取存储器(SRAM)之类的随机存取存储器(RAM)，可擦除编程只读存储器(EPROM)，闪存、电可擦除编程只读存储器(EEPROM)，相变存储器(PCM)，磁卡或光卡，或适于存储电子指令的任何其他类型的介质。
相应地，本发明的各实施例还包括包含指令或包含定义此处所描述的结构、电路、设备、处理器和/或系统功能的诸如硬件描述语言(HDL)之类的设计数据的非瞬时的，有形的机器可读取的介质。这样的实施例还可以被称为程序产品。
仿真(包括二进制转换，代码变形，等等)
在某些情况下，可以使用指令转换器来将指令从源指令集转换为目标指令集。例如，指令转换器可以转换(例如，使用静态二进制转换、包括动态编译的动态二进制转换)、变形、模仿，或以别的方式将指令转换为要由核处理的一个或多个其他指令。指令转换器可以以软件、硬件、固件，或其组合来实现。指令转换器可以在处理器上、在处理器外、或者部分在处理器上且部分在处理器外。
图15是根据本发明的各实施例的比较使用软件指令转换器来将源指令集中的二进制指令转换为目标指令集中的二进制指令的框图。在所示出的实施例中，指令转换器是软件指令转换器，虽然可另选地指令转换器可以以软件、固件、硬件，或其不同组合来实现。图15示出了可以使用x86编译器1504来编译高级语言1502的程序以生成x86二进制代码1506，该x86二进制代码1506可以天然地由带有至少一个x86指令集核1416的处理器来执行。带有至少一个x86指令集核1516的处理器表示可以通过兼容地执行或以别的方式处理(1)Intel x86指令集核的指令集的相当大的部分或(2)用于在带有至少一个x86指令集核的Intel处理器上运行的应用程序或其他软件的目标代码版本，来与带有至少一个x86指令集核的Intel处理器执行基本上相同功能，以便与带有至少一个x86指令集核的Intel处理器实现基本上相同结果的任何处理器。x86编译器1504表示能操作用于生成x86二进制代码606(例如，目标代码)的编译器，该二进制代码1506可通过或不通过附加的链接处理在具有至少一个x86指令集核的处理器1516上执行。类似地，图15以高级语言1502示出了程序，该程序可使用替换性指令集编译器1508来编译以生成替换性指令集二级制代码1510，替换性指令集二级制代码1510可由不具有至少一个x86指令集核的处理器1514(诸如，具有可执行加利福尼亚州桑尼威尔的MIPS技术公司的MIPS指令集的处理器和/或执行加利福尼亚州桑尼威尔的ARM控股公司的ARM指令集的处理器)本地地执行。使用指令转换器1512来将x86二进制代码1506转换为可以天然地由没有x86指令集核1514的处理器来执行的代码。此经过转换的代码不可能与替代指令集二进制代码1510相同，因为能够执行此动作的指令转换器难以制造；然而，经过转换的代码将完成一般操作并由来自替代指令集的指令构成。如此，指令转换器1512表示通过仿真、模拟或任何其他过程，使没有x86指令集处理器或核的处理器或其他电子器件执行x86二进制代码1506的软件、固件、硬件，或其组合。
在说明书和权利要求书中，使用了术语“耦合”和/或“连接”及其衍生词。应当理解，这些术语并不旨在作为彼此的同义词。相反，在特定实施例中，可以使用“连接”来表示两个或更多元件彼此处于直接的物理和/或电接触的状态。“耦合的”可表示两个或更多个元件直接物理或电接触。然而，“耦合的”也可表示两个或更多个元件并未彼此直接接触，但是仍然彼此协作、彼此相互作用。例如，执行单元可以通过一个或多个中间组件与寄存器或解码器耦合。在图形中，使用箭头来示出耦合和/或连接。
在描述和权利要求中，使用了术语“逻辑”。如此处所使用的，术语“逻辑”可以包括硬件、固件、软件，或其各种组合。逻辑的示例包括集成电路、专用集成电路、模拟电路、数字电路、编程逻辑器件、包括指令的存储器设备等等。在某些实施例中，逻辑可以潜在地包括晶体管和/或栅极以及其他电路组件(例如，嵌入在半导体材料中)。
在上面的描述中，阐明了具体细节以提供对实施例的全面理解。然而，其他实施例可以在没有这些具体细节中的某些情况下实施。本发明的范围不是由上面所提供的具体示例确定，而是仅由下面的权利要求确定。所有与附图中所示出的以及说明书中所描述的那些等效的关系都包含在各实施例内。在其他情况下，以框图形式，而不是详细地示出已知的电路、结构、设备，和操作以便不至于使对描述的理解变得模糊。在在某些情况下示出多个组件的情况下，它们可以被集成到单一组件中。在示出和描述单一组件的情况下，在某些情况下，可以将此单个组件分离成两个或更多组件。
以基本形式示出和描述了此处所公开的某些方法，虽然可以可任选地向方法中添加操作和/或从方法中删除操作。另外，可能已经示出了和/或描述了操作的特定顺序，虽然替换实施例可以以不同的顺序执行某些操作、组合某些操作，重叠某些操作等等。
某些操作可以由硬件组件来执行和/或可以以机器可执行的或电路可执行的指令来实现，指令可以被用来导致利用执行操作的指令编程的硬件组件(例如，处理器、处理器的一部分等等)。硬件组件可以包括通用或专用的硬件组件。操作可以由硬件、软件、和/或固件的组合来执行。硬件组件可以包括特定逻辑(例如，潜在地与软件和/或固件相结合的电路)，该逻辑可操作以执行和/或处理指令并响应于指令(例如，响应于一个或多个微指令或从指令导出的其他控制信号)执行动作。
在本说明书中，对，例如，“一个实施例”、“实施例”、“一个或多个实施例”、“一些实施例”、的引用表示，特定特征可以被包括在本发明的实施中，但是不一定要求。类似地，在描述中，本发明的各种特点有时分组在单一实施例、图形或其描述中，以便简化说明，并帮助理解本发明的各个方面。然而，该公开方法不应被解释成反映本发明需要比每项权利要求中所明确记载的更多特征的意图。相反，如以下权利要求反映的，发明性方面在于，比单个公开的实施例的所有特征少。如此，“具体实施方式”后面的权利要求因此被明确地包括到此“具体实施方式”中，每一个权利要求本身也作为本发明的单独的实施例。
下列子句和/或示例涉及进一步的实施例。子句和/或示例中的特定细节可被用在一个或多个实施例中的任何地方。
在一个实施例中，第一设备包括多个核以及与多个核中的每一个耦合的共享的核扩展逻辑。共享的核扩展逻辑具有被多个核中的每一个共享的共享数据处理逻辑。第一设备还包括指令执行逻辑，对于核中的每一个，该指令执行逻辑，响应于共享的核扩展调用指令，调用共享的核扩展逻辑。调用使共享的数据处理逻辑代表对应的核执行数据处理。
各实施例包括第一设备，进一步包括与所述指令执行逻辑和所述共享的核扩展逻辑耦合的多个共享的核扩展命令寄存器，其中所述共享的核扩展调用指令指出所述共享的核扩展命令寄存器以及多个参数中的一个。
各实施例包括上述第一设备中的任何一个，其中，所述指令执行逻辑，响应于所述共享的核扩展调用指令，基于所述指出的参数，将数据存储在所述指出的共享的核扩展命令寄存器中。
各实施例包括上述第一设备中的任何一个，其中，指令执行逻辑，响应于共享的核扩展调用指令，在所述指出的共享的核扩展命令寄存器中存储：调用属性指针字段中的指针以指向调用属性信息；输入数据操作数指针字段中的指针以指向输入数据操作数；以及，输出数据操作数指针字段中的指针以指向输出数据操作数。
各实施例包括上述第一设备中的任何一个，其中，所述共享的核扩展逻辑，基于与所述调用相关联的数据处理，在所述指出的共享的核扩展命令寄存器中存储：状态字段以提供所述调用的状态；以及，进度字段以提供所述调用的进度。
各实施例包括上述第一设备中的任何一个，其中，共享的核扩展调用指令包括核的指令集的宏指令。
各实施例包括上述第一设备中的任何一个，其中，共享的数据处理逻辑包括至少一个矢量执行单元。
各实施例包括上述第一设备中的任何一个，其中，共享的数据处理逻辑包括在多个核中未发现的数据处理逻辑。
各实施例包括上述第一设备中的任何一个，其中，指令执行逻辑，响应于所述共享的核扩展调用指令，调用所述共享的核扩展逻辑，以根据例程在存储器中的至少一个输入数据结构中执行数据处理，以在存储器中产生至少一个输出数据结构。
各实施例包括上述第一设备中的任何一个，进一步包括：所述多个核中第一核的存储器管理单元(MMU)；所述共享的核扩展逻辑的共享的核扩展MMU；以及，所述第一核的所述MMU和所述共享的核扩展MMU之间的硬件接口，以在硬件中交换同步信号，以同步所述第一核的所述MMU和所述共享的核扩展MMU。
各实施例包括上述第一设备中的任何一个，进一步包括：所述多个核中第一核的存储器管理单元(MMU)；所述共享的核扩展逻辑的共享的核扩展MMU；以及，所述第一核的所述MMU和所述共享的核扩展MMU之间的将对应于来自所述第一核的调用的页面错误从所述共享的核扩展MMU路由到所述第一核的所述MMU的接口。
各实施例包括上述第一设备中的任何一个，进一步包括：带有所述共享的核扩展逻辑的管芯上的硬件调度逻辑，以在所述共享的数据处理逻辑上调度来自所述多个核的调用。
在一个实施例中，第一方法包括在具有多个核的处理器的一个核内接收共享的核扩展调用指令。共享的核扩展调用指令将导致核调用由多个核共享的核扩展逻辑。调用将执行数据处理。共享的核扩展调用指令指出共享的核扩展命令寄存器，并指出指定数据处理要被执行的多个参数。响应于共享的核扩展调用指令，共享的核扩展逻辑被调用，执行数据处理。调用共享的核扩展逻辑可以包括基于由指令指出的一个或多个参数，将数据存储在由指令指出的共享的核扩展命令寄存器中。
各实施例包括第一方法，其中，接收指令包括接收非阻止的共享的核扩展调用指令，并进一步包括在所述共享的核扩展逻辑接受了要被执行的所述数据处理之后，在所述核上隐退所述非阻止的共享的核扩展调用指令。
各实施例包括第一方法，其中，接收指令包括接收阻止的共享的核扩展调用指令，并进一步包括在所述共享的核扩展逻辑完成所述数据处理之后，在所述核上隐退所述阻止的共享的核扩展调用指令。
各实施例包括第一方法，其中，接收所述指令包括接收阻止的共享的核扩展调用指令，其中所述阻止的共享的核扩展调用指令指出所述指出的共享的核扩展命令寄存器的释放的超时值。
各实施例包括上述第一方法中的任何一个，其中，所述共享的核扩展调用指令包括所述核的指令集的宏指令，并且，其中所述共享的核扩展命令寄存器包括架构寄存器。
各实施例包括上述第一方法中的任何一个，其中，基于参数，将数据存储在指出的共享的核扩展命令寄存器中包括：在调用属性指针字段中存储指针以指向调用属性信息；在输入数据操作数指针字段中存储指针以指向输入数据操作数；以及，在输出数据操作数指针字段中存储指针以指向输出数据操作数。
各实施例包括上述第一方法中的任何一个，进一步包括，所述共享的核扩展逻辑基于与所述调用相关联的数据处理，将数据存储在所述指出的共享的核扩展寄存器中，所述存储所述数据包括：在所述指出的寄存器的状态字段中存储状态以提供所述调用的状态；以及，在所述指出的寄存器的进度字段中存储进度以提供所述调用的进度。
各实施例包括上述第一方法中的任何一个，其中，调用包括调用所述共享的核扩展逻辑，以根据例程在存储器中的至少一个输入数据结构中执行数据处理，以在存储器中产生至少一个输出数据结构。
各实施例包括上述第一方法中的任何一个，进一步包括，通过在所述MMU和所述共享的核扩展MMU之间在硬件中交换同步信号，同步所述核的存储器管理单元(MMU)和所述共享的核扩展逻辑的共享的核扩展MMU。
各实施例包括上述第一方法中的任何一个，进一步包括，将对应于所述调用的页面错误从共享的核扩展存储器管理单元(MMU)路由到所述核的MMU。
各实施例包括上述第一方法中的任何一个，进一步包括，在接收所述共享的核扩展调用指令之前：接收指出所述共享的核扩展命令寄存器的共享的核扩展中止指令；以及，响应于所述共享的核扩展中止指令，停止对应于由所述共享的核扩展中止指令指出的所述共享的核扩展命令寄存器的数据处理，并释放所述共享的核扩展命令寄存器。
各实施例包括上述第一方法中的任何一个，进一步包括，在接收所述共享的核扩展调用指令之后：接收指出所述共享的核扩展命令寄存器的共享的核扩展读取指令；以及，响应于所述共享的核扩展读取指令，从由所述共享的核扩展读取指令指出的所述共享的核扩展命令寄存器读取数据处理完成状态。
在一个实施例中，机器可读的存储介质存储一个或多个指令，如果由机器执行，指令导致机器执行上述第一方法中的任何一个。
在一个实施例中，设备被配置或可操作以执行上述第一方法中的任何一个。
各实施例包括第一系统，其中，包括处理器以及与处理器耦合的动态随机存取存储器(DRAM)。处理器包括多个核和与多个核中的每一个耦合的共享的核扩展逻辑。共享的核扩展逻辑具有被多个核中的每一个共享的数据处理逻辑。处理器还包括指令执行逻辑，对于核中的每一个，该指令执行逻辑，响应于共享的核扩展调用指令，将调用共享的核扩展逻辑。调用将让共享的数据处理逻辑代表对应的核执行数据处理。
各实施例包括第一系统，其中，共享的核扩展调用指令包括核的指令集的宏指令。
各实施例包括上述第一系统中的任何一个，进一步包括与所述指令执行逻辑和所述共享的核扩展逻辑耦合的多个共享的核扩展命令寄存器，其中所述共享的核扩展调用指令将指出所述共享的核扩展命令寄存器以及多个参数中的一个。

Claims (30)

1.一种处理器，包括：
多个核；
与所述多个核中的每一个耦合的共享的核扩展逻辑，所述共享的核扩展逻辑具有将在给定时间被所述多个核中的每一个共享的共享数据处理逻辑；以及
指令执行逻辑，用于对于所述核中的每一个，当线程要继续在对应的核上运行时，响应于来自将要在所述对应的核上运行的所述线程的共享的核扩展调用指令，调用所述共享的核扩展逻辑以使数据处理由所述共享数据处理逻辑代表所述对应的核来执行。
2.如权利要求1所述的处理器，其特征在于，所述共享的核扩展调用指令包括所述核的指令集的宏指令。
3.如权利要求1所述的处理器，进一步包括与所述指令执行逻辑和所述共享的核扩展逻辑耦合的多个共享的核扩展命令寄存器，其中所述共享的核扩展调用指令指出所述共享的核扩展命令寄存器以及多个参数中的一个。
4.如权利要求3所述的处理器，其特征在于，所述指令执行逻辑，响应于所述共享的核扩展调用指令，基于所述指出的参数，将数据存储在所述指出的共享的核扩展命令寄存器中。
5.如权利要求4所述的处理器，其特征在于，所述指令执行逻辑，响应于所述共享的核扩展调用指令，在所述指出的共享的核扩展命令寄存器中存储：
调用属性指针字段中的指针以指向调用属性信息；
输入数据操作数指针字段中的指针以指向输入数据操作数；以及
输出数据操作数指针字段中的指针以指向输出数据操作数。
6.如权利要求4所述的处理器，其特征在于，所述共享的核扩展逻辑，基于与所述调用相关联的数据处理，在所述指出的共享的核扩展命令寄存器中存储：
状态字段以提供所述调用的状态；以及
进度字段以提供所述调用的进度。
7.如权利要求1所述的处理器，其特征在于，所述共享的数据处理逻辑包括至少一个矢量执行单元。
8.如权利要求1所述的处理器，其特征在于，所述共享的数据处理逻辑包括在所述多个核中未发现的数据处理逻辑。
9.如权利要求1所述的处理器，其特征在于，所述指令执行逻辑，响应于所述共享的核扩展调用指令，调用所述共享的核扩展逻辑，以根据例程在存储器中的至少一个输入数据结构中执行数据处理，以在存储器中产生至少一个输出数据结构。
10.如权利要求1所述的处理器，进一步包括：
所述多个核中第一核的存储器管理单元MMU；
所述共享的核扩展逻辑的共享的核扩展MMU；以及
所述第一核的所述MMU和所述共享的核扩展MMU之间的硬件接口，以在硬件中交换同步信号，以同步所述第一核的所述MMU和所述共享的核扩展MMU。
11.如权利要求1所述的处理器，进一步包括：
所述多个核中第一核的存储器管理单元MMU；
所述共享的核扩展逻辑的共享的核扩展MMU；以及
所述第一核的所述MMU和所述共享的核扩展MMU之间的将对应于来自所述第一核的调用的页面错误从所述共享的核扩展MMU路由到所述第一核的所述MMU的接口。
12.如权利要求1所述的处理器，进一步包括带有所述共享的核扩展逻辑的管芯上的硬件调度逻辑，以在所述共享的数据处理逻辑上调度来自所述多个核的调用。
13.如权利要求1所述的处理器，进一步包括路由在核和所述共享的核扩展逻辑之间触发上下文切换的操作系统抢先占有和核异常状态的硬件接口。
14.一种用于处理指令的方法，包括：
在具有多个核的处理器的核处，从正在所述核上运行的给定线程接收共享的核扩展调用指令，所述共享的核扩展调用指令将导致所述核调用共享的核扩展逻辑，使得数据处理被执行，其中所述共享的核扩展逻辑在给定时间被所述多个核共享，所述共享的核扩展调用指令指出共享的核扩展命令寄存器，并指出用于指定要被执行的所述数据处理的多个参数；以及
当所述给定线程继续在所述核上运行时，响应于所述共享的核扩展调用指令，调用所述共享的核扩展逻辑，以使得所述数据处理被执行，其中调用所述共享的核扩展逻辑包括基于由所述共享的核扩展调用指令指出的所述参数，将数据存储在由所述共享的核扩展调用指令指出的所述共享的核扩展命令寄存器中。
15.如权利要求13所述的用于处理指令的方法，其特征在于，所述共享的核扩展调用指令包括所述核的指令集的宏指令，并且其中所述共享的核扩展命令寄存器包括架构寄存器。
16.如权利要求13所述的用于处理指令的方法，其特征在于，基于所述参数来将所述数据存储在所述指出的共享的核扩展命令寄存器中包括：
在调用属性指针字段中存储指针以指向调用属性信息；
在输入数据操作数指针字段中存储指针以指向输入数据操作数；以及
在输出数据操作数指针字段中存储指针以指向输出数据操作数。
17.如权利要求13所述的用于处理指令的方法，进一步包括，所述共享的核扩展逻辑基于与所述调用相关联的数据处理，将数据存储在所述指出的共享的核扩展命令寄存器中，所述存储所述数据包括：
在所述指出的共享的核扩展命令寄存器的状态字段中存储状态以提供所述调用的状态；以及
在所述指出的共享的核扩展命令寄存器的进度字段中存储进度以提供所述调用的进度。
18.如权利要求13所述的用于处理指令的方法，其特征在于，接收所述指令包括接收非阻止的共享的核扩展调用指令，并进一步包括在所述共享的核扩展逻辑接受了要被执行的所述数据处理之后，在所述核上隐退所述非阻止的共享的核扩展调用指令。
19.如权利要求13所述的用于处理指令的方法，其特征在于，接收所述指令包括接收阻止的共享的核扩展调用指令，并进一步包括在所述共享的核扩展逻辑完成了所述数据处理之后，在所述核上隐退所述阻止的共享的核扩展调用指令。
20.如权利要求13所述的用于处理指令的方法，其特征在于，接收所述指令包括接收阻止的共享的核扩展调用指令，其中所述阻止的共享的核扩展调用指令指出释放所述指出的共享的核扩展命令寄存器的超时值。
21.如权利要求13所述的用于处理指令的方法，其特征在于，调用包括调用所述共享的核扩展逻辑，以根据例程在存储器中的至少一个输入数据结构中执行数据处理，以在存储器中产生至少一个输出数据结构。
22.如权利要求13所述的用于处理指令的方法，进一步包括，通过在存储器管理单元MMU和所述共享的核扩展MMU之间在硬件中交换同步信号，同步所述核的MMU和所述共享的核扩展逻辑的共享的核扩展MMU。
23.如权利要求13所述的用于处理指令的方法，进一步包括，将对应于所述调用的页面错误从共享的核扩展存储器管理单元MMU路由到所述核的MMU。
24.如权利要求13所述的用于处理指令的方法，进一步包括，在接收所述共享的核扩展调用指令之前：
接收指出所述共享的核扩展命令寄存器的共享的核扩展中止指令；以及
响应于所述共享的核扩展中止指令，停止对应于由所述共享的核扩展中止指令指出的所述共享的核扩展命令寄存器的数据处理，并释放所述共享的核扩展命令寄存器。
25.如权利要求13所述的用于处理指令的方法，进一步包括，在接收所述共享的核扩展调用指令之后：
接收指出所述共享的核扩展命令寄存器的共享的核扩展读取指令；以及
响应于所述共享的核扩展读取指令，从由所述共享的核扩展读取指令指出的所述共享的核扩展命令寄存器读取数据处理完成状态。
26.一种计算机系统，包括：
一种处理器，包括：
多个核；
与所述多个核中的每一个耦合的共享的核扩展逻辑，所述共享的核扩展逻辑具有将在给定时间被所述多个核中的每一个共享的共享数据处理逻辑；以及
指令执行逻辑，用于对于所述核中的每一个，当线程要继续在对应的核上运行时，响应于来自将要在所述对应的核上运行的所述线程的共享的核扩展调用指令，调用所述共享的核扩展逻辑以使数据处理由所述共享数据处理逻辑代表所述对应的核来执行；以及
与所述处理器耦合的动态随机存取存储器DRAM。
27.如权利要求25所述的计算机系统，其特征在于，所述共享的核扩展调用指令包括所述核的指令集的宏指令。
28.如权利要求25所述的计算机系统，进一步包括与所述指令执行逻辑和所述共享的核扩展逻辑耦合的多个架构共享的核扩展命令寄存器，其中所述共享的核扩展调用指令指出所述共享的核扩展命令寄存器以及多个参数中的一个。
29.一种机器可读介质，其上存储有指令，所述指令在被执行时致使机器执行如权利要求14-25中任一项所述的方法。
30.一种用于处理指令的设备，包括多个装置，每个装置用于执行如权利要求14-25中任一项所述的方法的相应步骤。
CN201380045297.7A 2012-09-27 2013-06-12 具有多个核、共享的核扩展逻辑及共享的核扩展利用指令的处理器 Active CN104603748B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211664801.9A CN115858017A (zh) 2012-09-27 2013-06-12 具有多个核、共享的核扩展逻辑及共享的核扩展利用指令的处理器
CN201810999968.8A CN109375949B (zh) 2012-09-27 2013-06-12 一种具有多个核的处理器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/629,460 US9582287B2 (en) 2012-09-27 2012-09-27 Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions
US13/629,460 2012-09-27
PCT/US2013/045501 WO2014051736A1 (en) 2012-09-27 2013-06-12 Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202211664801.9A Division CN115858017A (zh) 2012-09-27 2013-06-12 具有多个核、共享的核扩展逻辑及共享的核扩展利用指令的处理器
CN201810999968.8A Division CN109375949B (zh) 2012-09-27 2013-06-12 一种具有多个核的处理器

Publications (2)

Publication Number Publication Date
CN104603748A CN104603748A (zh) 2015-05-06
CN104603748B true CN104603748B (zh) 2018-10-02

Family

ID=50340107

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201380045297.7A Active CN104603748B (zh) 2012-09-27 2013-06-12 具有多个核、共享的核扩展逻辑及共享的核扩展利用指令的处理器
CN202211664801.9A Pending CN115858017A (zh) 2012-09-27 2013-06-12 具有多个核、共享的核扩展逻辑及共享的核扩展利用指令的处理器
CN201810999968.8A Active CN109375949B (zh) 2012-09-27 2013-06-12 一种具有多个核的处理器

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202211664801.9A Pending CN115858017A (zh) 2012-09-27 2013-06-12 具有多个核、共享的核扩展逻辑及共享的核扩展利用指令的处理器
CN201810999968.8A Active CN109375949B (zh) 2012-09-27 2013-06-12 一种具有多个核的处理器

Country Status (7)

Country Link
US (6) US9582287B2 (zh)
JP (3) JP6240964B2 (zh)
KR (2) KR20150023852A (zh)
CN (3) CN104603748B (zh)
DE (1) DE112013004751T5 (zh)
GB (2) GB2568816B8 (zh)
WO (1) WO2014051736A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12124383B2 (en) 2022-07-12 2024-10-22 Intel Corporation Systems and methods for cache optimization

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8515052B2 (en) 2007-12-17 2013-08-20 Wai Wu Parallel signal processing system and method
US9448847B2 (en) 2011-07-15 2016-09-20 Throughputer, Inc. Concurrent program execution optimization
US9582287B2 (en) 2012-09-27 2017-02-28 Intel Corporation Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions
US9483263B2 (en) * 2013-03-26 2016-11-01 Via Technologies, Inc. Uncore microcode ROM
US9552205B2 (en) * 2013-09-27 2017-01-24 Intel Corporation Vector indexed memory access plus arithmetic and/or logical operation processors, methods, systems, and instructions
EP3152859A1 (en) * 2014-06-04 2017-04-12 Giesecke & Devrient GmbH Method for enhanced security of computational device with multiple cores
US20160170767A1 (en) * 2014-12-12 2016-06-16 Intel Corporation Temporary transfer of a multithreaded ip core to single or reduced thread configuration during thread offload to co-processor
KR101819315B1 (ko) * 2014-12-14 2018-01-16 비아 얼라이언스 세미컨덕터 씨오., 엘티디. 비순차 프로세서에서 작성 결합 메모리 공간 접근에 따라 로드 리플레이를 억제하기 위한 장치 및 방법
WO2016097800A1 (en) 2014-12-14 2016-06-23 Via Alliance Semiconductor Co., Ltd. Power saving mechanism to reduce load replays in out-of-order processor
US10146547B2 (en) 2014-12-14 2018-12-04 Via Alliance Semiconductor Co., Ltd. Apparatus and method to preclude non-core cache-dependent load replays in an out-of-order processor
US10114646B2 (en) 2014-12-14 2018-10-30 Via Alliance Semiconductor Co., Ltd Programmable load replay precluding mechanism
US10108421B2 (en) 2014-12-14 2018-10-23 Via Alliance Semiconductor Co., Ltd Mechanism to preclude shared ram-dependent load replays in an out-of-order processor
JP6286065B2 (ja) 2014-12-14 2018-02-28 ヴィア アライアンス セミコンダクター カンパニー リミテッド アウトオブオーダープロセッサの書き込み結合メモリ領域アクセスに依存するロードリプレイを除外する装置及び方法
US10088881B2 (en) 2014-12-14 2018-10-02 Via Alliance Semiconductor Co., Ltd Mechanism to preclude I/O-dependent load replays in an out-of-order processor
KR101820221B1 (ko) 2014-12-14 2018-02-28 비아 얼라이언스 세미컨덕터 씨오., 엘티디. 프로그래머블 로드 리플레이 억제 메커니즘
WO2016097815A1 (en) 2014-12-14 2016-06-23 Via Alliance Semiconductor Co., Ltd. Apparatus and method to preclude x86 special bus cycle load replays in out-of-order processor
WO2016097796A1 (en) * 2014-12-14 2016-06-23 Via Alliance Semiconductor Co., Ltd. Mechanism to preclude i/o-dependent load replays in out-of-order processor
US9804845B2 (en) 2014-12-14 2017-10-31 Via Alliance Semiconductor Co., Ltd. Apparatus and method to preclude X86 special bus cycle load replays in an out-of-order processor
US10175984B2 (en) 2014-12-14 2019-01-08 Via Alliance Semiconductor Co., Ltd Apparatus and method to preclude non-core cache-dependent load replays in an out-of-order processor
US10228944B2 (en) 2014-12-14 2019-03-12 Via Alliance Semiconductor Co., Ltd. Apparatus and method for programmable load replay preclusion
US10083038B2 (en) 2014-12-14 2018-09-25 Via Alliance Semiconductor Co., Ltd Mechanism to preclude load replays dependent on page walks in an out-of-order processor
US10089112B2 (en) * 2014-12-14 2018-10-02 Via Alliance Semiconductor Co., Ltd Mechanism to preclude load replays dependent on fuse array access in an out-of-order processor
US9645827B2 (en) 2014-12-14 2017-05-09 Via Alliance Semiconductor Co., Ltd. Mechanism to preclude load replays dependent on page walks in an out-of-order processor
KR101819314B1 (ko) 2014-12-14 2018-01-16 비아 얼라이언스 세미컨덕터 씨오., 엘티디. 비순차 프로세서에서 오프­다이 제어 부재 접근에 따라 로드 리플레이를 억제하는 장치
US10146540B2 (en) 2014-12-14 2018-12-04 Via Alliance Semiconductor Co., Ltd Apparatus and method to preclude load replays dependent on write combining memory space access in an out-of-order processor
JP6286067B2 (ja) 2014-12-14 2018-02-28 ヴィア アライアンス セミコンダクター カンパニー リミテッド アウトオブオーダープロセッサでの長いロードサイクルに依存するロードリプレイを除外するメカニズム
KR101819316B1 (ko) 2014-12-14 2018-01-16 비아 얼라이언스 세미컨덕터 씨오., 엘티디. 비순차 프로세서에서 캐시 불가­의존 로드 리플레이를 억제하는 메커니즘
US10146546B2 (en) * 2014-12-14 2018-12-04 Via Alliance Semiconductor Co., Ltd Load replay precluding mechanism
US10120689B2 (en) 2014-12-14 2018-11-06 Via Alliance Semiconductor Co., Ltd Mechanism to preclude load replays dependent on off-die control element access in an out-of-order processor
US10127046B2 (en) 2014-12-14 2018-11-13 Via Alliance Semiconductor Co., Ltd. Mechanism to preclude uncacheable-dependent load replays in out-of-order processor
US10108429B2 (en) 2014-12-14 2018-10-23 Via Alliance Semiconductor Co., Ltd Mechanism to preclude shared RAM-dependent load replays in an out-of-order processor
US10108427B2 (en) 2014-12-14 2018-10-23 Via Alliance Semiconductor Co., Ltd Mechanism to preclude load replays dependent on fuse array access in an out-of-order processor
US10108420B2 (en) 2014-12-14 2018-10-23 Via Alliance Semiconductor Co., Ltd Mechanism to preclude load replays dependent on long load cycles in an out-of-order processor
US10146539B2 (en) 2014-12-14 2018-12-04 Via Alliance Semiconductor Co., Ltd. Load replay precluding mechanism
US9569267B2 (en) * 2015-03-16 2017-02-14 Intel Corporation Hardware-based inter-device resource sharing
US9747108B2 (en) 2015-03-27 2017-08-29 Intel Corporation User-level fork and join processors, methods, systems, and instructions
US10417248B2 (en) * 2015-09-01 2019-09-17 Sap Se Field extension in database system
US10768936B2 (en) 2015-09-19 2020-09-08 Microsoft Technology Licensing, Llc Block-based processor including topology and control registers to indicate resource sharing and size of logical processor
US11126433B2 (en) 2015-09-19 2021-09-21 Microsoft Technology Licensing, Llc Block-based processor core composition register
US11016770B2 (en) 2015-09-19 2021-05-25 Microsoft Technology Licensing, Llc Distinct system registers for logical processors
US10019380B2 (en) 2015-09-25 2018-07-10 Qualcomm Incorporated Providing memory management functionality using aggregated memory management units (MMUs)
US20170262291A1 (en) * 2016-03-09 2017-09-14 Mediatek Inc. Heterogeneous computing system with a shared computing unit and separate memory controls
US10901940B2 (en) 2016-04-02 2021-01-26 Intel Corporation Processors, methods, systems, and instructions to atomically store to memory data wider than a natively supported data width
US20170371662A1 (en) * 2016-06-23 2017-12-28 Intel Corporation Extension of register files for local processing of data in computing environments
US10628352B2 (en) * 2016-07-19 2020-04-21 Nxp Usa, Inc. Heterogeneous multi-processor device and method of enabling coherent data access within a heterogeneous multi-processor device
CN106371807B (zh) * 2016-08-30 2019-03-19 华为技术有限公司 一种扩展处理器指令集的方法及装置
US10565670B2 (en) * 2016-09-30 2020-02-18 Intel Corporation Graphics processor register renaming mechanism
US11531552B2 (en) 2017-02-06 2022-12-20 Microsoft Technology Licensing, Llc Executing multiple programs simultaneously on a processor core
US10489877B2 (en) * 2017-04-24 2019-11-26 Intel Corporation Compute optimization mechanism
US10474458B2 (en) * 2017-04-28 2019-11-12 Intel Corporation Instructions and logic to perform floating-point and integer operations for machine learning
KR102277728B1 (ko) * 2017-07-31 2021-07-14 삼성전자주식회사 데이터 저장 시스템, 데이터 저장 시스템의 데이터 저장 방법, 및 솔리드 스테이트 드라이브의 제조 방법
RU2653301C1 (ru) * 2017-10-02 2018-05-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Пермский национальный исследовательский политехнический университет" Программируемое логическое устройство
KR102498582B1 (ko) * 2018-02-26 2023-02-14 에스케이하이닉스 주식회사 파티션 패턴들을 가진 이미지 센서
KR102502526B1 (ko) * 2018-04-16 2023-02-23 에밀 바덴호르스트 프로세서 및 프로세서 작동 방법
EP3780270B1 (en) 2018-05-15 2023-10-25 Huawei Technologies Co., Ltd. Antenna system and terminal device
CN110825436B (zh) * 2018-08-10 2022-04-29 昆仑芯(北京)科技有限公司 应用于人工智能芯片的计算方法和人工智能芯片
GB2579617B (en) * 2018-12-06 2021-01-27 Advanced Risc Mach Ltd An apparatus and method for handling exception causing events
KR101996842B1 (ko) 2018-12-26 2019-07-08 (주)자람테크놀로지 사용자 정의 명령어 셋을 지원하는 하드웨어 고속 연산 결합형 risc-v 기반 연산 장치 및 그 방법
US12013808B2 (en) 2019-03-15 2024-06-18 Intel Corporation Multi-tile architecture for graphics operations
US11435947B2 (en) 2019-07-02 2022-09-06 Samsung Electronics Co., Ltd. Storage device with reduced communication overhead using hardware logic
US11169862B2 (en) * 2019-08-09 2021-11-09 Ciena Corporation Normalizing messaging flows in a microservice architecture
US10910048B1 (en) * 2020-01-16 2021-02-02 Micron Technology, Inc. Extended memory communication
US11740929B2 (en) 2020-10-20 2023-08-29 Micron Technology, Inc. Registering a custom atomic operation with the operating system
US11586439B2 (en) 2020-10-20 2023-02-21 Micron Technology, Inc. Detecting infinite loops in a programmable atomic transaction
US11436187B2 (en) * 2020-10-20 2022-09-06 Micron Technology, Inc. Method of notifying a process or programmable atomic operation traps
US11693690B2 (en) 2020-10-20 2023-07-04 Micron Technology, Inc. Method of completing a programmable atomic transaction by ensuring memory locks are cleared
US11403023B2 (en) 2020-10-20 2022-08-02 Micron Technology, Inc. Method of organizing a programmable atomic unit instruction memory
US12020062B2 (en) 2020-10-20 2024-06-25 Micron Technology, Inc. Method of executing programmable atomic unit resources within a multi-process system
CN112015522B (zh) * 2020-11-02 2021-02-05 鹏城实验室 系统功能扩展方法、装置及计算机可读存储介质
CN116724316A (zh) * 2020-12-31 2023-09-08 华为技术有限公司 模型处理方法和装置
US20220276914A1 (en) * 2021-03-01 2022-09-01 Nvidia Corporation Interface for multiple processors
CN115080158B (zh) * 2021-03-12 2024-07-09 Oppo广东移动通信有限公司 界面显示方法、装置、终端设备及计算机可读存储介质
CN115344244A (zh) * 2021-05-14 2022-11-15 瑞昱半导体股份有限公司 处理程序语言函数的装置及方法
US12075074B2 (en) 2021-09-24 2024-08-27 Apple Inc. Systems and methods for multi-core image encoding
US12056012B2 (en) * 2021-10-27 2024-08-06 SambaNova Systems, Inc. Force quit of reconfigurable processor
CN116049035B (zh) * 2022-12-27 2024-02-09 合芯科技有限公司 一种缓存一致性的验证和调试的实现方法
KR102644719B1 (ko) * 2023-04-07 2024-03-08 메티스엑스 주식회사 다중 스레드의 비동기적인 실행이 가능한 매니코어 시스템
CN117171266B (zh) * 2023-08-28 2024-05-14 北京逐风科技有限公司 一种数据同步方法、装置、设备和存储介质
CN117311817B (zh) * 2023-11-30 2024-03-08 上海芯联芯智能科技有限公司 一种协处理器控制方法、装置、设备及存储介质
CN118279125B (zh) * 2024-06-04 2024-08-06 山东浪潮科学研究院有限公司 一种轻量化通用图形处理器的实现方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6226734B1 (en) * 1998-06-10 2001-05-01 Compaq Computer Corporation Method and apparatus for processor migration from different processor states in a multi-processor computer system
CN102067088A (zh) * 2008-06-19 2011-05-18 松下电器产业株式会社 多处理器

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840214B2 (ja) * 1979-06-26 1983-09-03 株式会社東芝 計算機システム
JPS6435647A (en) * 1987-07-31 1989-02-06 Hitachi Ltd Data processing system
JPH0564862A (ja) 1991-02-27 1993-03-19 Oji Yuka Synthetic Paper Co Ltd 鉛筆筆記性及び印刷性に優れた合成紙
JPH05197743A (ja) 1991-06-06 1993-08-06 Hitachi Ltd ベクトル処理装置
US5530881A (en) 1991-06-06 1996-06-25 Hitachi, Ltd. Vector processing apparatus for processing different instruction set architectures corresponding to mingled-type programs and separate-type programs
JP3147727B2 (ja) * 1995-08-31 2001-03-19 松下電器産業株式会社 情報処理装置及びその制御方法
US6148395A (en) 1996-05-17 2000-11-14 Texas Instruments Incorporated Shared floating-point unit in a single chip multiprocessor
US6542645B1 (en) 1997-07-15 2003-04-01 Silverbrook Research Pty Ltd Adaptive tracking of dots in optical storage system using ink dots
US6704871B1 (en) * 1997-09-16 2004-03-09 Safenet, Inc. Cryptographic co-processor
EP0945788B1 (en) * 1998-02-04 2004-08-04 Texas Instruments Inc. Data processing system with digital signal processor core and co-processor and data processing method
US6526430B1 (en) * 1999-10-04 2003-02-25 Texas Instruments Incorporated Reconfigurable SIMD coprocessor architecture for sum of absolute differences and symmetric filtering (scalable MAC engine for image processing)
US6785765B1 (en) * 2000-06-30 2004-08-31 Micron Technology, Inc. Status register to improve initialization of a synchronous memory
JP2002073332A (ja) 2000-08-25 2002-03-12 Sanyo Electric Co Ltd 演算実行装置及び方法
US6829697B1 (en) 2000-09-06 2004-12-07 International Business Machines Corporation Multiple logical interfaces to a shared coprocessor resource
JP2002278753A (ja) 2001-03-21 2002-09-27 Rohm Co Ltd データ処理システム
US6898691B2 (en) * 2001-06-06 2005-05-24 Intrinsity, Inc. Rearranging data between vector and matrix forms in a SIMD matrix processor
US6922716B2 (en) * 2001-07-13 2005-07-26 Motorola, Inc. Method and apparatus for vector processing
US6900803B2 (en) * 2002-03-12 2005-05-31 Sun Microsystems, Inc. Method for rasterizing graphics for optimal tiling performance
GB2392742B (en) * 2002-09-04 2005-10-19 Advanced Risc Mach Ltd Synchronisation between pipelines in a data processing apparatus
JP2004234420A (ja) 2003-01-31 2004-08-19 Mitsubishi Electric Corp 割り込み制御方式及び割り込み制御方法
US20040202326A1 (en) * 2003-04-10 2004-10-14 Guanrong Chen System and methods for real-time encryption of digital images based on 2D and 3D multi-parametric chaotic maps
US20040268093A1 (en) 2003-06-26 2004-12-30 Samra Nicholas G Cross-thread register sharing technique
CA2443347A1 (en) * 2003-09-29 2005-03-29 Pleora Technologies Inc. Massively reduced instruction set processor
US7174469B2 (en) * 2003-09-30 2007-02-06 International Business Machines Corporation Processor power and energy management
US8006074B1 (en) * 2003-12-24 2011-08-23 Altera Corporation Methods and apparatus for executing extended custom instructions
US8984517B2 (en) 2004-02-04 2015-03-17 Intel Corporation Sharing idled processor execution resources
US7328230B2 (en) * 2004-03-26 2008-02-05 Intel Corporation SIMD four-data element average instruction
US7395410B2 (en) * 2004-07-06 2008-07-01 Matsushita Electric Industrial Co., Ltd. Processor system with an improved instruction decode control unit that controls data transfer between processor and coprocessor
JP2006048661A (ja) * 2004-07-06 2006-02-16 Matsushita Electric Ind Co Ltd プロセッサとコプロセッサとの間でのデータ転送を制御する演算処理装置
US7746846B2 (en) 2004-07-15 2010-06-29 Broadcom Corporation Method and system for a gigabit Ethernet IP telephone chip with integrated security module
US20060179273A1 (en) 2005-02-09 2006-08-10 Advanced Micro Devices, Inc. Data processor adapted for efficient digital signal processing and method therefor
US7543119B2 (en) * 2005-02-10 2009-06-02 Richard Edward Hessel Vector processor
US7996659B2 (en) * 2005-06-06 2011-08-09 Atmel Corporation Microprocessor instruction that allows system routine calls and returns from all contexts
JP2007156824A (ja) 2005-12-05 2007-06-21 Nec Electronics Corp プロセッサシステム、タスク制御方法
US9189291B2 (en) * 2005-12-12 2015-11-17 International Business Machines Corporation Sharing a kernel of an operating system among logical partitions
CN100451952C (zh) * 2005-12-19 2009-01-14 威盛电子股份有限公司 多阶层加速器架构的处理器系统及其操作方法
DE102005062810B4 (de) * 2005-12-28 2019-06-06 Siemens Aktiengesellschaft Verfahren zum Ansteuern einer Geräte- und Maschinenbaugruppenanordnung
US20080177979A1 (en) * 2006-03-01 2008-07-24 Gheorghe Stefan Hardware multi-core processor optimized for object oriented computing
US8595744B2 (en) * 2006-05-18 2013-11-26 Oracle America, Inc. Anticipatory helper thread based code execution
US7647475B2 (en) * 2006-09-06 2010-01-12 Mips Technologies, Inc. System for synchronizing an in-order co-processor with an out-of-order processor using a co-processor interface store data queue
JP4476267B2 (ja) 2006-10-06 2010-06-09 株式会社日立製作所 プロセッサ及びデータ転送ユニット
US8447957B1 (en) * 2006-11-14 2013-05-21 Xilinx, Inc. Coprocessor interface architecture and methods of operating the same
US20080163183A1 (en) * 2006-12-29 2008-07-03 Zhiyuan Li Methods and apparatus to provide parameterized offloading on multiprocessor architectures
US7512723B2 (en) * 2006-12-29 2009-03-31 Freescale Semiconductor, Inc. Queued interface devices, multi-core peripheral systems, and methods for sharing a peripheral in a multi-core system
US8161482B1 (en) * 2007-04-13 2012-04-17 Marvell International Ltd. Power optimization for multi-core devices
EP2015174B1 (en) * 2007-06-21 2018-03-14 Imsys AB Microprogrammed processor having multiple processor cores using time-shared access to a microprogram control store
US8122229B2 (en) * 2007-09-12 2012-02-21 Convey Computer Dispatch mechanism for dispatching instructions from a host processor to a co-processor
US8095735B2 (en) * 2008-08-05 2012-01-10 Convey Computer Memory interleave for heterogeneous computing
KR101360191B1 (ko) * 2007-08-24 2014-02-07 삼성전자주식회사 코어스 그레인 어레이를 공유하는 방법 및 그 방법을이용한 프로세서
US8694758B2 (en) * 2007-12-27 2014-04-08 Intel Corporation Mixing instructions with different register sizes
US7930519B2 (en) * 2008-12-17 2011-04-19 Advanced Micro Devices, Inc. Processor with coprocessor interfacing functional unit for forwarding result from coprocessor to retirement unit
US8307367B2 (en) * 2009-03-05 2012-11-06 International Business Machines Corporation Smart scheduling of automatic partition migration by the use of timers
WO2010123765A2 (en) 2009-04-20 2010-10-28 Henkel Corporation Thin bond line semiconductor packages
US9208084B2 (en) * 2009-06-29 2015-12-08 Oracle America, Inc. Extended main memory hierarchy having flash memory for page fault handling
JP2011034189A (ja) 2009-07-30 2011-02-17 Renesas Electronics Corp ストリームプロセッサ及びそのタスク管理方法
US8452926B2 (en) * 2009-09-02 2013-05-28 Texas Instruments Incorporated Memory sharing arrangement
US8566836B2 (en) * 2009-11-13 2013-10-22 Freescale Semiconductor, Inc. Multi-core system on chip
US9367462B2 (en) * 2009-12-29 2016-06-14 Empire Technology Development Llc Shared memories for energy efficient multi-core processors
JP2011148920A (ja) 2010-01-22 2011-08-04 Sumitomo Chemical Co Ltd ポリプロピレン樹脂組成物及びポリプロピレン樹脂製フィルム
US8615644B2 (en) * 2010-02-19 2013-12-24 International Business Machines Corporation Processor with hardware thread control logic indicating disable status when instructions accessing shared resources are completed for safe shared resource condition
US9047079B2 (en) 2010-02-19 2015-06-02 International Business Machines Corporation Indicating disabled thread to other threads when contending instructions complete execution to ensure safe shared resource condition
US8533719B2 (en) 2010-04-05 2013-09-10 Oracle International Corporation Cache-aware thread scheduling in multi-threaded systems
US20110249744A1 (en) * 2010-04-12 2011-10-13 Neil Bailey Method and System for Video Processing Utilizing N Scalar Cores and a Single Vector Core
WO2011130604A1 (en) * 2010-04-16 2011-10-20 Massachusetts Institute Of Technology Execution migration
US8751833B2 (en) * 2010-04-30 2014-06-10 Arm Limited Data processing system
CN102934102A (zh) * 2010-05-26 2013-02-13 日本电气株式会社 多处理器系统、执行控制方法和执行控制程序
US8612730B2 (en) * 2010-06-08 2013-12-17 International Business Machines Corporation Hardware assist thread for dynamic performance profiling
US8359453B2 (en) * 2010-09-13 2013-01-22 International Business Machines Corporation Real address accessing in a coprocessor executing on behalf of an unprivileged process
US8904115B2 (en) * 2010-09-28 2014-12-02 Texas Instruments Incorporated Cache with multiple access pipelines
US9176794B2 (en) 2010-12-13 2015-11-03 Advanced Micro Devices, Inc. Graphics compute process scheduling
US8806503B2 (en) 2011-01-24 2014-08-12 Nec Laboratories America, Inc. Method and system for memory aware runtime to support multitenancy in heterogeneous clusters
US8839057B2 (en) * 2011-02-03 2014-09-16 Arm Limited Integrated circuit and method for testing memory on the integrated circuit
US9471532B2 (en) * 2011-02-11 2016-10-18 Microsoft Technology Licensing, Llc Remote core operations in a multi-core computer
WO2012120573A1 (ja) 2011-03-04 2012-09-13 日本電気株式会社 デッドロック回避方法、デッドロック回避機構
US8683175B2 (en) * 2011-03-15 2014-03-25 International Business Machines Corporation Seamless interface for multi-threaded core accelerators
US9141166B2 (en) * 2011-12-13 2015-09-22 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including dynamic control of energy consumption in power domains
EP2831720A4 (en) 2012-03-30 2015-12-09 Intel Corp PREFERRING MEDIA DEVICES WITH DETERMINED FUNCTIONS
US9582287B2 (en) 2012-09-27 2017-02-28 Intel Corporation Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6226734B1 (en) * 1998-06-10 2001-05-01 Compaq Computer Corporation Method and apparatus for processor migration from different processor states in a multi-processor computer system
CN102067088A (zh) * 2008-06-19 2011-05-18 松下电器产业株式会社 多处理器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12124383B2 (en) 2022-07-12 2024-10-22 Intel Corporation Systems and methods for cache optimization

Also Published As

Publication number Publication date
CN104603748A (zh) 2015-05-06
US20230052630A1 (en) 2023-02-16
GB2520852A (en) 2015-06-03
US20140089635A1 (en) 2014-03-27
GB201816776D0 (en) 2018-11-28
KR20150023852A (ko) 2015-03-05
US9582287B2 (en) 2017-02-28
KR101783576B1 (ko) 2017-09-29
GB201500450D0 (en) 2015-02-25
JP2017224342A (ja) 2017-12-21
US11494194B2 (en) 2022-11-08
GB2568816B (en) 2020-05-13
US20190012178A1 (en) 2019-01-10
JP2015532990A (ja) 2015-11-16
CN115858017A (zh) 2023-03-28
US12086603B2 (en) 2024-09-10
KR20160141001A (ko) 2016-12-07
CN109375949A (zh) 2019-02-22
US20170147353A1 (en) 2017-05-25
US10963263B2 (en) 2021-03-30
US20190114176A1 (en) 2019-04-18
GB2520852B (en) 2020-05-13
US10061593B2 (en) 2018-08-28
GB2568816A (en) 2019-05-29
GB2568816B8 (en) 2020-07-08
US20220004391A1 (en) 2022-01-06
JP6240964B2 (ja) 2017-12-06
DE112013004751T5 (de) 2015-09-03
JP2019050033A (ja) 2019-03-28
CN109375949B (zh) 2023-05-16
GB2568816A8 (en) 2019-06-19
WO2014051736A1 (en) 2014-04-03
US10901748B2 (en) 2021-01-26
JP7052170B2 (ja) 2022-04-12

Similar Documents

Publication Publication Date Title
CN104603748B (zh) 具有多个核、共享的核扩展逻辑及共享的核扩展利用指令的处理器
CN106648554B (zh) 用于改善连续的事务性存储器区的吞吐量的系统、方法和装置
CN105453030B (zh) 向较宽的寄存器进行依赖于模式的部分宽度加载的处理器、方法和系统
CN105786665B (zh) 用于测试事务性执行状态的系统
CN104204990B (zh) 在使用共享虚拟存储器的处理器中加速操作的装置和方法
CN104503830B (zh) 用于引导异构系统并呈现对称核视图的方法
CN104603795B (zh) 实现用户级线程的即时上下文切换的指令和微架构
CN104050026B (zh) 使对共享存储器存取的同步松弛的处理器、方法及系统
CN105247477B (zh) 多寄存器存储器访问指令、处理器、方法和系统
CN106575218A (zh) 持久性存储屏障处理器、方法、系统和指令
CN107408036A (zh) 用户级分叉与结合处理器、方法、系统和指令
CN108292239A (zh) 使用硬件队列设备的多核心通信加速
CN108268282A (zh) 用以检查和存储对存储器地址是否在持久存储器中的指示的处理器、方法、系统和指令
CN109313556A (zh) 可中断和可重启矩阵乘法指令、处理器、方法和系统
CN104025067B (zh) 具有由向量冲突指令和置换指令共享的全连接互连的处理器
CN108701040A (zh) 用户级别线程暂停的方法、设备、和指令
CN107918546A (zh) 利用经掩码的全寄存器访问实现部分寄存器访问的处理器、方法和系统
CN108694057A (zh) 用于改善主机到设备通信以获得最优功率和性能的高效型基于范围的存储器回写
CN108885551A (zh) 存储器复制指令、处理器、方法和系统
CN104969178A (zh) 用于实现便笺式存储器的装置和方法
CN108431770A (zh) 用于加速集合运算的硬件内容关联数据结构
CN109313607A (zh) 用于利用所指示的检查位值来检查位的位检查处理器、方法、系统和指令

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant