CN104584223A - 在整体隔离的或局部隔离的衬底上形成的应变栅极全包围半导体器件 - Google Patents

在整体隔离的或局部隔离的衬底上形成的应变栅极全包围半导体器件 Download PDF

Info

Publication number
CN104584223A
CN104584223A CN201380044198.7A CN201380044198A CN104584223A CN 104584223 A CN104584223 A CN 104584223A CN 201380044198 A CN201380044198 A CN 201380044198A CN 104584223 A CN104584223 A CN 104584223A
Authority
CN
China
Prior art keywords
disposed
gate electrode
drain region
insulation system
source area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380044198.7A
Other languages
English (en)
Other versions
CN104584223B (zh
Inventor
A·卡佩拉尼
A·J·派特
T·加尼
H·戈麦斯
S·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104584223A publication Critical patent/CN104584223A/zh
Application granted granted Critical
Publication of CN104584223B publication Critical patent/CN104584223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

描述了在整体隔离的或局部隔离的衬底上形成的应变栅极全包围半导体器件。例如，一种半导体器件包括半导体衬底。绝缘结构被布置在半导体衬底之上。三维沟道区被布置在绝缘结构之上。源极区和漏极区被布置在三维沟道区的任一侧上和外延种子层上。外延种子层由与三维沟道区不同的半导体材料组成，且被布置在绝缘结构上。栅极电极叠置体围绕三维沟道区，具有布置在绝缘结构上的部分并与外延种子层横向相邻。

Description

在整体隔离的或局部隔离的衬底上形成的应变栅极全包围半导体器件
技术领域
本发明的实施例涉及半导体器件领域，具体而言，涉及在整体隔离的或局部隔离的衬底上形成的应变栅极全包围半导体器件。
背景技术
近几十年来，集成电路中部件的规模缩小是日益增长的半导体工业背后的驱动力。向越来越小的部件的规模缩小实现了功能单元在半导体芯片的有限基板面上增大的密度。例如，收缩晶体管尺寸允许在芯片上包含增大数量的存储器件，导致制造出具有增大容量的产品。但对于更大容量的驱策并非没有问题。优化每一个器件的性能的必要性变得日益显著。
在集成电路器件的制造中，诸如三栅晶体管的多栅晶体管随着器件尺寸不断缩小而变得更为普遍。在传统工艺中，通常在体硅衬底或者绝缘体上硅结构衬底上制造三栅晶体管。在一些情况下，体硅衬底由于其成本较低，并且因为它们实现了不太复杂的三栅制造工艺而是优选的。在其他情况下，绝缘体上硅结构衬底由于三栅晶体管的改进的短沟道性能为而是优选的。
借助整体隔离或局部隔离而形成的绝缘体上硅结构衬底也可以用于制造栅极全包围器件。已经尝试了许多不同技术来制造这种三维隔离沟道器件。但在这种半导体器件的绝缘形成领域中仍需要显著的改进。
另一方面，已经尝试了许多不同技术来改进晶体管的迁移率。但在对于半导体器件的电子和/或空穴迁移率改进的领域中仍需要显著的改进。
附图说明
图1A和1B示出了在制造半导体器件的方法中的不同操作的横截面图。
图2A-2C示出了根据本发明的实施例的制造半导体器件的方法中的不同操作的横截面视图。
图3A示出了根据本发明的实施例的基于纳米线的半导体结构的三维横截面图。
图3B示出了根据本发明的实施例的沿a-a’轴的图3A的基于纳米线的半导体结构的横截面沟道图。
图3C示出了根据本发明的实施例的沿b-b’轴的图3A的基于纳米线的半导体结构的横截面间隔体图。
图4A-4J示出了根据本发明的实施例的制造半导体器件的方法中的不同操作的横截面图。
图5A-5J示出了根据本发明的实施例的制造半导体器件的另一个方法中的不同操作的横截面图。
图6A-6G示出了根据本发明的实施例的制造半导体器件的另一个方法中的不同操作的横截面图。
图7示出了根据本发明的实施例的一个实现方式的计算设备。
具体实施方式
将描述在整体的或局部的隔离衬底上所形成的应变栅极全包围半导体器件。在以下说明中，阐述了多个特定细节，例如特定集成和材料状况，以便提供对本发明的实施例的透彻理解。对于本领域技术人员来说，显然，本发明的实施例的实践可以无需这些特定细节。在其他实例中，没有说明诸如集成电路设计布局的公知的特征，以免不必要地使得本发明的实施例模糊不清。而且，应当理解，附图中所示的不同实施例是说明性表示，不一定按照比例绘制。
本发明的一个或多个实施例涉及在半导体器件制造过程中使用或包括底切(UC)控制层。例如，底切控制层可以用于累积在下鳍状物氧化物(UFO)或绝缘体上硅结构(SOI)或绝缘体上硅锗结构FIN形成中的应变，以实现例如增强的沟道应变形成。基于UFO的结构可以称为与下层衬底局部隔离，而基于SOI的结构可以称为与下层衬底整体隔离。本发明的实施例适合于这种局部隔离的和整体隔离的结构。在一个或多个特定实施例中，为外延结构形成保留外延种子层。在随后的工艺操作中可以保留或者稍后去除外延种子层。
总体上，本文所述的解决方案适合于使得局部隔离的或整体隔离的器件应变。可以由整体隔离(SOI)或局部隔离(UFO)来实现或得到隔离，其中，在任一情况下，都将居间绝缘层布置在沟道区与下层体半导体衬底之间。例如借助下鳍状物氧化物(UFO)、隐埋氧化物形成(BOX)或者替换电介质来制造居间电介质层，或者它可以包括在起始衬底中。
也许具体而言，本发明的一个或多个实施例涉及集成的栅极全包围器件。因而，本文说明了高性能、低漏电晶体管技术方案。本文还专注于在将相同的沟道材料用于NMOS和PMOS时同时增大电子与空穴迁移率的困难。使用应变解决方案、高迁移率沟道方案或者高迁移率沟道取向可以增强器件性能。
本文所述的方案可以用于处理半导体器件的沟道材料中载流子迁移率的问题。例如，在实施例中，为FIN结构提供了未掺杂硅(Si)材料沟道。在基于SiO2的衬底上形成Si FIN，以利用完全未掺杂的沟道(例如无subFIN漏电)和最小的栅极引发漏极漏电(GIDL)或结漏。但典型地，不能在SiO2隐埋层上外延生长Si。而且，如果将UFO技术用于在FIN下形成氧化物层，或者如果使用SOI晶圆，那么就会使得用以将应变传递给沟道区的源极或漏极(S/D)应激子的累积(例如，用于使硅沟道区应变的外延SiGe)复杂化。例如，按照由于外延生长的应激子可能不能成核并生长在氧化物顶上因而不能露出SiO2隐埋层(或UFO或SiGeOI)的限制，禁止使用底切工艺(例如去除起始的S/D材料)。因而，在具有隐埋氧化物的绝缘FIN上累积最大可获得S/D引起的应变是极具挑战性的。
用以累积外延沟道应变区的传统方案可以包括执行浅底切以留下布置在局部或整体隐埋氧化物上的薄Si层(或者其他外延成核层)，以便实现外延应激子成核。这个方案可能不是最佳的，因为考虑到S/D外延体积有限，会有可能减小引起的应变的任何容量。此外，使用这个受控的底切技术会不允许外延材料为了在所制造的器件的尖端区域中生长的累积，否则的话，它会产生用于最大应力传递的与沟道区极为接近的应变特征。
为了举例说明使用传统方案的以上确认的问题，图1A和1B示出了在制造半导体器件的方法中的不同操作的横截面图。参考图1A，半导体结构100包括诸如硅层之类的半导体基体106，被布置在诸如整体绝缘层或局部绝缘层之类的绝缘层104上，所述绝缘层104位于诸如体硅衬底之类的衬底102上。具有掩模110和间隔体112的诸如多晶硅占位栅极电极的栅极电极108布置在半导体基体106上。参考图1B，半导体基体106露出的部分凹陷以形成凹陷区114。凹陷区114减小了半导体基体106的厚度，但没有露出下部绝缘层104。凹陷区114为外延成核提供了位置，用于例如随后的源极与漏极应激子形成。例如，随后可以在半导体基体106的凹陷区114上生长硅锗(SiGe)，以便向栅极电极108下方的半导体基体106的沟道区提供应力。
然而，再次参考图1B，由于在区域114中必须保留一部分半导体基体，以便提供成核位置(它不能由绝缘层104提供)，仅可以得到浅凹陷。另外，在半导体基体106栅极电极108下方的部分很少或没有底切，否则的话，它会允许与半导体基体106的有效沟道区极为接近的外延区的形成。因而，浅凹陷和最小底切会阻碍在栅极电极108下被允许的外延体积的范围，有可能限制传递到沟道区的应力的量。
因而，一个或多个实施例涉及通过实施蚀刻停止层(例如，其中隐埋SiGe)来实现在UFO/SiGeOI FIN上应变的累积，蚀刻停止层是牺牲性的，并且随后可以被去除以提供栅极全包围和/或触点全包围结构。以下更详细地说明牺牲底切蚀刻停止层或牺牲顶部缓冲层在沟道和/或S/D区中的沉积及其去除。
为了举例说明以上的解决方案，图2A-2C示出了根据本发明的实施例的制造半导体器件的方法中的不同操作的横截面图。参考图2A，半导体结构200包括诸如硅层的半导体基体206，布置在诸如硅锗蚀刻停止层的底切蚀刻停止层205上。底切蚀刻停止层205布置在诸如体硅衬底的衬底202上的诸如整体绝缘层或局部绝缘层之类的绝缘层204上。具有掩模210和间隔体212的诸如多晶硅占位栅极电极的栅极电极208布置在半导体基体206上。参考图2B，去除半导体基体206露出的部分，以露出底切蚀刻停止层205的部分214。底切蚀刻停止层205的部分214防止了下部绝缘层204的露出。而且，由于可以将过蚀刻工艺用于去除半导体基体206的部分，可以得到底切在栅极电极208下方的区域215。
底切蚀刻停止层205的部分214还为外延成核提供了位置，例如用于随后的源极和漏极应激子形成。例如，如图2C所示的，随后可以相邻于半导体基体206的剩余部分，在底切蚀刻停止层205的部分214上生长诸如硅锗(SiGe)外延区的外延区216。可以包含外延区216以向半导体基体206在栅极电极208下方的沟道区提供应力。
尽管图2A-2C示出了在本发明的一个或多个实施例中包括的概念，但更为精细的方案也可以用于制造得益于使用底切蚀刻停止层的半导体器件。例如，在图2A-2C中，在形成半导体基体层(例如层206)之前，已经形成了居间绝缘层(例如层215)(对于以下相关于图6A-6G说明的工艺方案也是同样的情况)。在其他实施例中，例如以下相关于图4A-4J和5A-5J说明的工艺方案的情况，在半导体基体形成之后形成居间绝缘层。而且，在图2A-2C中，在使得半导体基体层凹陷之前形成栅极电极或占位电极。但在其他实施例中，例如以下相关于图4A-4J、5A-5J和6A-6G说明的工艺方案的情况，在使得半导体基体层凹陷之后制造栅极电极，使得能够形成栅极全包围半导体器件。
再次参考图2A-2C，通过将隐埋半导体层用作蚀刻停止，于是可以设计底切处理，以使得体积和栅极下(XUD)控制最大。可获得的最佳应变因而可以传递到相应的沟道区。在一个此类实施例中，可以如此获得在UFO或SiGeOI衬底上累积应变的Si FIN的结构。本文所述的一个或多个工艺流程、或者结果得到的结构和器件可以适用于用于例如14纳米或更小工艺节点的三栅和/或FIN-FET晶体管。本发明的实施例可以包括在SiGe牺牲缓冲层上沉积Si FIN，随后选择性地去除SiGe缓冲层，以最终提供Si FIN栅极全包围或触点全包围结构。
在另一个方面中，相关于图2A-2C所描述的方案可以用于更复杂的累积方案中，以制造基于纳米线的器件。例如，图3A示出了根据本发明的实施例的基于纳米线的半导体结构的三维横截面图。图3B示出了沿a-a’轴的图3A的基于纳米线的半导体结构的横截面沟道图。图3C示出了沿b-b’轴的图3A的基于纳米线的半导体结构的横截面间隔体图。
参考图3A，半导体器件300包括布置在衬底302之上的一条或多条竖直叠置的纳米线(304组)。本文的实施例涉及单线器件和多线器件。示例性地，为了说明的目的显示了具有纳米线304A、304B和304C的三个基于纳米线的器件。为了说明的方便，将纳米线304A用作示例，其中仅针对一条纳米线来进行说明。会理解，在说明了一条纳米线的属性的情况下，基于多条纳米线的实施例对于每一条纳米线可以具有相同的属性。
每一条纳米线304都包括被布置在纳米线中的沟道区306。沟道区306具有长度(L)。参考图3B，沟道区还具有与长度(L)竖直的周边。参考图3A和3B，栅极电极叠置体308围绕纳米线304C和304B的每一个沟道区306的整个周边。在一个实施例中，在纳米线304A的沟道区306的下方不存在蚀刻停止半导体层390部分(以下更详细地说明)，器件300因而是相对于第一纳米线304A的栅极全包围器件。但在另一个实施例中，在纳米线304A的沟道区306的下方存在蚀刻停止半导体层390部分，器件300因而不是相对于第一纳米线304A的栅极全包围器件。栅极电极叠置体308包括栅极电极，连同栅极电介质层一起布置在沟道区306与栅极电极(未示出)之间。
再次参考图3A，每一条纳米线304还包括源极区和漏极区310和312，它们被布置在沟道区306的任一侧上的纳米线中。触点对314被布置在源极区/漏极区310/312上。参考图3A和3B，触点对314布置在源极区/漏极区310/312上。在一个实施例中，在纳米线304A的源极区或漏极区310或312的下方不存在蚀刻停止半导体层390部分(以下更详细地说明)，器件300因而是相对于第一纳米线304A的触点全包围器件。但在另一个实施例中，在纳米线304A的源极区或漏极区310或312的下方存在蚀刻停止半导体层390部分，器件300因而不是相对于第一纳米线304A的触点全包围器件。
再次参考图3A，在一个实施例中，半导体器件300进一步包括间隔体对316。间隔体316布置在栅极电极叠置体308和触点对314之间。如上所示的，至少在几个实施例中，使得沟道区和源极区/漏极区分离。但并非需要或者甚至能够使得纳米线304的所有区域都是分离的。例如，参考图3C，纳米线304A-304C在间隔体316下方的位置不是分离的。在一个实施例中，纳米线304A-304C的叠置体在其之间具有居间半导体材料318，例如介于硅纳米线之间的硅锗，或者反之亦然。在一个实施例中，底部纳米线304A仍与蚀刻停止半导体层390部分接触。因而，在一个实施例中，多条竖直叠置的纳米线在一个或多个间隔体下方的部分是不分离的。
蚀刻停止半导体层390可以是诸如相关于图2A-2C所说明的蚀刻停止层205之类的层(或者其剩余部分)。在一个实施例中，蚀刻停止半导体层390由硅锗组成，下层纳米线304A由(或至少最初由)硅组成。在另一个实施例中，蚀刻停止半导体层390由硅组成，下层纳米线304A由(或至少最初由)硅锗组成。在一个实施例中，去除了半导体层390在纳米线304A的沟道区下方的部分，可以形成栅极全包围结构。在一个实施例中，去除了半导体层390在纳米线304A的源极区和漏极区下方的部分，可以形成触点全包围结构。在一个实施例中，去除了半导体层390在纳米线304A的沟道和源极与漏极区下方的部分，可以形成栅极全包围结构和触点全包围结构。蚀刻停止半导体层390可以是可用于在其上生长外延区的种子的层(或其剩余部分)。例如，在一些点，蚀刻停止半导体层390可以用于生长外延应变源极区和漏极区。
因而，根据本发明的实施例，半导体器件300的一条或多个条纳米线304A-304C是单轴应变的纳米线。因而，可以由单条单轴应变纳米线(例如304A)或者多条竖直叠置的单轴应变纳米线(304A-304C)来制造半导体器件，如图3A所示的。单轴应变纳米线或多条纳米线可以借助拉伸应变或压缩应变来单轴地应变。在一个实施例中，压缩的单轴应变纳米线具有由硅组成的沟道区。相应的压缩的单轴应变源极区和漏极区由硅锗组成(SixGey，其中，0<x<100，0<y<100)。在另一个实施例中，拉伸的单轴应变纳米线具有由硅锗组成的沟道区(SixGey，其中，0<x<100，0<y<100)。相应的拉伸的单轴应变源极区和漏极区由硅组成。在一个实施例中，由具有单轴压缩应变的纳米线来制造PMOS半导体器件。在一个实施例中，由具有单轴拉伸应变的纳米线来制造NMOS半导体器件。
参考图3A-3C，半导体器件300进一步包括布置在体衬底302与纳米线304A-304C之间的电介质层330。在一个实施例中，电介质层330是横跨衬底302有效连续的，并且是整体绝缘层。在一个实施例中，电介质层330由诸如但不限于氧化硅、氮氧化硅或氮化硅的电介质材料组成。在另一个实施例中，借助隔离基座将纳米线304A-304C与体衬底302隔离，例如它们局部隔离的。隔离基座可以由适合于将纳米线304A的至少一部分(如果不是全部的话)与体衬底302电隔离的材料组成。例如，在一个实施例中，隔离基座由诸如但不限于氧化硅、氮氧化硅或氮化硅的电介质材料组成。在一个实施例中，隔离基座由体衬底302的半导体材料的氧化物组成。
在实施例中，术语“隔离基座”用于表达在给定时间形成的分离的绝缘结构，例如仅在沟道区下方形成的分离结构，或者仅在源极区和漏极区对下方形成的分离结构对，或者在沟道区以及源极区和漏极区对下方形成的分离结构。在另一个实施例中，术语“隔离基座”用于表达在不同时间形成的绝缘结构的组合，例如在沟道区下方形成的分离结构与在不同时间在源极区和漏极区对下方形成的分离结构对的组合。
体衬底302可以由能够经受制造工艺的半导体材料组成。在一个实施例中，体衬底302由以电荷载流子掺杂的晶体硅、硅/锗或锗层组成，电荷载流子例如但不限于磷、砷、硼或其组合。在一个实施例中，体衬底302中硅原子的浓度大于97％。在另一个实施例中，体衬底302由在不同晶体衬底顶上生长的外延层组成，例如在硼掺杂的体硅单晶衬底顶上生长的硅外延层。体衬底302可替换的由III-V族材料组成。在一个实施例中，体衬底302由例如但不限于氮化镓、磷化镓、砷化镓、磷化铟、锑化铟、砷化铟镓、铝镓砷、磷化铟镓、或其组合的III-V族材料组成。在另一个实施例中，体衬底302由III-V族材料组成，电荷-载流子掺杂剂杂质原子是例如但不限于，碳、硅、锗、氧、硫、硒或碲。在另一个实施例中，体衬底302是未掺杂的或仅轻度掺杂的。
在实施例中，栅极电极叠置体308的栅极电极由金属栅极组成，并且栅极电介质层由高K材料组成。例如，在一个实施例中，栅极电介质层由诸如但不限于氧化铪、氮氧化铪、硅酸铪、氧化镧、氧化锆、硅酸锆、氧化钽、钛酸锶钡、钛酸钡、钛酸锶、氧化钇、氧化铝、钽酸钪铅、和铌酸锌铅或其组合组成。而且，一部分栅极电介质层可以包括本征氧化物层，其由半导体纳米线304A-304C的外侧几层形成。在一个实施例中，栅极电介质层由高k上部和由半导体材料的氧化物组成的下部组成。在一个实施例中，栅极电介质层由氧化铪的上部和氧化硅或氮氧化硅的下部组成。
在一个实施例中，栅极电极由金属层组成，例如但不限于，金属氮化物、金属碳化物、金属硅化物、金属铝化物、铪、锆、钛、钽、铝、钌、钯、铂、或导电金属氧化物。在特定的实施例中，栅极电极由在金属功函数设定层之上所形成的非功函数设定填充材料组成。
在实施例中，触点316由金属类制造。金属类可以是纯金属，例如镍或钴，或者可以是合金，例如金属-金属合金或者金属-半导体合金(例如硅化物材料)。在一个实施例中，间隔体316由绝缘的电介质材料组成，例如但不限于氧化硅、氮氧化硅或氮化硅。
半导体器件300可以是包含栅极、一个或多个沟道区和一对或多对源极区/漏极区的任何半导体器件。在一个实施例中，半导体器件300是诸如但不限于MOS-FET、存储晶体管或微机电系统(MEMS)的一个器件。在一个实施例中，半导体器件300是三维MOS-FET，是单独器件，或者是多个嵌套器件中的一个器件。如同对于典型的集成电路会意识到的，可以在单个衬底上制造N-沟道晶体管或P-沟道晶体管，以构成CMOS集成电路。
尽管上述的器件300是用于单个器件的，例如NMOS或PMOS器件，但也可以构成CMOS架构，以包括布置在相同衬底上或上方的NMOS和PMOS沟道。但可以制造具有不同半导体体高度和/或可以与下层体衬底绝缘或耦合的多个这种NMOS器件。类似地，可以制造具有不同半导体体高度和/或可以与下层体衬底绝缘或耦合的多个这种PMOS器件。而且，未示出的额外处理可以包括诸如后端互连形成和半导体晶片封装的处理操作。
还可以形成CMOS架构以包括基于布置在相同衬底上或上方的NMOS和PMOS纳米线的器件。可以通过从多层外延叠置体选择性蚀刻牺牲层来形成纳米线/纳米带结构。外延层可以用作沟道，或者可以选择性地去除，以便为栅极全包围结构形成间隙。外延线下方的绝缘层可以提供电绝缘，并可以为栅极全包围形成底部间隙。最简单的CMOS集成方案使用了以相同材料制造的N/P MOS沟道。制造的工艺更为简单，因为采用了单一的选择性蚀刻。但如本文通篇中所述的，会需要应变技术来提升器件性能。例如，在将硅用于沟道材料时，借助压缩应力来增强PMOS，借助拉伸应力来增强NMOS，所述应力沿着沟道方向以增强载流子迁移率。根据本发明的实施例，初始材料叠置体的唯一特征是用于集成为更高迁移率而优化的不同NMOS和PMOS沟道材料。例如，在一个实施例中，NMOS器件的牺牲层用作PMOS沟道，PMOS器件的牺牲层用作NMOS沟道。由于在处理过程中可以去除牺牲层，可以做出沟道材料和优化的独立选择。
更普遍地，针对本发明的实施例的栅极全包围方面，可用不同方案来提供围绕沟道区的栅极或围绕源极区/漏极区的触点，或者二者。本发明的一个或多个实施例针对具有从诸如体单晶硅衬底的体衬底形成的三维体或有源区(例如鳍状物)的多个半导体器件。多个器件中的一个或多个器件随后受到下鳍状物氧化(UFO，以下更详细地说明)处理以便将器件与下层体衬底隔离或者至少受到限制。因此，一个或多个实施例包括使用选择性(相对于整体)UFO处理的制造工艺来为目标器件提供选择性衬底绝缘。但其他实施例针对具有在整体绝缘衬底上形成的三维体或有源区的多个半导体器件。
在利用UFO方案的第一示例中，图4A-4J示出了根据本发明的实施例的制造半导体器件的方法中的不同操作的横截面图。参考图4A，初始半导体结构400包括布置在诸如硅锗蚀刻停止层的底切蚀刻停止层405上的例如硅鳍状物的半导体基体406。底切蚀刻停止层405布置在衬底402上，例如体硅衬底。诸如氮化硅硬掩模层的硬掩模层410布置在半导体基体406上。如图4B所示的，例如借助保形层沉积和深蚀刻，沿着半导体基体406的侧壁形成诸如氮化硅间隔体的间隔体412。参考图4C，去除衬底402的露出部分，以便在半导体基体406下方提供半导体基座420。例如，在半导体基体406受到氮化硅硬掩模和间隔体以及硅锗蚀刻停止层保护的情况下，可以在不影响半导体基体406的情况下选择性形成半导体基座420。随后氧化半导体基座420，以形成隔离基座422，如图4D所示的。氧化也可以在剩余衬底402的顶部中进行，以及可以略微在蚀刻停止层405中进行，同样如图4D所示的。但在使用的SiGe层405的情况下，至少一部分保持未氧化，保护半导体基体406免于氧化。参考图4E，去除间隔体和硬掩模以留下剩余的隔离基座422、蚀刻停止层405和半导体基体406。在本说明的剩余部分仅针对一个半导体基体406的情况下，可以形成电介质图案430以围绕半导体基体406和隔离基座422，如图4F中所示的，例如夹层电介质(ILD)图案。参考图4G，选择性去除部分蚀刻停止层405以提供半导体基体406在隔离基座422上完全露出的部分432。例如，在一个实施例中，去除蚀刻停止层405在半导体基体406的沟道区下方的部分，例如以最终实现栅极全包围结构的形成。在另一个实施例中，去除蚀刻停止层405在半导体基体406的源极区/漏极区下方的部分，例如以最终实现触点全包围结构的形成。在另一个实施例中，在工艺流程的不同阶段，去除蚀刻停止层405在半导体基体406的沟道区下方的部分，及去除蚀刻停止层405在半导体基体406的源极区/漏极区下方的部分，例如以最终实现栅极全包围和触点全包围结构的形成。使用示例性的第一情况，在图4G的结构中形成栅极叠置体440，以提供栅极全包围结构440，如图4H所示的。栅极叠置体440包括围绕半导体基体406的沟道区432的栅极电介质层442和栅极电极444材料。参考图4E和4I(注意图4I是由图4H垂直取得的视图)，在栅极形成之前或之后，形成外延源极区和漏极区460。在一个这种实施例中，使用用于选择性蚀刻的蚀刻停止层405的相应部分去除半导体基体406的源极区和漏极区，形成外延源极区和漏极区。随后，如图4I所示的，去除蚀刻停止层405在外延源极和漏极460下方的部分，以实现触点全包围结构。参考图4J，在栅极叠置体440是非永久的情况下，可以用诸如高-k金属栅极叠置体的永久栅极叠置体470代替该栅极叠置体。
应当理解，在以上的图4E之后，可以选择图4F-4I中所示的操作的不同组合来进行处理。例如，不必用外延区来代替半导体基体406的源极区和漏极区。此外，不必去除蚀刻停止层在区域460下方的部分。另外，作为示例参考图4I，来自处理的人为产物可以保留。示例性地，蚀刻停止层405在栅极电极间隔体465下方的区域405A可以保留。但总体上，在通用实施例中，图4A-4J示出了示例性工艺流程，其中，仅在鳍状物结构的底部使用了牺牲SiGe层。
再次参考图4D，在实施例，借助“下鳍状物氧化”(UFO)来氧化半导体基座420的露出部分，以形成隔离基座422。在一个实施例中，如果氧化相同或相似的材料，会需要使用间隔体，并且如果使用了不相似的材料，甚至会包括使用间隔体。在一个实施例中，可以将氧化气氛或者相邻氧化材料用于UFO。但在另一个实施例中，使用了氧注入。在一些实施例中，在UFO之前使得一部分材料凹陷，其可以减小在氧化过程中所谓的鸟喙形成的程度。因而，通过首先凹陷，或者通过氧注入，或者其组合，可以直接执行氧化。在另一个实施例中，代替UFO，执行在鳍状物底部的材料的选择性去除(例如在额外鳍状物材料沉积之前，预先沉积在硅晶圆上的材料，例如在硅衬底上的硅锗)，并以电介质材料来替代，例如氧化硅或者氮化硅。在UFO情况或者选择性材料去除情况下，执行再氧化或者材料替代的位置可以改变。例如，在一个这样的实施例中，在栅极蚀刻后，在间隔体蚀刻后，在底切位置，在替代栅极操作，或者贯通接触操作，或者以其组合来实施再氧化或者材料去除。
再次参考图4G，在一个实施例中，以湿法蚀刻来选择性蚀刻一部分硅锗蚀刻停止层405，湿法蚀刻在不蚀刻硅本体406的同时，选择性去除硅锗蚀刻停止层405部分。诸如羧酸/硝酸/HF化学、和柠檬酸/硝酸/HF的蚀刻化学例如可以用于选择性蚀刻硅锗。在另一个实施例中，在硅锗本体下方可以使用硅蚀刻停止层。诸如包括氢氧化铵和氢氧化钾的氢氧化物水溶液化学的蚀刻化学例如可以用于选择性蚀刻硅。因而，可以从硅锗鳍状物型结构去除硅层，或者可以从硅鳍状物型结构去除硅锗层。
再次参考图4F-4J，借助替代栅极工艺可以制造栅极叠置体结构。在这个方案中，可以去除诸如多晶硅或氮化硅柱形材料的哑栅极材料，并以永久栅极电极材料代替。在一个这种实施例中，在这个过程中还形成永久栅极电介质层，与由较早的处理来完成相反。在一个实施例中，借助干法蚀刻或湿法蚀刻工艺来去除哑栅极。在一个实施例中，哑栅极由多晶硅或非晶硅组成，并以包括SF6的干法蚀刻工艺来去除。在另一个实施例中，哑栅极由多晶硅或非晶硅组成，并以包括NH4OH水溶液或氢氧化四甲铵水溶液的湿法蚀刻工艺来去除。在一个实施例中，哑栅极由氮化硅组成，并以包括磷酸水溶液的湿法蚀刻来去除。
在利用UFO方案的第二示例中，图5A-5J示出了根据本发明的实施例的制造半导体器件的另一个方法中的不同操作的横截面图。参考图5A，初始半导体结构500包括布置在诸如硅锗蚀刻停止层的底切蚀刻停止层505A上的例如硅鳍状物的半导体基体506。底切蚀刻停止层505A布置在衬底502上，例如体硅衬底。诸如第二硅锗蚀刻停止层的第二蚀刻停止层505B布置在半导体基体506上。诸如氮化硅硬掩模层的硬掩模层510布置在第二蚀刻停止层505B上。如图5B所示的，例如借助保形层沉积和深蚀刻，沿着半导体基体506的侧壁形成诸如氮化硅间隔体的间隔体512。参考图5C，去除衬底502的露出部分，以便在半导体基体506下方提供半导体基座520。例如，在半导体基体506受到氮化硅硬掩模和间隔体以及硅锗蚀刻停止层505A保护的情况下，可以在不影响半导体基体506的情况下选择性形成半导体基座520。随后氧化半导体基座520，以形成隔离基座522，如图5D所示的。氧化也可以在剩余衬底502的顶部中进行，以及可以略微在蚀刻停止层505A中进行，同样如图5D所示的。但在使用的SiGe层505A的情况下，至少一部分保持不氧化，以保护半导体基体506免于氧化。参考图5E，去除间隔体和硬掩模以留下剩余的隔离基座522、蚀刻停止层505A和505B及半导体基体506。在本说明的剩余部分仅针对一个半导体基体506的情况下，可以形成电介质图案530以围绕半导体基体506和隔离基座522，如图5F中所示的，例如夹层电介质(ILD)图案。参考图5G，选择性去除部分蚀刻停止层505A和505B以提供半导体基体506在隔离基座522上完全露出的部分532。例如，在一个实施例中，去除蚀刻停止层505A和505B在半导体基体506的沟道区下方和上方的部分，例如以最终实现栅极全包围结构的形成。在另一个实施例中，去除蚀刻停止层505A和505B在半导体基体506的源极区/漏极区下方和上方的部分，例如以最终实现触点全包围结构的形成。在另一个实施例中，在工艺流程的不同阶段，去除蚀刻停止层505A和505B在半导体基体506的沟道区下方和上方的部分，及去除蚀刻停止层505A和505B在半导体基体506的源极区/漏极区下方和上方的部分，例如以最终实现栅极全包围和触点全包围结构的形成。使用示例性的第一情况，在图5G的结构中形成栅极叠置体540，以提供栅极全包围结构550，如图5H所示的。栅极叠置体540包括围绕半导体基体506的沟道区532的栅极电介质层542和栅极电极544材料。参考图5E和5I(注意图5I是由图5H垂直取得的视图)，在栅极形成之前或之后，形成外延源极区和漏极区560。在一个这种实施例中，使用用于选择性蚀刻的蚀刻停止层505A的相应部分去除半导体基体506的源极区和漏极区，形成外延源极区和漏极区。随后，如图5I所示的，去除蚀刻停止层505A在外延源极和漏极560下方的部分，以实现触点全包围结构。参考图5J，在栅极叠置体540是非永久的情况下，可以用诸如高-k金属栅极叠置体的永久栅极叠置体570代替该栅极叠置体。
应当理解，在以上的图5E之后，可以选择图5F-5I中所示的操作的不同组合来进行处理。例如，不必用外延区来代替半导体基体506的源极区和漏极区。此外，不必去除蚀刻停止层在区域560下方的部分。另外，作为示例参考图5I，来自处理的人为产物可以保留。示例性地，蚀刻停止层505A和505B分别在栅极电极间隔体565下方的区域505A’和505B’可以保留。但总体上，在通用实施例中，图5A-5J示出了示例性工艺流程，其中，仅在鳍状物结构的底部和顶部使用了牺牲SiGe层。
在利用已经形成的隐埋氧化物方案的示例中，图6A-6G示出了根据本发明的实施例的制造半导体器件的另一个方法中的不同操作的横截面图。参考图6A，初始半导体结构600包括布置在诸如硅锗蚀刻停止层的底切蚀刻停止层605上的例如硅鳍状物的半导体基体606。底切蚀刻停止层605布置在诸如绝缘体上硅结构(SOI)衬底的隐埋SiO2层的绝缘层604上。绝缘层604布置在衬底602上，例如硅衬底。诸如氮化硅硬掩模层的硬掩模层610布置在半导体基体606上。如图6B所示的，例如借助干法蚀刻工艺，形成底切蚀刻停止层605的图案，以露出绝缘层604。在本说明的剩余部分仅针对一个半导体基体606的情况下，去除硬掩模610，形成电介质图案630以围绕半导体基体606和底切蚀刻停止层605，如图6C中所示的，例如夹层电介质(ILD)图案。尽管图6C中未示出，但在这个阶段，或者之前或之后，也可以执行源极和漏极底切(例如相关于图2A-2C说明的)和替代栅极工艺。参考图6D，去除底部牺牲层(以及顶部的(如果有的话)，例如相关于图5A-5J说明的)。随后，可以形成栅极电介质层642和金属栅极电极644，如图6E所示的。分别参考图6F和6G(后者是与6E的重复)，提供了在FIN切割680和多切割690的视图之间的比较。在前一视图中，在源极区和漏极区中可以获得制造环绕的槽触点的可能性。
应当理解，相关于在以上图4A-4J、5A-5和J6A-6G中所描述的和所示出的鳍状物结构，也可以制造另外的线结构(例如相关于图3A-3C说明的)。
可以实施本文所述的一个或多个实施例以改进例如14纳米及更小的节点产品的性能，并减小备用漏电。备用漏电减小对于具有极其严格的备用功率要求的芯片上系统(SOC)产品尤其重要。而且，其他或相同的实施例可以利用示例性地将SiGe或Ge用作S/D应激子的应变沟道设计的更高的迁移率特性。此外，期望栅极全包围和/或换触点结构改进短沟道性能和晶体管接触电阻。
本发明的一个或多个实施例涉及改进NMOS或PMOS或二者的沟道迁移率。可以使用例如沟道区中的应变来改进迁移率。因而，本文所述的一个或多个方案为NMOS和PMOS晶体管提供了沟道区中的适当应变。在一个实施例中，提供了应变的NMOS和PMOS栅极全包围器件。
具体而言，本发明的一个或多个实施例包括压缩应变，用于基于PMOS纳米线器件的改进的空穴迁移率，和拉伸应变，用于基于NMOS纳米线器件的改进的电子迁移率。在一个实施例中，由这种层形成应变的硅和应变的硅锗器件，以便改进或最大化器件性能。在一个实施例中，借助上述的一个或多个方案，在公共衬底上或上方制造NMOS和PMOS单轴应变纳米线或纳米带器件。PMOS晶体管可以包括具有沿电流流动方向的单轴压缩应变的SiGe，而NMOS晶体管可以包括具有沿电流流动方向的单轴拉伸应变的硅。
图7示出了根据本发明的实施例的一个实现方式的计算设备700。计算设备700容纳板702。板702可以包括多个组件，包括但不限于，处理器704和至少一个通信芯片706。处理器704物理且电耦合到板702。在一些实现方式中，至少一个通信芯片706也物理且电耦合到板702。在进一步的实现方式中，通信芯片706是处理器704的一部分。
取决于其应用，计算设备700可以包括其他组件，其会或不会物理且电耦合到板702。这些其他组件包括但不限于，易失性存储器(例如，DRAM)、非易失性存储器(例如ROM)、闪存、图形处理器、数字信号处理器、加密处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、指南针、加速度计、陀螺仪、扬声器、相机和大容量储存设备(例如，硬盘驱动器、光盘(CD)、数字多用途盘(DVD)等等)。
通信芯片706实现了无线通信，用于在计算设备700之间传送数据。术语“无线”及其派生词可以用于描述可以通过非固态介质借助使用调制电磁辐射传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关设备不包含任何导线，尽管在一些实施例中它们可以不包含。通信芯片706可以实施多个无线标准或协议中的任意一个，包括但不限于，Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物，以及被指定为3G、4G、5G及之后的任何其他无线协议。计算设备700可以包括多个通信芯片706。例如，第一通信芯片706可以专用于近距离无线通信，例如Wi-Fi和蓝牙，第二通信芯片706可以专用于远距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备700的处理器704包括封装在处理器704内的集成电路晶片。在本发明的一些实现方式中，处理器的集成电路晶片包括一个或多个器件，例如根据本发明的实现方式构成的MOS-FET晶体管。术语“处理器”可以指代任何设备或设备的部分，其处理来自寄存器和/或存储器的电子数据，将该电子数据转变为可以存储在寄存器和/或存储器中的其他电子数据。
通信芯片706也包括封装在通信芯片706内的集成电路晶片。根据本发明的另一个实现方式，通信芯片的集成电路晶片包括一个或多个器件，例如根据本发明的实现方式构成的MOS-FET晶体管。
在进一步的实现方式中，容纳在计算设备700中的另一个组件可以包含集成电路晶片，其包括一个或多个器件，例如根据本发明的实现方式构成的MOS-FET晶体管。
在多个实现方式中，计算设备700可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描器、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数码摄像机。在进一步的实现方式中，计算设备700可以是处理数据的任何其他电子设备。
因而，本发明的实施例包括在整体隔离的或局部隔离的衬底上形成的应变栅极全包围半导体器件。
在一个实施例中，一种半导体器件包括半导体衬底。绝缘结构布置在半导体衬底上。三维沟道区布置在绝缘结构之上。源极区和漏极区布置在三维沟道区的任一侧上和外延种子层上。外延种子层由与三维沟道区不同的半导体材料组成，布置在绝缘结构上。栅极电极叠置体围绕三维沟道区，具有布置在绝缘结构上并与外延种子层横向相邻的部分。
在一个实施例中，绝缘结构是整体绝缘层。
在一个实施例中，绝缘结构包括一个或多个隔离基座。
在一个实施例中，三维沟道区由硅组成，外延种子层由硅锗组成。
在一个实施例中，源极区和漏极区由硅锗组成，并向三维沟道区提供单轴应力。
在一个实施例中，半导体结构进一步包括绝缘的间隔体对。一个间隔体布置在栅极电极与源极区之间。另一个间隔体布置在栅极电极与漏极区之间。外延种子层在间隔体对的每一个间隔体下方延伸。
在一个实施例中，半导体结构进一步包括导电的触点对。一个触点布置在源极区上并局部围绕源极区。另一个触点布置在漏极区上并局部围绕漏极区。
在一个实施例中，半导体结构进一步包括以竖直排列布置在三维沟道区上的一条或多条纳米线。栅极电极叠置体围绕一条或多条纳米线中每一条纳米线的沟道区。在一个实施例中，栅极电极叠置体由高-k栅极电介质层和金属栅极电极组成。
在一个实施例中，一种半导体器件包括半导体衬底。绝缘结构布置在半导体衬底上。三维沟道区布置在布置于绝缘结构上的外延种子层上。外延种子层由与三维沟道区不同的半导体材料组成。栅极电极叠置体局部围绕三维沟道区。源极区和漏极区布置在三维沟道区的任一侧上和绝缘结构上。包括导电的触点对，一个触点布置在源极区上并围绕源极区，另一个触点布置在漏极区上并围绕漏极区。触点对中每一个触点的一部分布置在绝缘结构上并与外延种子层横向相邻。
在一个实施例中，绝缘结构包括整体绝缘层。
在一个实施例中，绝缘结构包括一个或多个隔离基座。
在一个实施例中，三维沟道区由硅组成，外延种子层由硅锗组成。
在一个实施例中，源极区和漏极区由硅锗组成，并向三维沟道区提供单轴应力。
在一个实施例中，半导体结构进一步包括绝缘的间隔体对。一个间隔体布置在栅极电极与源极区之间。另一个间隔体布置在栅极电极与漏极区之间。外延种子层在间隔体对的每一个间隔体下方延伸。
在一个实施例中，半导体结构进一步包括在三维沟道区上被布置为竖直排列的一条或多条纳米线。栅极电极叠置体围绕一条或多条纳米线中每一条纳米线的沟道区。
在一个实施例中，栅极电极叠置体包括高-k栅极电介质层和金属栅极电极。
在一个实施例中，一种半导体器件包括半导体衬底。绝缘结构布置在半导体衬底上。三维沟道区布置在绝缘结构上。栅极电极叠置体围绕三维沟道区，具有布置在绝缘结构上的部分。源极区和漏极区布置在三维沟道区的任一侧上和绝缘结构上。包括导电的触点对，一个触点布置在源极区上并围绕源极区，另一个触点布置在漏极区上并围绕漏极区。触点对中每一个触点的一部分布置在绝缘结构上。包括绝缘的间隔体对，一个间隔体布置在栅极电极与源极区之间，另一个间隔体布置在栅极电极与漏极区之间。外延种子层的剩余部分布置在间隔体对的每一个间隔体下方，并与一部分栅极电极叠置体和每一个导电的触点的一部分横向相邻。外延种子层的剩余部分由与三维沟道区不同的半导体材料组成。
在一个实施例中，绝缘结构包括整体绝缘层。
在一个实施例中，绝缘结构包括一个或多个隔离基座。
在一个实施例中，三维沟道区由硅组成，外延种子层的剩余部分由硅锗组成。
在一个实施例中，源极区和漏极区由硅锗组成，并向三维沟道区提供单轴应力。
在一个实施例中，半导体结构进一步包括在三维沟道区上被布置为竖直排列的一条或多条纳米线。栅极电极叠置体围绕一条或多条纳米线中每一条纳米线的沟道区。
在一个实施例中，栅极电极叠置体包括高-k栅极电介质层和金属栅极电极。
在一个实施例中，一种制造半导体器件的方法包括在布置于半导体衬底上的外延种子层上形成三维半导体结构。外延种子层由与三维半导体结构不同的半导体材料组成。蚀刻三维半导体结构以提供三维沟道区，并露出外延种子层在三维沟道区任一侧上的部分。在三维沟道区的任一侧上和外延种子层上形成源极区和漏极区。使得三维沟道区及源极区和漏极区与半导体衬底绝缘。随后，去除一部分外延种子层。形成至少部分围绕三维沟道区的栅极电极叠置体。形成导电的触点对，一个触点至少部分围绕源极区，另一个触点至少部分围绕漏极区。
在一个实施例中，使得三维沟道区与源极区和漏极区绝缘包括在半导体衬底上提供整体绝缘层。
在一个实施例中，使得三维沟道区与源极区和漏极区绝缘包括形成一个或多个隔离基座。
在一个实施例中，形成栅极电极叠置体包括使用替换栅极工艺。
在一个实施例中，去除外延种子层的部分包括去除在三维沟道区与半导体衬底之间的部分。栅极电极叠置体围绕三维沟道区。
在一个实施例中，去除外延种子层的部分包括去除在源极区和漏极区与半导体衬底之间的部分。一个触点围绕源极区，且另一个触点围绕漏极区。

Claims (20)

1.一种半导体器件，包括：
半导体衬底；
绝缘结构，所述绝缘结构被布置在所述半导体衬底之上；
三维沟道区，所述三维沟道区被布置在所述绝缘结构之上；
源极区和漏极区，所述源极区和所述漏极区被布置在所述三维沟道区的任一侧上并且在外延种子层上，所述外延种子层包括与所述三维沟道区不同的半导体材料且被布置在所述绝缘结构上；以及
围绕所述三维沟道区的栅极电极叠置体，所述栅极电极叠置体具有布置在所述绝缘结构上并与所述外延种子层横向相邻的部分。
2.根据权利要求1所述的半导体器件，其中，所述绝缘结构包括整体绝缘层。
3.根据权利要求1所述的半导体器件，其中，所述绝缘结构包括一个或多个隔离基座。
4.根据权利要求1所述的半导体结构，其中，所述三维沟道区实质上由硅组成，并且其中，所述外延种子层包含硅锗。
5.根据权利要求4所述的半导体结构，其中，所述源极区和所述漏极区包含硅锗，并且向所述三维沟道区提供单轴应力。
6.根据权利要求1所述的半导体结构，进一步包括：
绝缘的间隔体对，一个间隔体被布置在所述栅极电极与所述源极区之间，并且另一个间隔体被布置在所述栅极电极与所述漏极区之间，其中，所述外延种子层在所述间隔体对的每一个间隔体下方延伸。
7.根据权利要求1所述的半导体结构，进一步包括：
导电的触点对，一个触点被布置在所述源极区上并局部围绕所述源极区，并且另一个触点被布置在所述漏极区上并局部围绕所述漏极区。
8.根据权利要求1所述的半导体结构，进一步包括：
一条或多条纳米线，所述一条或多条纳米线在所述三维沟道区之上被布置为竖直排列，其中，所述栅极电极叠置体围绕所述一条或多条纳米线中的每一条纳米线的沟道区，并且其中，所述栅极电极叠置体包括高-k栅极电介质层和金属栅极电极。
9.一种半导体器件，包括：
半导体衬底；
绝缘结构，所述绝缘结构被布置在所述半导体衬底之上；
三维沟道区，所述三维沟道区被布置在外延种子层上，所述外延种子层被布置在所述绝缘结构上，所述外延种子层包括与所述三维沟道区不同的半导体材料；
栅极电极叠置体，所述栅极电极叠置体局部围绕所述三维沟道区；
源极区和漏极区，所述源极区和所述漏极区被布置在所述三维沟道区的任一侧上并且被布置在所述绝缘结构之上；以及
导电的触点对，一个触点被布置在所述源极区上并围绕所述源极区，并且另一个触点被布置在所述漏极区上并围绕所述漏极区，其中，所述触点对的每一个触点的部分被布置在所述绝缘结构上并与所述外延种子层横向相邻。
10.根据权利要求9所述的半导体器件，其中，所述绝缘结构包括整体绝缘层。
11.根据权利要求9所述的半导体器件，其中，所述绝缘结构包括一个或多个隔离基座。
12.根据权利要求9所述的半导体结构，其中，所述三维沟道区实质上由硅组成，并且其中，所述外延种子层包含硅锗。
13.根据权利要求12所述的半导体结构，其中，所述源极区和所述漏极区包含硅锗，并且向所述三维沟道区提供单轴应力。
14.根据权利要求9所述的半导体结构，进一步包括：
绝缘的间隔体对，一个间隔体被布置在所述栅极电极与所述源极区之间，并且另一个间隔体被布置在所述栅极电极与所述漏极区之间，其中，所述外延种子层在所述间隔体对的每一个间隔体下方延伸。
15.根据权利要求9所述的半导体结构，进一步包括：
一条或多条纳米线，所述一条或多条纳米线在所述三维沟道区之上被布置为竖直排列，其中，所述栅极电极叠置体围绕所述一条或多条纳米线中的每一条纳米线的沟道区，并且其中，所述栅极电极叠置体包括高-k栅极电介质层和金属栅极电极。
16.一种半导体器件，包括：
半导体衬底；
绝缘结构，所述绝缘结构被布置在所述半导体衬底之上；
三维沟道区，所述三维沟道区被布置在所述绝缘结构之上；
围绕所述三维沟道区的栅极电极叠置体，所述栅极电极叠置体具有被布置在所述绝缘结构上的部分；
源极区和漏极区，所述源极区和所述漏极区被布置在所述三维沟道区的任一侧上并且被布置在所述绝缘结构之上；
导电的触点对，一个触点被布置在所述源极区上并围绕所述源极区，并且另一个触点被布置在所述漏极区上并围绕所述漏极区，其中，所述触点对的每一个触点的部分被布置在所述绝缘结构上；以及
绝缘的间隔体对，一个间隔体被布置在所述栅极电极与所述源极区之间，并且另一个间隔体被布置在所述栅极电极与所述漏极区之间，其中，外延种子层的剩余部分被布置在所述间隔体对的每一个间隔体下方，并与所述栅极电极叠置体的部分以及所述导电的触点中的每一个触点的部分横向相邻，所述外延种子层的所述剩余部分包括与所述三维沟道区不同的半导体材料。
17.根据权利要求16所述的半导体器件，其中，所述绝缘结构包括整体绝缘层。
18.根据权利要求16所述的半导体器件，其中，所述绝缘结构包括一个或多个隔离基座。
19.根据权利要求16所述的半导体结构，其中，所述三维沟道区实质上由硅组成，并且其中，所述外延种子层的所述剩余部分包含硅锗。
20.根据权利要求19所述的半导体结构，其中，所述源极区和所述漏极区包含硅锗，并且向所述三维沟道区提供单轴应力。
CN201380044198.7A 2012-09-27 2013-06-11 在整体隔离的或局部隔离的衬底上形成的应变栅极全包围半导体器件 Active CN104584223B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/629,135 US8735869B2 (en) 2012-09-27 2012-09-27 Strained gate-all-around semiconductor devices formed on globally or locally isolated substrates
US13/629,135 2012-09-27
PCT/US2013/045217 WO2014051728A2 (en) 2012-09-27 2013-06-11 Strained gate-all-around semiconductor devices formed on globally or locally isolated substrates

Publications (2)

Publication Number Publication Date
CN104584223A true CN104584223A (zh) 2015-04-29
CN104584223B CN104584223B (zh) 2018-06-19

Family

ID=50338010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380044198.7A Active CN104584223B (zh) 2012-09-27 2013-06-11 在整体隔离的或局部隔离的衬底上形成的应变栅极全包围半导体器件

Country Status (6)

Country Link
US (4) US8735869B2 (zh)
EP (1) EP2901486B1 (zh)
KR (2) KR101952047B1 (zh)
CN (1) CN104584223B (zh)
TW (3) TWI567991B (zh)
WO (1) WO2014051728A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293575A (zh) * 2016-04-12 2017-10-24 三星显示有限公司 薄膜晶体管基底
CN108430911A (zh) * 2015-12-28 2018-08-21 高通股份有限公司 具有减小的寄生效应的纳米线晶体管和用于制作这种晶体管的方法
CN109427779A (zh) * 2017-08-22 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8735869B2 (en) * 2012-09-27 2014-05-27 Intel Corporation Strained gate-all-around semiconductor devices formed on globally or locally isolated substrates
KR20150020845A (ko) * 2013-08-19 2015-02-27 에스케이하이닉스 주식회사 수직 채널을 갖는 반도체 장치, 그를 포함하는 저항 변화 메모리 장치 및 그 제조방법
US9231055B2 (en) * 2013-08-19 2016-01-05 SK Hynix Inc. Semiconductor device having fin gate, resistive memory device including the same, and method of manufacturing the same
WO2015147866A1 (en) 2014-03-28 2015-10-01 Intel Corporation Selectively regrown top contact for vertical semiconductor devices
US9202920B1 (en) * 2014-07-31 2015-12-01 Stmicroelectronics, Inc. Methods for forming vertical and sharp junctions in finFET structures
US9343529B2 (en) * 2014-09-05 2016-05-17 International Business Machines Corporation Method of formation of germanium nanowires on bulk substrates
EP3016143B1 (en) * 2014-10-31 2023-09-06 IMEC vzw A method for forming a transistor structure comprising a fin-shaped channel structure
US9543323B2 (en) * 2015-01-13 2017-01-10 International Business Machines Corporation Strain release in PFET regions
US9496185B2 (en) * 2015-03-27 2016-11-15 International Business Machines Corporation Dual channel finFET with relaxed pFET region
TWI826223B (zh) * 2015-05-11 2023-12-11 美商應用材料股份有限公司 水平環繞式閘極與鰭式場效電晶體元件的隔離
US10573719B2 (en) 2015-05-11 2020-02-25 Applied Materials, Inc. Horizontal gate all around device isolation
US9362361B1 (en) 2015-05-18 2016-06-07 Globalfoundries Inc. Methods of forming elastically relaxed SiGe virtual substrates on bulk silicon
US9324617B1 (en) * 2015-05-18 2016-04-26 Globalfoundries Inc. Methods of forming elastically relaxed SiGe virtual substrates on bulk silicon
US9972711B2 (en) * 2015-06-03 2018-05-15 International Business Machines Corporation Reduced resistance short-channel InGaAs planar MOSFET
US10297448B2 (en) * 2015-11-30 2019-05-21 International Business Machines Corporation SiGe fins formed on a substrate
US9904758B2 (en) 2016-05-18 2018-02-27 Samsung Electronics Co., Ltd. Using deep sub-micron stress effects and proximity effects to create a high performance standard cell
US9691851B1 (en) 2016-06-10 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
WO2018118007A1 (en) * 2016-12-19 2018-06-28 Intel Corporation Condensation for strain control
US10622352B2 (en) 2017-01-25 2020-04-14 International Business Machines Corporation Fin cut to prevent replacement gate collapse on STI
US10103241B2 (en) 2017-03-07 2018-10-16 Nxp Usa, Inc. Multigate transistor
CN107068764B (zh) * 2017-05-08 2020-02-18 上海华力微电子有限公司 半导体器件制备方法
US10636796B2 (en) 2017-08-02 2020-04-28 Winbond Electronics Corp. Dynamic random access memory and method of fabricating the same
CN107644809A (zh) * 2017-08-17 2018-01-30 北京工业职业技术学院 鳍式场效应晶体管的栅极制备方法及栅极
US10170304B1 (en) 2017-10-25 2019-01-01 Globalfoundries Inc. Self-aligned nanotube structures
EP3718142A4 (en) 2017-11-30 2021-09-22 Intel Corporation STRUCTURING RIBS FOR THE PRODUCTION OF AN INTEGRATED CIRCUIT
US10374089B2 (en) * 2017-12-22 2019-08-06 International Business Machines Corporation Tensile strain in NFET channel
US11094716B2 (en) * 2018-01-12 2021-08-17 Intel Corporation Source contact and channel interface to reduce body charging from band-to-band tunneling
CN110310893A (zh) * 2018-03-20 2019-10-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法、半导体器件及电子装置
US10461154B1 (en) * 2018-06-21 2019-10-29 International Business Machines Corporation Bottom isolation for nanosheet transistors on bulk substrate
US11233152B2 (en) * 2018-06-25 2022-01-25 Intel Corporation Self-aligned gate endcap (SAGE) architectures with gate-all-around devices
US10672795B2 (en) 2018-06-27 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Bulk semiconductor substrate configured to exhibit semiconductor-on-insulator behavior
US11430868B2 (en) * 2018-06-27 2022-08-30 Intel Corporation Buried etch-stop layer to help control transistor source/drain depth
US10332881B1 (en) * 2018-08-17 2019-06-25 Qualcomm Incorporated Integrating a gate-all-around (GAA) field-effect transistor(s) (FET(S)) and a finFET(s) on a common substrate of a semiconductor die
US11398474B2 (en) 2018-09-18 2022-07-26 Intel Corporation Neighboring gate-all-around integrated circuit structures having disjoined epitaxial source or drain regions
US11527612B2 (en) * 2018-09-28 2022-12-13 Intel Corporation Gate-all-around integrated circuit structures having vertically discrete source or drain structures
KR20200135684A (ko) 2019-05-24 2020-12-03 삼성전자주식회사 활성 영역과 반도체 층 사이의 배리어 층을 포함하는 반도체 소자
KR20200136688A (ko) * 2019-05-28 2020-12-08 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11177366B2 (en) 2020-01-13 2021-11-16 International Business Machines Corporation Gate induced drain leakage reduction in FinFETs
CN111613536A (zh) * 2020-05-29 2020-09-01 上海华力集成电路制造有限公司 一种鳍型半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090061568A1 (en) * 2007-09-05 2009-03-05 International Business Machines Corporation Techniques for Fabricating Nanowire Field-Effect Transistors
US20100068862A1 (en) * 2005-03-24 2010-03-18 Samsung Electronics Co., Ltd. Semiconductor device having a round-shaped nano-wire transistor channel and method of manufacturing same
US20110272673A1 (en) * 2010-05-10 2011-11-10 International Business Machines Corporation Directionally etched nanowire field effect transistors
WO2012013886A1 (fr) * 2010-07-26 2012-02-02 Renault S.A.S. Dispositif de fixation amovible d'une batterie d'un vehicule automobile

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US6855606B2 (en) * 2003-02-20 2005-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor nano-rod devices
US6897098B2 (en) * 2003-07-28 2005-05-24 Intel Corporation Method of fabricating an ultra-narrow channel semiconductor device
US6949761B2 (en) * 2003-10-14 2005-09-27 International Business Machines Corporation Structure for and method of fabricating a high-mobility field-effect transistor
KR100585157B1 (ko) * 2004-09-07 2006-05-30 삼성전자주식회사 다수의 와이어 브릿지 채널을 구비한 모스 트랜지스터 및그 제조방법
TWI283066B (en) * 2004-09-07 2007-06-21 Samsung Electronics Co Ltd Field effect transistor (FET) having wire channels and method of fabricating the same
US7345307B2 (en) * 2004-10-12 2008-03-18 Nanosys, Inc. Fully integrated organic layered processes for making plastic electronics based on conductive polymers and semiconductor nanowires
KR100718159B1 (ko) * 2006-05-18 2007-05-14 삼성전자주식회사 와이어-타입 반도체 소자 및 그 제조 방법
US7825400B2 (en) * 2006-06-09 2010-11-02 Intel Corporation Strain-inducing semiconductor regions
KR100763542B1 (ko) * 2006-10-30 2007-10-05 삼성전자주식회사 다중 채널 모오스 트랜지스터를 포함하는 반도체 장치의제조 방법
JP2008205191A (ja) 2007-02-20 2008-09-04 Toshiba Corp 不揮発性半導体メモリ素子および不揮発性半導体メモリ装置
KR101375833B1 (ko) * 2007-05-03 2014-03-18 삼성전자주식회사 게르마늄 나노로드를 구비한 전계효과 트랜지스터 및 그제조방법
US7892956B2 (en) * 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices
JP4966153B2 (ja) * 2007-10-05 2012-07-04 株式会社東芝 電界効果トランジスタおよびその製造方法
US20110012090A1 (en) * 2007-12-07 2011-01-20 Agency For Science, Technology And Research Silicon-germanium nanowire structure and a method of forming the same
US8022393B2 (en) * 2008-07-29 2011-09-20 Nokia Corporation Lithographic process using a nanowire mask, and nanoscale devices fabricated using the process
US7851790B2 (en) * 2008-12-30 2010-12-14 Intel Corporation Isolated Germanium nanowire on Silicon fin
US7893492B2 (en) * 2009-02-17 2011-02-22 International Business Machines Corporation Nanowire mesh device and method of fabricating same
US8309991B2 (en) * 2009-12-04 2012-11-13 International Business Machines Corporation Nanowire FET having induced radial strain
US8097515B2 (en) * 2009-12-04 2012-01-17 International Business Machines Corporation Self-aligned contacts for nanowire field effect transistors
US9029834B2 (en) * 2010-07-06 2015-05-12 International Business Machines Corporation Process for forming a surrounding gate for a nanowire using a sacrificial patternable dielectric
US8753942B2 (en) * 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US9159823B2 (en) * 2011-12-09 2015-10-13 Intel Corporation Strain compensation in transistors
US9608059B2 (en) * 2011-12-20 2017-03-28 Intel Corporation Semiconductor device with isolated body portion
US9559160B2 (en) * 2011-12-23 2017-01-31 Intel Corporation Common-substrate semiconductor devices having nanowires or semiconductor bodies with differing material orientation or composition
KR101650416B1 (ko) * 2011-12-23 2016-08-23 인텔 코포레이션 비평면 게이트 올어라운드 장치 및 그의 제조 방법
KR101824971B1 (ko) * 2011-12-23 2018-02-05 인텔 코포레이션 변조된 나노와이어 카운트를 갖는 반도체 구조물 및 그 제조 방법
WO2013101004A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Contact techniques and configurations for reducing parasitic resistance in nanowire transistors
DE112011106049B4 (de) * 2011-12-30 2018-02-15 Intel Corporation Halbleiterbauelement und verfahren zur herstellung desselben
US9269791B2 (en) * 2012-07-10 2016-02-23 United Microelectronics Corp. Multi-gate MOSFET with embedded isolation structures
US9035430B2 (en) * 2012-08-29 2015-05-19 International Business Machines Corporation Semiconductor fin on local oxide
US9041106B2 (en) * 2012-09-27 2015-05-26 Intel Corporation Three-dimensional germanium-based semiconductor devices formed on globally or locally isolated substrates
US8735869B2 (en) * 2012-09-27 2014-05-27 Intel Corporation Strained gate-all-around semiconductor devices formed on globally or locally isolated substrates
US8969155B2 (en) * 2013-05-10 2015-03-03 International Business Machines Corporation Fin structure with varying isolation thickness

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100068862A1 (en) * 2005-03-24 2010-03-18 Samsung Electronics Co., Ltd. Semiconductor device having a round-shaped nano-wire transistor channel and method of manufacturing same
US20090061568A1 (en) * 2007-09-05 2009-03-05 International Business Machines Corporation Techniques for Fabricating Nanowire Field-Effect Transistors
US20110272673A1 (en) * 2010-05-10 2011-11-10 International Business Machines Corporation Directionally etched nanowire field effect transistors
WO2012013886A1 (fr) * 2010-07-26 2012-02-02 Renault S.A.S. Dispositif de fixation amovible d'une batterie d'un vehicule automobile

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108430911A (zh) * 2015-12-28 2018-08-21 高通股份有限公司 具有减小的寄生效应的纳米线晶体管和用于制作这种晶体管的方法
CN108430911B (zh) * 2015-12-28 2021-07-23 高通股份有限公司 具有减小的寄生效应的纳米线晶体管和用于制作这种晶体管的方法
CN107293575A (zh) * 2016-04-12 2017-10-24 三星显示有限公司 薄膜晶体管基底
CN107293575B (zh) * 2016-04-12 2022-11-29 三星显示有限公司 薄膜晶体管基底
CN109427779A (zh) * 2017-08-22 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109427779B (zh) * 2017-08-22 2021-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
EP2901486A4 (en) 2016-05-18
TWI610447B (zh) 2018-01-01
US10847631B2 (en) 2020-11-24
WO2014051728A3 (en) 2014-09-12
TWI567991B (zh) 2017-01-21
US20170047416A1 (en) 2017-02-16
KR20170013410A (ko) 2017-02-06
CN104584223B (zh) 2018-06-19
US10229981B2 (en) 2019-03-12
KR101952047B1 (ko) 2019-02-25
US20190157411A1 (en) 2019-05-23
WO2014051728A2 (en) 2014-04-03
US8735869B2 (en) 2014-05-27
TWI502746B (zh) 2015-10-01
KR101701465B1 (ko) 2017-02-03
TW201608725A (zh) 2016-03-01
US20140084342A1 (en) 2014-03-27
KR20150034225A (ko) 2015-04-02
EP2901486A2 (en) 2015-08-05
TW201707213A (zh) 2017-02-16
EP2901486B1 (en) 2020-04-15
TW201427008A (zh) 2014-07-01
US9484272B2 (en) 2016-11-01
US20160284605A9 (en) 2016-09-29
US20150318219A1 (en) 2015-11-05

Similar Documents

Publication Publication Date Title
US10847631B2 (en) Gate-all-around (GAA) transistors with nanowires on an isolation pedestal
US10074573B2 (en) CMOS nanowire structure
US9472399B2 (en) Three-dimensional germanium-based semiconductor devices formed on globally or locally isolated substrates
CN104584189A (zh) 包含具有低带隙包覆层的沟道区的非平面半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant