CN104582285A - 低翘曲度高平整度的印刷电路板的制作方法 - Google Patents

Abstract

本发明一种低翘曲度高平整度的印刷电路板的制作方法包括在内层板均匀对称的铺铜工序，优化了内层图形；采用了间隔式堆叠工序，可以使电路层与半固化胶间隔慢慢贴合，即便在每层电路层上存在部分的残铜率不同，也不会导致堆叠后的板厚有差异，保证了平整度；在多层板总压合工序中采用缓慢降温，优化了压合工序。总的来说，本发明采用间隔式叠板、优化内层图形文件设计，以及压合程序的方式，有效地分担了整板不对称结构引起的应力残余，改善翘曲度，提升平整度状况。

Description

低翘曲度高平整度的印刷电路板的制作方法

技术领域

本发明涉及一种印制线路板的工艺方法，尤其涉及一种低翘曲度高平整度要求的印刷电路板的制作方法。

背景技术

随着智能手机和平板电脑等移动智能终端向小型化、智能化、节能化等方面的发展，对芯片的高性能、集成化的要求显露出明显趋势，对芯片制造企业的技术要求也越来越严苛，因此，芯片也呈现出多样化、更新换代快等特点，而对于用于裸芯片测试的晶圆板，亦称为探针卡测试板(Probe Card)的制造技术需求也越来越高。而这时，对于Probe Card的翘曲度和平整度要求的越来越严格则是必然趋势，即能提高测试的合格率，降低测试针的不良接触率和返工率。在现有技术中的Probe Card，一般对于翘曲度的要求在0.5％，平整度极差要求小于0.076mm。此种要求，对于常规对称的结构(见附图1)是没问题的，但当Probe Card结构更加复杂、不对称性更加明显时，采用常规方法制作，易造成翘曲度和平整度控制超标。传统做法为直接堆叠，电路层与半固化胶间隔贴合，由于每层电路层上的残铜率不同，导致堆叠后的板厚有差异，降低平整度。

有鉴于此，如何设计一种低翘曲度、高平整度的印刷电路板的制作方法，是业内人士有亟待解决的问题。

发明内容

鉴于现有技术中的印刷电路板的翘曲度、平整度技术不到位的技术问题，有必要提供一种低翘曲度、高平整度的印刷电路板的制作方法。

本发明提供的技术方案是：

一种低翘曲度高平整度的印刷电路板的制作方法，包括以下步骤：

内层图形优化步骤：在内层板的非功能区域均匀铺铜的工序，且使得内层整板结构呈现对称结构；

叠板步骤：间隔式堆叠板，保持内层板压力和温度均匀；

优化压合步骤：对两个或以上的多层板进行同次压合，保持过程缓慢降温，降低压合过程的残余应力；

该优化压合步骤在该叠板步骤之后进行。

在进一步优化的具体实施方式中，该内层图形优化步骤中，残铜率差异在20％以内。

在进一步优化的具体实施方式中，在该叠板步骤时，间隔式堆叠板工序降低不对称结构引起的压力和温度不均匀。

在进一步优化的具体实施方式中，在该优化压合步骤中，采用均匀性降温工序。

在进一步优化的具体实施方式中，还包括：内层蚀刻、内层AOI、棕化工序；外层的图形电镀、蚀刻、外层AOI工序；各个多层板的钻孔、沉铜工序；以及最后的全板电镀工序。

相对于现有技术，本发明至少具有以下有益效果：

本发明低翘曲度高平整度的印刷电路板的制作方法是一种采用采用间隔式叠板、优化文件设计，以及压合程序的方式，有效地分担了不对称结构引起的应力残余，改善翘曲度，提升平整度状况。

附图说明

图1是现有技术中结构简单、常规对称的印刷电路板的结构示意图。

图2是本发明实施例中内层图形优化步骤中内层板的结构示意图。

图3是本发明实施例中优化压合步骤中多层板压合的示意图。

具体实施方式

下面对本发明的实施例进行详细说明：

参阅图2和图3，本发明低翘曲度高平整度的印刷电路板的制作方法，其包括以下步骤：

步骤S1，内层图形优化步骤，在非功能区域尽可能地铺铜，使得内层整板结构呈现尽可能的对称结构，以及铜面分布均匀；

步骤S2，叠板步骤，采用间隔式叠板，以有效缓冲不对称引起的压力不均匀、温度不均匀；

步骤S3，优化压合步骤，该步骤S3在该S2叠板步骤之后进行，通过优化压合程序压合成多个多层板，即第一多层板、第二多层板、第三多层板和第四多层板；该优化的压合程序时，缓慢降温，有效降低压合过程的残余应力。

在本发明的优选实施方式中，在该步骤S1内层图形优化步骤中，工程设计时，尽可能地在非功能性区域铺铜，保证残铜率差异在20％以内。在该步骤S2叠板步骤时，尽可能地错开叠板，降低不对称结构引起的压力和温度不均匀。在该步骤S3优化压合步骤时，降温过程采用均匀性降温。

在本发明的优选实施方式中，该低翘曲度高平整度的印刷电路板的制作方法还包括：内层蚀刻、内层AOI、棕化工序；外层的图形电镀、蚀刻、外层AOI工序；各个多层板的钻孔、沉铜工序；以及最后的全板电镀工序。

本发明优选的实施方式中，该低翘曲度高平整度的印刷电路板的制作方法可以用于裸芯片测试的晶圆板，亦称为Probe Card或探针测试板的制作。

本发明的低翘曲度高平整度的印刷电路板的制作方法包括在内层板均匀对称的铺铜工序，优化了内层图形；采用了间隔式堆叠工序，可以使电路层与半固化胶间隔慢慢贴合，即便在每层电路层上存在部分的残铜率不同，也不会导致堆叠后的板厚有差异，保证了平整度；在多层板总压合工序中采用缓慢降温，优化了压合工序。总的来说，本发明采用间隔式叠板、优化内层图形文件设计，以及压合程序的方式，有效地分担了整板不对称结构引起的应力残余，改善翘曲度，提升平整度状况。

按照本发明所提出的针对非功能区域进行铺铜的设计、采用间隔式叠板，且将普通层压压合程序的降温速率降低5℃/min，可得到以下的生产数据，见下表1，表1为针对两种型号印制电路板采用现有技术和本发明进行制作得出的翘曲度的比对表：

表1

备注：翘曲度的测量方法按照IPC-TM650测试标准2.4.22

为了举例说明本发明的实现，描述了上述的具体实施方式。但是本发明的其他变化和修改，对于本领域技术人员是显而易见的，在本发明所公开的实质和基本原则范围内的任何修改/变化或者仿效变换都属于本发明的权利要求保护范围。

Claims (5)

1.一种低翘曲度高平整度的印刷电路板的制作方法，其特征在于，包括以下步骤：

内层图形优化步骤：在内层板的非功能区域均匀铺铜的工序，且使得内层整板结构呈现对称结构；

叠板步骤：间隔式堆叠板，保持内层板压力和温度均匀；

优化压合步骤：对两个或以上的多层板进行同次压合，保持过程缓慢降温，降低压合过程的残余应力；

该优化压合步骤在该叠板步骤之后进行。

2.根据权利要求1所述的低翘曲度高平整度的印刷电路板的制作方法，其特征在于，该内层图形优化步骤中，残铜率差异在20％以内。

3.根据权利要求1所述的低翘曲度高平整度的印刷电路板的制作方法，其特征在于，在该叠板步骤时，间隔式堆叠板工序降低不对称结构引起的压力和温度不均匀。

4.根据权利要求1所述的低翘曲度高平整度的印刷电路板的制作方法，其特征在于，在该优化压合步骤中，采用均匀性降温工序。

5.根据权利要求1至4任意一项所述的低翘曲度高平整度的印刷电路板的制作方法，其特征在于还包括：内层蚀刻、内层AOI、棕化工序；外层的图形电镀、蚀刻、外层AOI工序；各个多层板的钻孔、沉铜工序；以及最后的全板电镀工序。