CN104579275A - 能够抵抗双节点翻转的触发器结构 - Google Patents
能够抵抗双节点翻转的触发器结构 Download PDFInfo
- Publication number
- CN104579275A CN104579275A CN201410788305.3A CN201410788305A CN104579275A CN 104579275 A CN104579275 A CN 104579275A CN 201410788305 A CN201410788305 A CN 201410788305A CN 104579275 A CN104579275 A CN 104579275A
- Authority
- CN
- China
- Prior art keywords
- node
- input
- trigger
- output
- inputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及集成电路中的抗辐射触发器，为提供一种可以应用于辐射环境下的触发器，可以抵抗DNU。当触发器的存储节点由于重离子轰击而发生单粒子效应时，该触发器存储状态能够不发生改变，抵抗单节点翻转和双节点翻转。为此，本发明采取的技术方案是，能够抵抗双节点翻转的触发器结构，包括：12个传输门TG1～12、10个反相器INV1～10、3个二输入保护门DIG1～3和一个三输入保护门TIG；输入D分别通过TG1～3后的节点分别为A1、A2、A3，A1、A2、A3节点各自对应经过反相器INV1～3后分别通过开关TG7～9后的节点定义为B1、B2、B3。本发明主要应用于抗辐射触发器的设计制造。
Description
技术领域
本发明涉及集成电路中的抗辐射触发器，特别是能够抵抗双节点翻转的触发器结构。
技术背景
对于应用于空间环境中的数字电路，特别是时序电路，单粒子效应(Single Event Effect,SEE)的发生会严重影响芯片功能的正确性。随着集成电路制造工艺的发展，更小的晶体管尺寸和更低的电源电压导致SEE更容易引起单粒子翻转(Single Event Upset,SEU)和双节点翻转(Double-node Upset,DNU)。目前，多位翻转(Multi-bit Upset,MNU)已经成为电路软错误的一种主要形式，研究针对MNU的抗辐射加固非常必要。
主从边沿型触发器是常用的前端存储器件，容易发生SEE而失效。需要用设计加固(Radiation Hardness-by Design,RHBD)的方法对其进行加固。现有的针对前端存储器件的设计加固方法有模组冗余和节点冗余等。三模冗余是经典的模组冗余方法，通过对一位信号进行三倍复制再经过多数表决输出正确的电平值。DICE是利用节点冗余对锁存器进行加固的方法。这些方法只能用来抵抗单粒子翻转，面临双节点翻转时会失效。
发明内容
为克服现有技术的不足，本发明的目的是提供一种可以应用于辐射环境下的触发器，可以抵抗DNU。当触发器的存储节点由于重离子轰击而发生单粒子效应时，该触发器存储状态能够不发生改变，抵抗单节点翻转和双节点翻转。为此，本发明采取的技术方案是，能够抵抗双节点翻转的触发器结构，包括：12个传输门TG1～12、10个反相器INV1～10、3个二输入保护门DIG1～3和一个三输入保护门TIG；输入D分别通过TG1～3后的节点分别为A1、A2、A3，A1、A2、A3节点各自对应经过反相器INV1～3后分别通过开关TG7～9后的节点定义为B1、B2、B3；INV1接INV4再接TG4反馈连至A1节点，INV2接INV5再接TG5反馈连至A2节点，INV3接INV6再接TG6反馈连至A3节点；B1、B2作为DIG1的两个输入信号，DIG1的输出端为C1，C1经由INV7和TG10反馈连至B1；B2、B3作为DIG2的两个输入信号，DIG2的输出端为C2，C2经由INV8和TG11反馈连至B2；B1、B3作为DIG3的两个输入信号，DIG3的输出端为C3，C3经由INV9和TG12反馈连至B3；C1、C2、C3共同作为三输入保护门TIG的输入端，TIG的输出为NQ，经过一个反相器INV10输出Q。
二输入保护门的结构是，两个PMOS和两个NMOS串联，PM1和PM2串联，NM1和NM2串联，PM1的源级接VDD，PM2的漏极接NM2的漏极，NM1的源级接GND，PM1和NM1的栅极作为一个输入A，PM2和NM2的栅极作为另一个输入B，PM2和NM2的漏极作为输出O；DIG在两个输入不相同的时输出为高阻态。在两个输入信号相同时，该单元的功能与反相器的功能一致。
三输入保护门结构为：使用三个PMOS管PM4、PM5、PM6串联，三个NMOS管NM4、NM5、NM6串联；PM4的源级接VDD，PM6的漏极接NM6的漏极，NM4的源级接GND，PM4和NM4的栅极作为一个输入A，PM5和NM5的栅极作为另一个输入B，PM6和NM6的栅极作为另一个输入C，PM6和NM6的漏极作为输出O，TIG在三个输入不相同的时输出为高阻态，在三个输入信号相同时，该单元的功能与反相器的功能一致。
与已有技术相比，本发明的技术特点与效果：
该结构是通过结构设计的手段对电路进行加固的，能够稳定的抵抗单粒子效应引发的双节点翻转。
相对于其他抵抗双节点翻转的结构来说，该触发器使用较少数目的晶体管，具有较小的面积和功耗。
附图说明
图1可以抵抗双节点翻转的触发器的电路结构；
图2(a)DIG的晶体管级结构，(b)DIG的逻辑符号，(c)DIG的时序图；
图3(a)TIG的晶体管级结构，(b)TIG的逻辑符号，(c)TIG的时序图。
具体实施方式
本发明的目的是提供一种可以应用于辐射环境下的触发器，可以抵抗DNU。当触发器的存储节点由于重离子轰击而发生单粒子效应时，该触发器能够通过保护门泄放掉沉积在敏感节点上的电荷，从而使触发器的存储状态不会发生改变，抵抗单节点翻转和双节点翻转。
本发明采用的技术方案是：
该触发器的构成使用12个传输门TG1～12、10个反相器INV1～10、3个二输入保护门DIG1～3和一个三输入保护门TIG。主级触发器由以下结构构成，输入D经由TG1～3后的节点分别为A1、A2、A3，它们各自经过一个反相器后接开关TG7～9后的节点定义为B1、B2、B3。INV1接INV4再接TG4反馈连至A1节点，INV2接INV5再接TG5反馈连至A2节点，INV3接INV6再接TG6反馈连至A3节点。从级触发器由以下结构构成，B1、B2作为DIG1的两个输入信号，DIG1的输出端为C1，C1经由INV7和TG10反馈连至B1；B2、B3作为DIG2的两个输入信号，DIG2的输出端为C2，C2经由INV8和TG11反馈连至B2；B1、B3作为DIG3的两个输入信号，DIG3的输出端为C3，C3经由INV9和TG12反馈连至B3；C1、C2、C3共同作为三输入保护门TIG的输入端，TIG的输出为NQ，经过一个反相器INV10输出Q。
其中的DIG(如图2(a)所示为其晶体管级结构，(b)为其逻辑符号，(c)为其时序图)使用两个PMOS和两个NMOS串联，PM1和PM2串联，NM1和NM2串联，PM1的源级接VDD，PM2的漏极接NM2的漏极，NM1的源级接GND，PM1和NM1的栅极作为一个输入A，PM2和NM2的栅极作为另一个输入B，PM2和NM2的漏极作为输出O。DIG在两个输入不相同的时输出为高阻态。在两个输入信号相同时，该单元的功能与反相器的功能一致。
三输入保护门TIG(如图3(a)所示为其晶体管级结构，(b)为其逻辑符号，(c)为其时序图)的结构为：使用三个PMOS管PM4、PM5、PM6串联，三个NMOS管NM4、NM5、NM6串联；PM4的源级接VDD，PM6的漏极接NM6的漏极，NM4的源级接GND，PM4和NM4的栅极作为一个输入A，PM5和NM5的栅极作为另一个输入B，PM6和NM6的栅极作为另一个输入C，PM6和NM6的漏极作为输出O。TIG在三个输入不相同的时输出为高阻态。在三个输入信号相同时，该单元的功能与反相器的功能一致。
其中，在时钟信号为低即CLK＝0时，主级触发器处于透明状态，从级触发器处于保持状态，传输门TG1～3、TG10～12闭合，TG4～9断开。CLK＝1时，主级触发器处于保持状态，从级触发器处于透明状态，各传输门状态相反。
下面研究其抗辐射特性，该触发器抵抗双节点翻转可以分为三种情况。当{A1、B1}这一组发生错误翻转时，DIG1有一个输入信号变化，输出C1浮空维持原来的电平，屏蔽双节点翻转，同理，{A2、B2}或者{A3、B3}中有一组发生翻转时，C2、C3维持原电平屏蔽错误。如果{A1、B2}发生错误翻转，DIG1的两个输入都错误，C1发生错误翻转，但是C2、C3维持正确电平，所以TIG进入维持阶段，Q浮空维持原有正确电平屏蔽错误，同理还有组别{A1、B3}、{A2、B3}、{A2、B1}、{A3、B1}、{A3、B2}。如果{C1、C2、C3}中任意两个发生错误翻转，另一个维持正确，则Q浮空，屏蔽错误。
表1触发器所用晶体管尺寸。
| 单元 | PMOS/最小尺寸 | NMOS/最小尺寸 |
| 传输门 | 1 | 1 |
| 反相器 | 2 | 1 |
| DIG | 4 | 2 |
| TIG | 6 | 3 |
表1
为了保持保护门的驱动强度，需要增大保护门的宽长比，该触发器所用各个单元的宽长比如表1，在标准商用GSMC018工艺中，最小尺寸指晶体管沟道长度220nm，沟道宽度180nm。传输门可以使用最小尺寸宽长比，反相器PMOS的宽长比是NMOS的2倍，NMOS用最小尺寸。DIG晶体管尺寸是反相器的2倍，TIG晶体管尺寸是反相器的3倍。
Claims (3)
1.一种能够抵抗双节点翻转的触发器结构，其特征是，包括：12个传输门TG1～12、10个反相器INV1～10、3个二输入保护门DIG1～3和一个三输入保护门TIG；输入D分别通过TG1～3后的节点分别为A1、A2、A3，A1、A2、A3节点各自对应经过反相器INV1～3后分别通过开关TG7～9后的节点定义为B1、B2、B3；INV1接INV4再接TG4反馈连至A1节点，INV2接INV5再接TG5反馈连至A2节点，INV3接INV6再接TG6反馈连至A3节点；B1、B2作为DIG1的两个输入信号，DIG1的输出端为C1，C1经由INV7和TG10反馈连至B1；B2、B3作为DIG2的两个输入信号，DIG2的输出端为C2，C2经由INV8和TG11反馈连至B2；B1、B3作为DIG3的两个输入信号，DIG3的输出端为C3，C3经由INV9和TG12反馈连至B3；C1、C2、C3共同作为三输入保护门TIG的输入端，TIG的输出为NQ，经过一个反相器INV10输出Q。
2.如权利要求1所述的能够抵抗双节点翻转的触发器结构，其特征是，二输入保护门的结构是，两个PMOS和两个NMOS串联，PM1和PM2串联，NM1和NM2串联，PM1的源级接VDD，PM2的漏极接NM2的漏极，NM1的源级接GND，PM1和NM1的栅极作为一个输入A，PM2和NM2的栅极作为另一个输入B，PM2和NM2的漏极作为输出O；DIG在两个输入不相同的时输出为高阻态。在两个输入信号相同时，该单元的功能与反相器的功能一致。
3.如权利要求1所述的能够抵抗双节点翻转的触发器结构，其特征是，三输入保护门结构为：使用三个PMOS管PM4、PM5、PM6串联，三个NMOS管NM4、NM5、NM6串联；PM4的源级接VDD，PM6的漏极接NM6的漏极，NM4的源级接GND，PM4和NM4的栅极作为一个输入A，PM5和NM5的栅极作为另一个输入B，PM6和NM6的栅极作为另一个输入C，PM6和NM6的漏极作为输出O，TIG在三个输入不相同的时输出为高阻态，在三个输入信号相同时，该单元的功能与反相器的功能一致。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410788305.3A CN104579275A (zh) | 2014-12-17 | 2014-12-17 | 能够抵抗双节点翻转的触发器结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410788305.3A CN104579275A (zh) | 2014-12-17 | 2014-12-17 | 能够抵抗双节点翻转的触发器结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104579275A true CN104579275A (zh) | 2015-04-29 |
Family
ID=53094626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410788305.3A Pending CN104579275A (zh) | 2014-12-17 | 2014-12-17 | 能够抵抗双节点翻转的触发器结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104579275A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105071796A (zh) * | 2015-08-10 | 2015-11-18 | 天津大学 | 能够抵抗双节点翻转的时域加固锁存器 |
| WO2019143302A1 (en) | 2018-01-22 | 2019-07-25 | Nanyang Technological University | Circuit, method for sizing an aspect ratio of transistors of a circuit, and circuit arrangement |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204334529U (zh) * | 2014-12-17 | 2015-05-13 | 天津大学 | 能够抵抗双节点翻转的触发器结构 |
-
2014
- 2014-12-17 CN CN201410788305.3A patent/CN104579275A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN204334529U (zh) * | 2014-12-17 | 2015-05-13 | 天津大学 | 能够抵抗双节点翻转的触发器结构 |
Non-Patent Citations (3)
| Title |
|---|
| CHEN GANG: ""A dual redundancy radiation-hardened flip–flop based on a C-element in a 65nm process"", 《JOURNAL OF SEMICONDUCTORS》 * |
| LI YUANQING: ""An SEU-hardened latch with a triple-interlocked structure"", 《JOURNAL OF SEMICONDUCTORS》 * |
| M.FAZELI: ""Feedback Redundancy: A Power Efficient SEU-Tolerant Latch Design for Deep Sub-Micron Technologies"", 《37TH ANNUAL IEEE/IFIP INTERNATIONAL CONFERENCE ON DEPENDABLE SYSTEMS AND NETWORKS (DSN"07)》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105071796A (zh) * | 2015-08-10 | 2015-11-18 | 天津大学 | 能够抵抗双节点翻转的时域加固锁存器 |
| WO2019143302A1 (en) | 2018-01-22 | 2019-07-25 | Nanyang Technological University | Circuit, method for sizing an aspect ratio of transistors of a circuit, and circuit arrangement |
| CN111656688A (zh) * | 2018-01-22 | 2020-09-11 | 南洋理工大学 | 用于设定电路晶体管的宽长比的方法、电路及电路布置 |
| EP3744004A4 (en) * | 2018-01-22 | 2021-10-27 | Zero-Error Systems Pte Ltd | CIRCUIT, METHOD OF SIZING A TRANSISTOR ASPECT RATIO OF A CIRCUIT, AND CIRCUIT LAYOUT |
| US11177807B2 (en) | 2018-01-22 | 2021-11-16 | Zero-Error Systems Pte Ltd | Circuit, method for sizing an aspect ratio of transistors of a circuit, and circuit arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7236001B2 (en) | Redundancy circuits hardened against single event upsets | |
| CN104202037A (zh) | 一种抗单粒子辐射效应的加固锁存器电路 | |
| CN108011628A (zh) | 一种可容忍三节点翻转的锁存器 | |
| WO2018218898A1 (zh) | 一种抗单粒子瞬态时钟树结构 | |
| CN104852722A (zh) | 抗单粒子翻转的自恢复锁存器 | |
| CN105897223A (zh) | 一种抗单粒子翻转的d触发器 | |
| CN103957001A (zh) | 能够抵抗双节点翻转的锁存器 | |
| CN104022773A (zh) | 一种基于dice单元的新型抗seu加固的sr锁存器 | |
| CN105577160A (zh) | 一种基于延时单元的自恢复抗单粒子锁存器结构 | |
| CN102082568B (zh) | 一种抗单粒子瞬态电路 | |
| CN107634751A (zh) | 一种基于多路锁存的抗辐射锁存器电路 | |
| CN104579275A (zh) | 能够抵抗双节点翻转的触发器结构 | |
| CN103077746B (zh) | 一种辐射加固设计的寄存器电路 | |
| CN104506168A (zh) | 一种抗辐照超高速触发电路及航天超高速触发器 | |
| CN110572146A (zh) | 一种容忍任意三节点翻转并过滤瞬态脉冲的锁存器 | |
| CN204334529U (zh) | 能够抵抗双节点翻转的触发器结构 | |
| CN108199698A (zh) | 一种双时钟抗单粒子锁存器 | |
| CN204993301U (zh) | 能够抵抗双节点翻转的时域加固锁存器 | |
| WO2016154825A1 (zh) | 基于dice结构的静态随机访问存储器的存储单元 | |
| CN111162772B (zh) | 一种高性能低开销的三点翻转自恢复锁存器 | |
| CN204258775U (zh) | 基于三输入保护门的抗辐射锁存器 | |
| CN204272058U (zh) | 能够抵抗单粒子效应和双节点翻转的时域加固触发器 | |
| CN204068926U (zh) | 应用四输入保护门的抗辐射锁存器 | |
| CN204068927U (zh) | 基于保护门的时域加固锁存器 | |
| CN105071796A (zh) | 能够抵抗双节点翻转的时域加固锁存器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150429 |