CN104578027A

CN104578027A - 高压可承受电源钳位

Info

Publication number: CN104578027A
Application number: CN201410458831.3A
Authority: CN
Inventors: S·帕萨萨拉希; J·A·塞尔瑟多
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2013-09-11
Filing date: 2014-09-10
Publication date: 2015-04-29
Anticipated expiration: 2034-09-10
Also published as: US20150070806A1; CN104578027B; US9293912B2

Abstract

本发明涉及高压可承受电源钳位。与瞬态电事件相关的，用于主动检测、定时与保护的装置与方法被公开。检测电路生成响应瞬态电应力的检测信号。集成电路的第一与第二驱动器电路，每个驱动器具有一个或多个双极结型晶体管，基于检测信号激活并且生成激活信号。第一与第二驱动器电路的一个或多个双极结型晶体管被配置基本上横向地穿过各自基极区传导电流。具有上部放电元件与下部放电元件的放电电路接收激活信号并且激活以减弱瞬态电事件。

Description

高压可承受电源钳位

技术领域

本发明的实施例涉及电子系统，更具体地说，涉及瞬态电事件保护电路。

背景技术

某些电子系统可能被暴露于瞬态电事件，或持续时间短的、具有快速变化的电压和高功率的电信号。瞬态电事件可包括，例如，朝电子系统的、从一个物体或人的突然释放电荷所产生的静电放电(ESD)事件。

由于过电压条件与集成电路(ICs)相对小的区域内的高功耗，瞬态电事件能够破坏集成电路(ICs)。瞬态电事件可以提高集成电路的温度，并且可导致许多问题，如栅极氧化物击穿、结损伤、金属损害、和表面电荷累积。瞬态电事件在多种应用中将成为问题，包括，例如，在高性能的射频(RF)电路应用中。因此，有必要对电子系统中的集成电路提供免受瞬态电事件的保护。

发明内容

本系统、方法、和本发明的设备各自具有若干方面，其中没有单一的方面是单独地负责其期望的特质。在不限制如下面的权利要求所描述的本发明范围，一些特征现将被简要地讨论。在考虑这一论述后，尤其是在阅读标题为“具体实施方式”之后，人们将理解本发明的特征是如何提供优势，包括提高集成电路对瞬态电事件的保护，例如，但不限于，静电放电。

在一个实施例中，公开了一种装置。该装置包括被配置至少基于在第一节点的瞬态电应力事件，生成检测信号的检测电路。该装置还包括集成电路的第一和第二驱动器电路。第一和第二驱动器电路被配置成接收检测信号。第一和第二驱动器电路各自包括一个或多个，被配置为至少基于检测信号以激活的双极结型晶体管。至少当各自的驱动器电路的一个或多个双极结型晶体管被激活时，第一和第二驱动器电路被配置生成激活信号。第一和第二驱动器电路的一个或多个双极结型晶体管被配置为基本上横向地穿过各自的基极区传导电流。该装置还包括被配置为接收第一和第二驱动器电路的激活信号的放电电路。放电电路包括被配置为至少基于第一驱动器电路的激活信号以激活的第一场效应晶体管。放电电路还包括与第一场效应晶体管串联的第二场效应晶体管。第二场效应晶体管被配置为至少基于第二驱动器电路的激活信号以激活。当被激活处于导通状态时，第一场效应晶体管和第二场效应晶体管被配置为在第一节点和第二节点之间传导瞬态电应力事件的电流。

在另一个实施例中，一种提供瞬态电保护的电实现的方法被公开。该方法包括生成响应在第一节点瞬态电应力事件的检测信号。该方法还包括分别使用第一和第二驱动器电路，至少基于检测信号，生成第一和第二激活信号，集成电路的第一和第二驱动器电路各自包括一个或多个，被配置为至少基于检测信号以激活的双极结型晶体管，其中，至少当相应的驱动器电路的一个或多个双极结型晶体管被激活处于导通状态时，第一和第二驱动器电路被配置成分别生成第一激活信号和第二激活信号，其中，第一和第二驱动器电路的一个或多个双极结型晶体管被配置为基本上横向地穿过各自的基极区传导电流。该方法还包括放电瞬态电应力事件。放电包括至少基于第一激活信号，激活第一场效应晶体管，和至少基于第二激活信号，激活第二场效应晶体管。第一和第二场效应晶体管被串联。放电还包括至少基于第一和第二场效应晶体管的激活，穿过互连第一节点与第二节点的放电通道传导瞬态电应力事件的电流。

在另一个实施例中，一种提供瞬态电保护的装置被公开。该装置包括用于生成与第一节点的瞬态电应力事件对应的检测信号的装置。该装置还包括集成电路。集成电路包括至少基于检测信号，用于生成第一激活信号的装置。第一激活信号发生装置包括至少基于检测信号被配置为以激活的一个或多个双极结型晶体管。第一激活信号发生装置被配置为至少当第一激活信号发生装置的一个或多个双极结型晶体管被激活处于导通状态时，生成第一激活信号。第一激活信号发生装置的一个或多个双极结型晶体管被配置为基本上横向地穿过各自的基极区传导电流。集成电路还包括至少基于检测信号，用于生成的第二激活信号的装置。第二激活信号发生装置包括至少基于检测信号，被配置激活的一个或多个双极结型晶体管。第二激活信号发生装置被配置成至少当第二激活信号发生装置的一个或多个双极结型晶体管被激活时，生成第二激活信号。第二激活信号发生装置的一个或多个双极结型晶体管被配置为基本上横向地穿过各自的基极区传导电流。集成电路还包括用于放电瞬态电应力的装置，至少基于第一激活信号用于激活第一场效应晶体管，至少基于第二激活信号用于激活与第一场效应晶体管串联的第二场效应晶体管，和至少基于第一和第二场效应晶体管的激活，穿过互连第一节点与第二节点的放电通道用于传送瞬态电应力事件的电流的装置。

附图说明

这些图(不按比例)和本文中相关的描述被提供以说明本发明的具体实施例，并不旨在进行限制。

图1是电子系统的示意性框图，根据一些实施例，它可以包括一个或多个电子保护电路。

图2是示出了图1中电子保护电路的实施例的示意性框图。

图3是示出了检测级的示例实施例中图2的电子保护电路的示意图。

图4是示出了图2的保护系统的驱动器级的实施例的电路图。

图5是示出了图2中的保护系统的驱动器级的另一个实施例的电路图。

图6A和6B是示出了可以被包括在图2的上部和下部驱动器电路的双极结型晶体管的实施例的横截面的示意图。

图7是示出了放电级和偏压/过电压保护电路的示例实施例的图2中的电子保护电路的示意图。

图8是瞬态电事件与电子保护电路的示例的SPICE仿真的一组曲线图。

图9是显示电子保护电路的示例的直流特性的SPICE仿真的一组曲线图900。

图10是显示电子保护电路的示例的直流特性的SPICE仿真的一组曲线图1000。

图11是显示电子保护电路的两个例子的直流特性的SPICE仿真的曲线图1100。

图12是电子保护电路的示例的瞬时斜升特性的SPICE仿真的一组曲线图1200。

图13是瞬态电事件和电子保护电路的示例的SPICE仿真的一组曲线图1300。

图14是提供瞬态电保护的方法的流程图。

图15是放电瞬态电应力事件的子流程的流程图。

具体实施方式

某些实施例的下列详细描述呈现了本发明的具体实施例的各种描述。然而，本发明可以以权利要求书所定义与涵盖的多种不同方式予以体现。在此描述中，参考附图，其中类似的附图标记表示相同或功能相似的元件。

瞬态电压力事件(“瞬态电事件”)—包括瞬态过压、过流、静电放电等类似事件—能够损坏或破坏电子设备。例如，集成电路可以包括一个或多个垫片、销、端口和类似的电气连接(这里统称称为“销”)，可以提供集成电路的内部核心电路和/或外部的电路或设备之间的电气连接(例如，印刷电路板、电源和基准电压)。因此，这些连接可能被暴露于瞬态电事件并且在集成电路内，为瞬态电事件提供电通道。作为一个结果，集成电路和/或核心电路容易受到瞬态电事件的损害。

这种核心电路的可靠性可以通过为集成电路的衬垫提供衬垫保护电路得到改善。本文中的这种衬垫保护电路也可以一般被称为“电子保护电路”(或简称为“保护电路”或“钳”)。衬垫保护电路可以维持一个或多个衬垫在预先确定的安全范围内的电压电平。例如，当瞬态电事件被检测时，衬垫的保护电路可以被配置为从提供相对低的漏电流的相对高的阻抗状态转变到相对低的阻抗状态的转变。在运行中，垫保护电路可以被配置成切换到响应检测瞬时电事件的持续时间的低阻状态。衬垫保护电路将至少在一段时间被称为“应力时间”内保持低阻状态—例如，电压力事件能够对核心电路破坏或有害的时间。

一些电子设备，如移动应用，现在包括使用工作在5V的电源域的向后兼容接口。另外或者替代地，一些电子设备由，例如，亚65纳米互补金属氧化物半导体(CMOS)集成电路构成，集成电路具有工作在3.3伏特(V)过载特性的核心电路。这样的电子设备可以提供高性能的数据通信，如高清晰度多媒体接口(HDMI)2.0(例如，提供每秒约6G比特(GBPS)的数据传输速率)和/或移动高清链路(MHL)。在一个方面中，这些接口可以提供，例如，高清晰度(HD)的媒体，例如视频、音频或数据，同时任选地同时进行充电的连接的设备。在运行中，这些连接，如所述的，可能被暴露于或造成瞬态电事件，这可以对集成电路与它的核心电路的稳定性与鲁棒性产生负面影响。

一些电子保护电路被配置为在高于电路工作电压的瞬态电压激活，但是在这一过程中，低于敏感核心电路或设置的击穿电压。这个保护机制不适合于某些集成电路。例如，提供高性能的混合信号的功能的集成电路可以使核心电路在接近或就在晶体管的击穿电压(例如，BV_CEO)工作。在这种情况下，使用结击穿触发装置的电子保护电路可以被配置为在约10％到20％高于电源电压的电压触发以避免在正常工作期间的触发。但依靠直接结击穿，保护可能在核心电路击穿后被触发，这样破坏了电子保护电路的效用并且导致故障。这种故障可能会影响产品的发布、推迟上市时间，或导致低于目标ESD评级的产品发布。

因此，有必要为亚65纳米集成电路工艺与/或工作在约3.3V与/或5V电源域的集成电路提供保护电路。不依赖于直接的结击穿以提供电压钳位且能够检测瞬态电事件也需要保护电路。此外，存在需要改进的主动控制的保护电路，其可以被配置为在宽范围的条件下(例如直流(DC)的工作点、温度、装置/工艺变化以及对类似的工作特性)以受控与持久的方式提供瞬态电事件的保护，针对错误激活具有增强的稳定性和健壮性。此外，还有需要保护电路，其具有相对快的激活时间、相对低的静态功耗、以及为低成本而相对较小的区域，例如，高速通信和功率应用。

本文所描述的实施例的方面涉及用于保护核心电路免受瞬态电事件的保护电路。在一个方面中，驱动器级与放电级被级联以保护核心电路免受瞬态电事件。例如，驱动器级可以包括：用于控制放电级的第一MOSFET的第一双极结型晶体管(BJT)的驱动器。此外，该驱动器级可以包括用于控制放电级的第二MOSFET第二双极结型晶体管的驱动器。在运行中，驱动器级可以接收指示瞬态电事件的检测信号，放大的检测信号的电流，并生成激活信号以激活放电级进入低阻抗状态。

在实施例中的一个方面，级联的驱动级和放电级可以减轻双极结型晶体管器件的一些局限性，这些器件在CMOS技术中是可得的。例如，一个具体实施例中，驱动器级和放电级可以使用CMOS工艺实现，如亚65纳米CMOS。例如，驱动器级的双极结型晶体管器件可以使用亚65纳米CMOS工艺的特征定义构成。双极结型晶体管器件可被布置在亚65纳米CMOS工艺的折叠达林顿结构中以提供电流放大(例如，β倍增)。组合达林顿结构与放电级可以在应力上有效地用以激活放电级。

在一个具体实施例中，保护电路包括用于为放电电路的节点提供参考电压的偏置或过电压保护电路。参考电压可以有效地调节放电级的节点电压，并且防止一个或更多的MOSFET器件在正常操作期间进入过压状态。在另一具体实例中，保护电路包括电压参考电路，当驱动级被激活时，在放电级的栅极提供参考电压。该参考电压可以有助于延伸驱动器级保持激活的持续时间并且保护核心电路免受长时间过压条件。

电子系统易受瞬态电事件

图1是电子系统100的示意性框图，根据一些实施例，它可以包括一个或多个垫或电子保护电路。被示出的电子系统100包括集成电路102，其包括销或垫104、106、保护电路108和核心电路110。核心电路110可以包括端口112。集成电路102还包括第一节点N₁和第二节点N₂，其可以可操作地耦合到104、106中的一个或多个，保护电路108、核心电路110、或未示出的附加的模块。虽然垫104、106、保护电路108和核心电路110被示出为各自被耦合到至少第一或第二结点N₁、N₂之一，在某些实施例中，不是所有示出的连接都是必需的。

在一个实施例中，集成电路102可以对应于由CMOS工艺制造的集成电路。例如，该集成电路可以通过完整的CMOS工艺来制造(与此相反，例如，通过BiCMOS工艺)。如与图6A和6B的相关下列更详细描述，电子保护电路108的某些双极结型晶体管器件可以使用CMOS工艺定义来构成。

集成电路102的垫104、106可以被耦合到核心电路110，并且可以，例如，被用于数据通信、控制信令、电源、偏压，配置和/或类似的。此外，每个垫104、106可以是，例如，电源焊垫、接地垫、单向垫、和/或双向垫。例如，垫104可被耦合到电源电压并且垫106可以被耦合到地，从而穿过第一和第二结点N₁、N₂为电路提供电源。

核心电路110，可操作地耦接至第一和第二结点N₁、N₂，可以包括一个或多个多种功能的电路。作为几个非限制性示例，此外，在移动和消费电子产品中，核心电路110可以与操作或支持数据通信(例如，HDMI2.0和/或MHL)有关，同时分别或同时充电或供电被连接的设备。。

核心电路110可以被暴露于瞬态电事件114，如ESD事件，其可以引起锁定或造成损坏。例如，集成电路102的垫104可以接收瞬态电事件114，它可以沿集成电路102的电气连接行进并且通过第一结点N₁到达核心电路110。如果没有足够的保护机制，瞬态电事件114可以产生的过电压条件并且导致核心电路110消耗高功率，这可能会破坏功能，并且潜在地导致核心电路110的永久损坏。

有各种型号的瞬态电事件114。例如，瞬态电事件114可以是ESD事件，ESD事件具有分别用于ESDHBM(人体模型)与CDM(带电设备模型)分类测试在0.01与0.7之间变化的持续时间，。这些ESD事件以在0.2到10纳秒(ns)范围内的电流上升时间为特征。不是所有的上述列出的电气特征是必需的，瞬态电事件可以由非人类的来源引起，这将被本领域技术人员所理解。

为了确保核心电路110的可靠性和安全性，电子保护电路108可以被包括在集成电路102中。电子保护电路108可以被配置为检测在集成电路102的垫接收的瞬态电事件114，并且在瞬态电事件期间，分流与瞬态电事件114相关的电流到集成电路102的其他节点或垫，从而保护了核心电路110，如将在下面进一步详细地描述。

电子保护电路108可以被放置在电源焊垫和接地焊垫间，例如，连接到端口112。另外，在某些实施例中，电子保护电路108可以放置在其他的结构，包括，例如，在电源焊盘和第二电源焊垫间，在电源焊盘和输入焊盘间，在电源焊盘和输出焊盘间，在电源焊盘和双向垫间，在接地垫和输入焊盘间，在接地垫和输出垫间，在接地垫和双向垫间，在输入垫和第二输入焊盘间，在输入垫和输出垫间，在输入垫和双向垫间，在输出垫和第二输出焊盘间，在输入垫和一个双向垫间，和/或双向垫和第二双向垫间。当没有瞬态电事件时，电子保护电路可以保持在高阻抗/低泄漏状态，从而减少了泄漏电流导致的静态功耗到可接受的水平的。

电子保护电路108可以与集成电路102被集成到片上。然而，在其它实施例中，电子保护电路108可以被布置在单独的集成电路。例如，电子保护电路108可以被包括在单独封装的集成电路，或电子保护电路108可以与集成电路102包含或封装在一个共同的封装。在这样的实施例中，一个或多个电子保护电路可以为封装应用上的系统被放置在一个单独的集成电路，在一个共同的封装，或为片上应用系统与集成电路集成到通用半导体衬底。

集成电路102可以被用在，例如，消费电子产品、移动设备、多媒体设备、超高分辨率的应用、高速射频(RF)设备、医疗设备，传输线装置、工业控制设备、电源管理设备、微机电系统(MEMS)传感器、放大器、传感器、或各种其他系统和应用程序。集成电路102可以用在集成电路的管脚被暴露的电子系统中，例如，在产生电场感应放电、用于处理和测试机械传导工具、和/或通过低阻抗连接，用户的直接接触，在制造、储存、有目的使用，和/或无目的使用期间。

示例电子保护电路

图2是示出图1电子保护电路108的一个实施例的示意性框图。图3-7是示出图2中元件的示例实施例的示意图。图中共同的元件分享共同的参考标记，并且在本文中描述的附图之间的差异仅为简洁起见。

所示的保护电路108包括检测级202、驱动级204、放电级206、和偏压或过电压保护电路208(“过电压保护电路”)，各自可操作地连接到第一结点N₁和第二节点N₂。所示的驱动器级204包括上部驱动器210和下部驱动器212。放电级206包括上部放电元件214和下部的放电元件216。虽然检测级202、驱动级204、放电级206，和可选的过电压保护电路208被示出为各自被耦合到至少第一或第二结点N₁、N₂中的一个，在某些实施例中，并非所有的所示出的连接是必要的。此外，在保护电路108中的一些实施例中，偏压或过电压保护电路208可以被省略。

如将在下面详细描述中，保护电路108可以被配置为在正常工作条件下，处于低泄漏/高阻抗的状态中工作(或者“关断状态”)，并且当瞬态电事件出现，处于低阻抗状态(或“导通状态“)。检测到瞬态电事件时，检测级202激活，并且生成持续一定的时间的检测信号I_DETECT。响应检测信号I_DETECT，驱动级204激活并生成第一和第二激活电流I_ON，U、I_ON，L以激活放电级206以损耗瞬态电事件。响应第二激活电流I_ON，放电级206激活并且工作在导通状态，从而分流的电流I_SHUNT，例如，远离图1中核心电路110。另外，抑制放电级206经历过压条件并且在正常工作期间切换到导通状态，过电压保护电路208可以偏压的放电级206。

检测级202可以包括配置为在第一结点N₁和/或第二节点N₂检测瞬态电事件的电路，并生成标识的瞬态电事件是否已被检测到的检测信号I_DETECT。例如，所示的检测级202被可操作地耦合到第一结点N₁和可操作地耦合到第二节点N₂。检测级202感知在第一节点和第二节点呈现的电特性的变化。至少基于这一感知，检测级202被配置为生成检测信号I_DETECT。

被检测到的瞬态电事件可以基于，但不限于，以下：功率、能量、电压、电荷、和变化率的观测。例如，当检测级202在第一节点N₁与或第二节点N₂检测到持续足够时间的快速变化的电压时，检测级202可以被配置以生成检测信号I_DETECT，例如，在约2纳秒到约500纳秒范围时间长度，具有在约10mA/ns到约1A/ns范围内电流变化率的瞬态电信号。在一些实施例中，检测级202被配置在第一个结点N₁和/或第二节点N₂的电压正常变化期间保持失活，包括，例如，与插入带电插座或者连接HDMI连接相关瞬变。检测级202的一个实施例将在下文进行说明，参照图3。

被示出的驱动器级204可以包括被配置为接收检测信号I_DETECT并且生成第一和第二激活信号V_ON，U、V_ON，L的电路。例如，所示的驱动器级204被配置以缓冲和/或放大从检测级202接收的检测信号I_DETECT，，以生成第一和第二激活信号V_ON，U、_VON，L。基于检测信号I_DETECT，第一和第二激活信号V_ON，U、V_ON，L可以激活和/或驱动放电级206进入导通状态。例如，在一些实施例中，检测信号I_DETECT可能不具有足够的大小，或者一些其它方面不足以单独激活的放电级206。因此，驱动器级204可以有助于激活放电级206。在一些实施例中，驱动器级204可以在检测信号I_DETECT已终止后的一段时间内继续生成第一和第二激活信号I_ON，U、I_ON，L。

上部和下部驱动器210和212被配置为分别基于检测信号I_DETECT生成第一和第二激活信号V_ON，U、V_ON，L。上部和下部驱动器210、212各自可以包括n个增益级。增益级的数量n可以在指定范围内被选择，例如，1至10。其他数字可容易地由本领域的普通技术人员来确定。在基于双极结型晶体管的实施例中，增益级的数目可以根据，例如，共射增益、共集增益、共基极增益、电流增益β倍增，和/或双极结型晶体管的截止频率被选择。使用两个或多个增益级可以有助于克服由CMOS工艺实现的单个双极结型晶体管的低电流放大(例如，低电流增益β)。驱动级204的各种实施例将在下面参考图4和图5进行说明。

放电级206可以包括根据第二激活电流_ION，被配置在关断状态(例如，高阻抗/低电流状态)与导通状态(例如，低阻抗/高电流状态)间切换与工作的电路。例如，所示的放电级206包括上部放电元件214和下部放电元件216。上部放电元件214被配置为接收第一激活信号V_ON，U并且当上部驱动器210被激活时，切换到导通状态。下部放电元件216被配置为接收第二激活信号V_ON，L，并且当下部驱动器212被激活时切换到导通状态。当上部放电元件214和下部放电元件216两者都处于接通状态，则放电级处于接通状态，并且第一和第二结点N₁、N₂之间的低阻抗电流通道是打开的，分流来自瞬态电事件的电流I_SHUNT，使之远离图1中的核心电路110。

关断状态的阻抗可以在，例如，约300gigaohms(GΩ)至约600GΩ的范围内，从而减少或最小化正常工作期间保护电路108的功耗。接通状态阻抗可以在，例如，约1Ω至约5Ω的范围内，从而降低应力条件下图1的核心电路110的功耗。接通状态的分流电流I_SHUNT可以在，例如，在约600毫安(mA)至约3安培(A)的范围内，从而有助于保护的集成电路免受瞬态电事件。本领域内的技术人员很容易理解导通状态的分流电流I_SHUNT可以依赖瞬态电事件的大小而变化。放电级206中的电路可以被配置为在由第一与第二激活信号V_ON，U，V_ON，L所确定的持续时间内保持导通状态，如上面所指出的，并且其后放电级206可以返回到关断状态。放电级206的一个示例实施例将结合图7进行描述。

在一些实施例中，保护电路108的电导能够在短时间内，由多个数量级变化，这是理想的。因此，放电级206在相对较短的时间内在导通状态和关断状态之间转换是理想的。例如约0.1皮秒(ps)与约100ps之间，并且在小于与过压条件相关的电压，内部器件的结击穿或损坏的集成电路。虽然检测信号I_DETECT和第一和第二激活信号V_ON，U、V_ON，L被示出为具有特定的极性，在替代实施例中，每个电流的极性可以翻转。此外，检测信号I_DETECT被示为电流信号，并且第一和第二激活信号V_ON，U、V_ON，L被示出为电压信号，尽管在某些实施例中由每个信号携带的信息可以通过其他适用的电气特性来表示。

过电压保护电路208可以包括配置成抑制放电级进入过压条件的电路。例如，示出的过电压保护电路208提供的基准电压V_R给放电级。特别是，放电级206的节点可以根据运行条件(如直流偏压或温度)变化或随时间变化。基准电压V_R能增加节点的稳定性，并且防止节点创建过压条件，例如，在上部的放电元件214和/或下放电元件216。附加地或替代地，在正常工作期间，过压保护电路208可以抑制放电级206的激活。参照图7，过压保护电路208的实施例的实例将在下面更详细地描述。

图3是示出图2中检测级一个示例实施例的电子保护电路108的示意图。所示的检测级202包括可变电容(“varcap”)302、和电阻器306。varcap302包括电耦合到第一结点N₁的第一端子与电耦合到电容器304的第一端子的第二端子。电容器304还包括电耦合到第三节点N₃的第二端子。电阻器306包括电耦合到第三节点N₃的第一端子与电耦合到第二节点N₂的第二端子。第三节点N₃可以被电耦合到驱动级204并且可以被配置为传送检测信号I_DETECT。检测信号I_DETECT可以被提供给一个或多个上部驱动器210或下部驱动器212。

第一节点N₁可以开始于大致恒定的供电电压(例如，V_DD)和第二节点N₂可以开始于接地电压。示出的检测级202可以被配置为生成响应具有特定的电压变化率的瞬时电事件的检测信号I_DETECT。由varcap302和电容器304注入的电流I_C可以近似与d(V₁-V₃)/d_t的变化率成比例，其中V₁是在第一结点N₁的电压和V₃是在第三节点N₃的电压。因此，在大约直流工作条件下，电流I_C可以基本上为零，穿过电阻器306的电流I_R可以基本上为零，在第三节点N₃电压V₃可以基本上被下拉到第二节点N₂的电压V₂。

由于瞬态电事件，当第一结点N₁经历至少足够长时间的特定大小的电压变化率时，通过电容器304的电流I_C与通过电阻器306电流I_R可以增加，同时提高电压V₃并且由此提供瞬态电事件已被检测到的标识。如在下面更详细描述的，增加的电压V₃可生成检测信号I_DETECT。此外，随着电压V₃在节点N₃的增加，从电容器304的I_C电流减少，并且节点N₃电压V₃返回到节点N₂的电压V₂。因此，瞬态电事件后，检测信号I_DETECT可以终止。

在一个实施例中，varcap302和电容器304的组合电容可以各自在约1.5皮法(pF)到约10pF的范围内被选择，电阻器306的电阻可以为在约20千欧(kΩ)至约200kΩ的范围被选择。在实施例中，varcap302和电容器各自选择为具有约4.6pF的电容，并且电阻器306被选择为具有约100kΩ电阻。电阻器306的电阻可以被选择为使得varcap302与电容器304充电所花费的时间可基本上由varcap302与电容器310的电容以及检测信号I_DETECT的大小决定，而节点N₃的偏置约等于第二节点N₂在稳态直流条件下的电压。其他适用的电容和电阻可通过本领域的普通技术人员可以容易地确定。

在某些情况下，降低检测级202的电阻和电容可以有益于降低成本和芯片面积。然而，与varcap302、电容器304与电阻器306相关联的时间常数的减小，可以减少检测信号I_DETECT的持续时间。在一些实施例中，检测级202可以被配置以生成少于瞬态电事件的持续时间的持续时间的检测信号I_DETECT。例如，在检测到的瞬态的电事件并且产生检测信号I_DETECT后，检测级202可以在瞬态电事件完成之前，同时瞬态电事件仍然潜在地对核心电路110(例如，在应力的时间)有破坏性或有害，终止或停止瞬态电事件。但应该理解，检测信号I_DETECT已终止或停止时，例如，I_DETECT不再具有足够用于主动维持驱动级204处于激活状态的大小。检测级202的减少的激活时间可以由驱动器级204进行补偿，结合图5更详细地描述。

作为另一个例子，瞬时电事件可以对应于具有基本上大于检测级202设计涵盖的应力时间的持续时间的过应力条件。有些瞬时电事件可以以快速变化的上升沿为特征(从而提高V₃)，接着是一段相对比较缓慢的衰减(从而降低V₃)。这种缓慢的衰减可以被检测级202看作是近似直流。因此，检测级202可以终止检测信号I_DETECT，如果瞬态电事件缓慢衰减，则它具有潜在破坏性。如上所述，检测级202减少了的激活时间可以通过驱动器级204予以补偿，结合图5更详细地描述。

在一些实施例中，检测级202可经配置以产生预定时间周期的检测信号I_DETECT。例如，预定的时间周期可以是小于瞬态电学事件的典型应力时间，例如，约25纳秒至约100纳秒间的时间范围内。对于另一个例子，预定的时间周期约等于或大于瞬态电事件的典型应力时间，例如，约100纳秒至1000纳秒间的时间范围内。

图4是示出了图2中保护电路108的驱动器级204a的一个实施例的电路图。示出的驱动器级204a包括上部驱动器210a和下部驱动器212a。下部驱动器212a可以包括一个或多个晶体管，诸如NPN型双极结型晶体管406、408、410、412和一个或多个负载，例如电阻器414、416、418、420。上部驱动器210a可以包括一个或多个晶体管，如NPN双极结型晶体管422、424、426、和一个或多个负载，例如电阻器428、430、432。

图示的驱动级204a具有折叠达林顿(folded Darlington)结构。例如，在所示的实施例中，下部驱动器212a被配置为接收检测信号I_DETECT作为输入并且生成第二激活号V_ON，L作为输出，其中，双极结型晶体管406、408、410、412可以提供放大。上部驱动器210a被配置为接收第二激活信号V_ON，L作为输入并且生成第一激活信号V_ON，U作为输出，其中，所述双极结型晶体管422、424、426可以提供放大。

例如，图示的下部驱动器212a的每一个NPN双极结型晶体管406、408、410、412具有基极、集电极和发射极。NPN型双极结型晶体管406的基极被配置成在驱动级204a的一个输入端接收检测信号I_DETECT。每个NPN型双极结型晶体管406、408、410、412的集电极被可操作地耦合到第一节点N₁。NPN型双极结型晶体管406的发射级被可操作地耦合到电阻器414的第一端子并且NPN型双极结型晶体管408的基极和电阻器414的第二端子被可操作地耦合到第二结点N₂。NPN型双极结型晶体管408的发射级被可操作地耦合到电阻器416的第一端子和NPN型双极结型晶体管410的基极和电阻器416的第二端子被可操作地耦合到第二结点N2。NPN型双极结型晶体管410的发射级被可操作地耦合到电阻器418的第一端子和NPN型双极结型晶体管412的基极，和电阻器418的第二端子被可操作地耦合到第二结点N₂。NPN型双极结型晶体管412的发射级在下部驱动器212a的输出节点N_O，L被可操作地耦合到电阻器420的第一端子以提供第二激活信号V_ON， _L。电阻器420具有可操作地耦合到第二结点N₂的第二端子。

此外，图示的上部驱动器210a的每一个NPN双极结型晶体管422、424、426具有基极、集电极和发射极。NPN型双极结型晶体管422的基极被可操作地耦合到输出节点的V_ON，L以接收的第二激活信号V_ON，L作为上部驱动器210a的输入。每个NPN型双极结型晶体管422、424的集电极被可操作地耦合到第一结点N₁。NPN型双极结型晶体管422的发射级被可操作地耦合到电阻器428的第一端子与NPN型双极结型晶体管424的基极，并且电阻器428的第二端子被可操作地耦合到第二结点N₂。NPN型双极结型晶体管424的发射级被可操作地耦合到电阻器430的第一端子和NPN型双极结型晶体管426的基极，并且电阻器430的第二端子被可操作地耦合到第二结点N₂。NPN型双极结型晶体管426的集电极在上部驱动器210a的输出节点N_O，U被可操作地耦合到电阻器432的第一端子以提供第一激活信号V_ON，U。电阻器432具有可操作地耦合到第一结点N₁的第二端子。NPN型双极结型晶体管426的发射级被可操作地耦合到第二结点N₂。

在工作中，检测信号I_DETECT正向偏置NPN型双极结型晶体管406的基极—发射极结，并激活它处于导通状态(例如，在正向激活或饱和模式下工作)。在导通状态下，NPN型双极结型晶体管406被配置为穿过其集电极和发射极传导电流以正向偏置NPN型双极结型晶体管408。因此，NPN型双极结型晶体管408，反过来，激活处于导通状态。在导通状态下，NPN型双极结型晶体管408被配置成穿过其集电极和发射极传导电流以正向偏置的NPN型双极结型晶体管410的基极—发射极结。因此，NPN型双极结型晶体管410，反过来，激活处于导通状态。在导通状态下，NPN型双极结型晶体管410被配置成穿过其集电极和发射极传导电流以正向偏置的NPN型双极结型晶体管412的基极—发射极结。因此，NPN型双极结型晶体管412，反过来，激活至导通状态。在导通状态下，NPN型双极结型晶体管412被配置成穿过其集电极和发射极传导。至少NPN型双极结型晶体管412的发射极电流的一部分流过电阻器420和拉高的第二激活信号V_ON，L，信号激活。当NPN型双极结型晶体管412是在关断状态时，电阻器420拉低第二激活信号V_ON，L低到第一结点N₁的近似电压，信号失活。

当被拉高，第二激活信号V_ON，L正向偏置的NPN型双极结型晶体管422的基极—发射极结，并激活它处于导通状态。在导通状态下，NPN型双极结型晶体管422被配置为穿过其集电极和发射极传导电流以正向偏置的NPN型双极结型晶体管424的基极—发射极结。因此，NPN双极结型晶体管424激活处于导通状态。在导通状态下，NPN型双极结型晶体管424被配置为穿过其集电极和发射极传导电流以正向偏置的NPN型双极结型晶体管426的基极—发射极结。因此，NPN双极结型晶体管426激活处于导通状态。在导通状态下，NPN型双极结型晶体管426被配置为穿过其集电极和发射极传导电流。至少NPN型双极结型晶体管426的发射极电流的一部分流过电阻器432和拉低第一激活信号V_ON，U，信号激活。当NPN型双极结型晶体管426处于关断状态时，电阻432拉高的第一激活信号V_ON，U到第一结点N₁的近似电压，信号失活。

电阻器414、416、418、420、428、430、432可以被配置为减少上部与下部驱动器210a、212a的站泄漏。另外地或替代地，电阻器414、416、418、420、428、430、432可以被配置以增加上部和下部驱动器210a、212a的电流放大。例如，在一个实施例中，电阻器414可以具有从约20kΩ到约200kΩ电阻，并且416、418、420、428、430、432可以具有从约1kΩ到约50kΩ的电阻。在一个具体实施例中，电阻器414可具有约100kΩ并且电阻器416、418、420、428、430、432可以具有约34kΩ的电阻。

NPN型双极结型晶体管406、408、410、412、422、424、426可以改变大小以有效地响应检测信号I_DETECT—例如，关于响应时间与可靠性，和与应用预期的瞬态电事件相关的类似特征。在一个实施例中，NPN双极结型晶体管406、408、410、412、422、424、426每个具有被在约50平方微米(μm²)到500μm²范围选择的全部发射极面积。例如，每一个NPN双极结型晶体管406、408、410、412、422、424、426可以具有三个带组成的发射极，每个带的宽度为约10微米(μm)与长度约10μm。其他适用的发射极面积可以由本领域的普通技术人员可以容易地确定。

图5是示出图2中的保护电路的驱动级204b的另一个实施例的电路图。图4与图5中的公共元件分享公共的参考标记，并且本文这些图之间的唯一差异被描述为了简洁起见。

图示的驱动级204b包括上部驱动器210b和下部驱动器212b。下部驱动器212b可以包括一个或多个晶体管，诸如NPN型双极结型晶体管406、408、410、412；一个或更多的电阻，如电阻414、416、418、420；与下部参考电压电路502。下部参考电压电路502包括一个或多个二极管连接的晶体管(例如，耦合栅极和漏极)，例如场效应晶体管504、506和电容器508。上部驱动器210b可以包括一个或多个晶体管，诸如一个NPN双极结型晶体管510和PNP双极结型晶体管512、514；一个或多个的电阻，如电阻516、518、520；和上部参考电压电路522。上部参考电压电路522包括一个或多个二极管连接的晶体管，例如场效应晶体管526、528，和电容器524。应当理解的是，在驱动级204b的一些实施例中，下部参考电压电路502和/或上部参考电压电路522可以被省略。

如图所示，驱动器级204b中可以有一个并行驱动结构。例如，图示的下部驱动器212B被配置为接收检测信号I_DETECT作为来自第一输入通道的输入，并产生第二激活信号V_ON，L作为输出。各自地，图示的上部驱动器210B被配置成接收检测信号I_DETECT作为来自第二输入通道的输入，并产生第一激活信号V_ON，U作为输出。

例如，NPN型双极结型晶体管406、408、410、412和下部驱动器212a的电阻器414、416、418、4200被配置成与图4下部驱动器212a相似方式。另外，下部参考电压电路502可以被操作地耦合到输出节点N_O，L并且在第一和第二结点N₁、N₂之间。例如，所示的下部参考电压电路502包括一个或多个与下部参考电压电路502的一个端连接的串联的二极管连接的晶体管504和506，可操作地耦合到输出节点N_O，L与下部参考电压电路502的第二端，可操作地耦合到第二结点N₂。图示的下部参考电压电路502还包括第一端可操作地耦合到第一节点N₁、第二端可操作地耦合到输出节点N_O，L的电容器508.

参照图示的上部驱动器210b，NPN双极结型晶体管510和PNP双极结型晶体管512，514各具有基极、集电极和发射极。NPN型双极结型晶体管的基极被配置成接收检测信号I_DETECT。NPN双极结型晶体管510的集电极被可操作地耦合到电阻器516的第一端子与PNP双极结型晶体管512的基极，并且电阻器516的第二端子被可操作地耦合到第一结点N₁。NPN双极结型晶体管510的发射级被可操作地耦合到第二结点N₂。PNP双极结型晶体管512的发射极被可操作地耦合到电阻器518的第一端子和PNP双极结型晶体管514的基极。电阻器518具有可操作地耦合到第一结点N₁的第二端子。PNP双极结型晶体管512的集电极被可操作地耦合到第二结点N₂。PNP双极结型晶体管514的发射极在输出节点N_O，U被可操作地耦合到电阻器520的第一端子以提供第一激活信号V_ON，U。电阻器520具有可操作地耦合到第一结点N₁的第二端子。PNP双极结型晶体管514的集电极被可操作地耦合到第二结点N₂。

此外，上部参考电压电路522可以被可操作地耦合到输出节点N_O，U并且在第一与第二结点N₁、N₂之间。例如，示出的上部参考电压电路522包括一个或多个串联的二极管连接晶体管526、528，一个端串联可操作地耦合到输出节点N_O，U，并且第二端串联可操作地耦合到第二节点N₂。示出的上部参考电压电路522也包括第一端子可操作地耦合到输出节点N_O，L并且第二端子可操作地耦合到第二节点N₂电容器524。

在工作中，检测信号I_DETECT，当设置高时，可以正向偏置下部驱动器212b中每个NPN型双极结型晶体管406、408、410、412的基极—发射极结并且拉起的第二激活信号V_ON，L，以参照图4的下部驱动器212a工作时所描述相似方式。检测信号I_DETECT，当设置为高时，可以另外正向偏压的上部驱动器210b的NPN型双极结型晶体管510的基极—发射极结，并且可以在激活使之处于导通状态。在导通状态下，NPN型双极结型晶体管510被配置穿过其集电极和发射极的传导电流并且正向偏置的上部驱动器210b的PNP双极结型晶体管512的基极—发射极结。因此，PNP双极结型晶体管512激活处于导通状态。在导通状态，PNP双极结型晶体管512被配置为穿过其集电极和发射极传导电流并且正向偏置的PNP双极结型晶体管的514的基极—发射极结。至少一部分PNP双极结型晶体管514的发射极电流流经电阻器520并且拉低第一激活信号V_ON，U，信号激活。当PNP双极结型晶体管514处于关断状态时，电阻器432拉高第一激活信号V_ON，U近似地低于第一结点N₁的电压。

此外，上部和下部参考电压电路522、502可以在输出节点N_O，U、N_O，L提供参考电压。例如，一个或多个下部驱动器212b的二极管连接的晶体管504、506可以被配置成当NPN双极结型晶体管406、408、410、412激活处于导通状态并且拉高V_ON，L时，激活。因此，每个一个或多个二极管连接的晶体管504和506在被激活时可以提供约一个二极管压降(例如，从约0.7V至约1.25V)。因此，下部参考电压电路522抑制第二激活信号V_ON， _U提高超过预先确定的电压电平—即，在所示的实施例中，当它的电压超过第二节点N₂两个二极管压降时，第二激活信号V_ON，U被钳位。此外，上部驱动器210b的一个或多个二极管连接的晶体管526、528可以被配置在NPN型双极结型晶体管510与上部驱动器210b的PNP双极结型晶体管512、514激活处于导通状态时并且拉低V_ON，U时激活。因此，每个一个或多个二极管连接的晶体管526、528可以从第二节点N₂提供约一个二极管压降，由此钳为第一激活信号V_ON，U。

在一个方面，上部参考电压电路522中的一个或多个二极管连接的晶体管有助于增加保护电路108保持激活的时间，从而提供对一些过压情况的保护，如长时瞬态电事件。例如，长时瞬态电事件可能迅速增加(激活保护电路108)，其后跟随着扩展的峰值时间。在峰值时间内，如果瞬态电事件的电压基本上不随时间改变，检测级202可以感知该活动为稳定的状态条件和减弱或终止检测信号I_DETECT而瞬态电事件仍是潜在的破坏性。例如，转向图3中的时刻，如果持续长时间的峰值时间，第一结点N₁的电压的变化率是小的，电阻306上的电压可以下降并且检测信号I_DETECT可以衰减。返回到图5所示，当检测信号I_DETECT减弱，输出节点N_O，U的电压V_ON，U将开始被拉到第一节点N₁的电压。在特定情况下，PNP双极结型晶体管512、514可以具有比NPN双极结型晶体管406、408、410、412、510较低的电流增益β，从而在比较强的检测信号I_DETECT可以失活。然而，如果上部参考电压电路522被包括在内，上部参考电压电路522将通过钳位第一激活信号V_ON， _U在约两个二极管压降从第二节点N₂一段时间来抑制第一激活信号V_ON，U被拉至N₁的电压。最后，电流通过二极管连接的晶体管526、528应该减弱到晶体管526、528失活并且第一激活信号V_ON，U被一直拉到第二节点N₂。至少在这种方式中，上部参考电压电路522被配置为增加第一激活信号V_ON， _U的持续时间并且使上部放电元件214将保持激活状态的持续时间。此外，上部参考电压电路522采用CMOS寄生双极结型晶体管器件可以有助于实现具有相对低的电流增益β的驱动级204(更详细地与图6A和6B描述如下)。

在一个方面中，下部参考电压电路502可以抑制第二激活信号V_ON，U被升高超过电压电平。例如，如上所述，下部参考电压电路502被配置成抑制第二激活信号V_ON，U被升高至超过第二节点N₂约一个或多个二极管连接晶体管504、506的二极管压降。在一些实施例中，第二激活信号V_ON，L被提供到放电级206的晶体管的栅极(例如，NMOS716下面结合图7所描述)。因此，下部参考电压电路502通过在激活期间保持较低的栅极电压，可以有助于在降低耦合到第二激活信号V_ON，U的放电级206的通态电阻。

此外，上部参考电压电路522的电容器524可以向输出节点N_O，U提供额外的电荷以增加第一激活信号V_ON，U的持续时间，相对于激活信号已生成且没有包括电容器524。例如，在激活过程中，电容器524被配置成贮存电荷，当第一激活信号V_ON，U被拉低并且被配置以释放所贮存的电荷因为双极结型晶体管510、512、514截止并且第一激活信号V_ON，U被拉回至第一节点N₁，从而增加了第一激活信号V_ON，U的持续时间。同样地，下部参考电路502的电容器508可向节点N_O，L以提供额外的电荷以增加第二激活信号V_ON，L，相对于激活信号已生成且电容器508未被包括在内。

电阻器516、518、520可以被配置为减少上部驱动器210a的站泄漏。另外地或替代地，电阻器516、518、520可以被配置以增加上部驱动器210b的放大。例如，在一个实施例中，电阻器516、518、520可以具有从约1kΩ到约50kΩ的电阻。

电容器508、524可以配置为提供具有有效响应时间与持续时间的激活信号V_ON,U、V_ON,L。例如，在一个实施例中，电容器508、524可以具有从约100fF至约5pF的电容。

NPN型双极结型晶体管510可以改变大小以有效地响应检测信号I_DETECT—例如，相对应用的预期瞬态电事件，基于响应时间、导通时间与可靠性方面的考虑。在一个实施例中，NPN双极结型晶体管510可以具有被从约50μm2到约200μm2范围中选择的总发射极面积。例如，NPN型双极结型晶体管510可以具有两个带组成，每个带宽度约为10μm长度约为10μm。其他适用的发射极面积可以由本领域的普通技术人员可以容易地确定。

PNP双极结型晶体管512、514可以改变大小以有效地响应检测信号I_DETECT—例如，相对于应用的预期瞬态电事件基于诸如响应时间、导通时间、以及可靠性方面的考虑。在一个实施例中，PNP双极结型晶体管512、514可以分别具有从约50μm²到约500μm²范围中选择的总发射极面积。例如，在一个具体的实施例中，PNP双极结型晶体管512、514各具有选择为300μm²总发射极面积。例如，PNP双极结型晶体管512、514各自可以具有由3带组成的发射极，其宽度为约10μm且长度约10μm。其他适用的发射区域可以由本领域的普通技术人员可以容易地确定。

二极管连接的场效应晶体管504、506、526、528可以改变大小以提供参考电压用于有效地维持激活信号V_ON，U，V_ON，L。在一个实施例中，二极管连接的场效应晶体管504、506、526、528分别选择为具有约50到500之间的长度且在约1微米到约10微米之间的宽度。其他适用的长度和宽度将被本领域的普通技术人员可以容易地确定。二极管连接的场效应晶体管504、506、526、528可以对应于绝缘栅场效应晶体管，例如MOSFET。然而，应当理解的是，栅极可以由除了金属的其他材料制成，诸如多晶硅，并且绝缘层可以由除了氧化硅的其他材料制成，诸如高k电介质。还应当理解的是，二极管连接的场效应晶体管504、506、526、528可以具有除了MOSFET以外各种的结构类型，其包括但不限于双极结型晶体管、JFET、绝缘栅场效应晶体管、MESFET、pHEMT、HBT等类似晶体管结构类型。另外，二极管连接的场效应晶体管504、506、526、528也可具有各种极性的，如N-通道、P-通道、NPN型、与PNP型；并且可以包括各种半导体材料，如锶、碳化硅、砷化镓、氮化镓、锗、与类似物。

图6A和6B是示出可以包括在图2中的上部和下部驱动器电路210、212的双极结型晶体管的实施例的横截面的示意图。示出的双极结型晶体管可以对应于，例如，上部与下部驱动器210a、212a、210b、212b的一个或多个双极结型晶体管，结合图4与5所描述的。

在示出的图6A的实施例中，PNP双极结型晶体管512a被配置成如在下文中更详细地描述传导电流。PNP双极结型晶体管512a包括：半导体衬底602，例如，但不限于，掺杂有p型掺杂剂的半导体材料。半导体衬底602可以包括n型阱604、第一集电极区606，以及第二集电极区608。n型阱604可以包括第一基极区610、第二基极区域612、与发射极区614。在所示实施例中，半导体衬底602包括浅沟槽隔离(STI)区616、618、620、621。PNP双极结型晶体管512a可以方便地由CMOS和/或完整的CMOS工艺来构造，与BiCMOS工艺相比这可以减少生产成本。

半导体衬底602可以由硅、碳化硅、锗、砷化镓、氮化镓，硅锗和/或类似的半导体材料构成。半导体衬底602可以掺杂，例如，使用p型掺杂剂轻微掺杂。第一和第二集电极区606、608与射极区614可以是p-型区。n型阱604和第一和第二基极区域610、612可以是n型区。集电极、发射极与基极掺杂区域606、608、610、612、614可以大量的掺杂，并且n型阱604可以被轻掺杂。例如，在n型阱604可以对应于n型掺杂的上皮区域。这将通过本领域技术人员在本领域中可以理解，其他的掺杂分布可以基于各种考虑，诸如例如，集电极电阻、电流放大系数β、与类似性能特征来选择。

STI区域616、618、620、621可以包括沉淀在发射极、集电极和基极区之间的一个或多个电介质材料616、618、620、621。STI区域616、618、620、621可以在相邻区域606、608、610、612、614之间使电流漏泄减弱。在一些实施例中，STI区616、618、620、621可以有助于降低BJT器件512a的阈值电压。

PNP双极结型晶体管512a，具有如图6A所示的结构，可以配置成传导电流。例如，在图6A所示的实施例中，发射极电流i_e1、i_e2可以横向穿过“基极”—即，基极可以包括在n型阱604和基极区域610、612—对各自集电区606、608(通过的集电极电流i_c1、i_c2)。它可以理解，发射极电流i_e1、i_e2的一部分可以流动到各自的基极区610，612(经由基极电流i_b1、i_b2)。横向流动的电流包括具有聚合方向基本平行于PNP双极结型晶体管512a的表面的电流。例如，聚合的集电极电流i_C1、i_C2流经PNP双极结型晶体管512a的基极在方向上基本平行于PNP双极结型晶体管512a的表面上，相反的，例如，垂直地穿过基极到半导体衬底602，p型深阱(未示出)，和/或埋入p型阱(也未示出)。相应地，在图示的实施例中，集电极电流i_C1、i_C2基本上不垂直流动到半导体衬底602，然后到集电区606、608。应当理解的是，一些电流可以垂直流过n型阱604的结与P型衬底602。然而，相对于横向净电流，垂直穿过结的净电流是很小的—例如，总的垂直电流可小于大约一半的横向电流。

在一个实施例中，相对于发射极区域614的深度d_e，n型阱604具有足够深的深度d_b，用以抑制大量的电流在发射极区域614与衬底602之间垂直流过，当PNP双极结型晶体管512a被激活处于导通状态。例如，n型阱604的深度d_b可以在约200纳米到约600纳米的范围内被选择，并且发射极区域614的深度d_e可以在约10纳米到约100纳米的范围内被选择。

此外或替代地，PNP双极结型晶体管512a的变体可以包括集电极(例如，第一与第二集电极区域606、608)与发射极(例如，发射极区域614)被横向布置的结构，如图6A所示。例如，第一和第二集电极区606、608和图6A的实施例所示的发射区614被并排布置(具有可能中间区域)，在双极结型晶体管512a的表面向下看(例如，沿z方向向下)，并且基本上不重叠，以这种方式，双极结型晶体管512a垂直穿过基极传导集电极电流i_c1、i_c2。

除了其他的(例如，具有并排的集电极与发射极区域606、608、614)，被配置如上所述PNP双极结型晶体管512a的一个好处在与双极结型晶体管512a可以通过CMOS工艺来制造。例如，CMOS工艺可以采用CMOS功能特征用于制造至少在掺杂区域604、606、608、610、612、614。在一个具体实施例中，CMOS工艺技术可以对应于一个完全的CMOS工艺技术(而不是，例如，BiCMOS工艺)。这样，在一个实施例中，集电区606、608可以具有被在约10nm至约100nm范围内选择的深度d_c与从1μm到约10μm范围选择的宽度w_c；基极区域610、612可以具有在约10nm到约100nm范围内选择的深度d_b+与从约500nm到约5μm的范围选择的宽度w_b+；并且发射极区域614可以具有从约10nm到100nm范围内选择的深度d_e与从约1μm到约10μm范围内选择的宽度w_e。然而，将通过本领域技术人员，其他合适的半导体工艺技术和其他合适的尺寸，可以选择在本领域中可以理解的。

因此，PNP双极结型晶体管512a可以对应于CMOS寄生双极结型晶体管器件。CMOS寄生器件可以表现出比使用双极结型晶体管本土半导体工艺(如BiCMOS工艺)来实现一些双极结型晶体管器件更低的电流增益β和更大的集电极电阻。在一个实施例中，PNP双极结型晶体管512a可以具有在约1到约5范围内电流增益β。另外地或替代地，PNP双极结型晶体管512a可以具有在约5Ω到20Ω的范围内的集电极电阻。

图6B是示出双极结型晶体管406的另一个示例实施例的横截面的示意图。双极结型晶体管406可以被包括在图2中的上部与下部驱动器电路210、212内。BJT结构406可以对应于，例如，一个或多个上部与下部驱动器210a、212a、210b、212b的NPN双极结型晶体管，结合图1与5所描述的。图6a与6b的公共元素分享公共的参照标识，并且本文所描述的双极结型晶体管512a、406间的唯一差异为了简洁起见。

在所示的图6B的实施例中，NPN双极结型晶体管406可经配置以传导电流，如下面更详细描述的。NPN型双极结型晶体管结构406包括包含深n型阱622、P型阱624，以及第一和第二n型阱626，628的半导体衬底602。第一n型阱626和第二n型阱628可以分别包括第一集电极区630和第二集电极区632。p型阱624可以包括第一基极区634、第二基极区域636、和发射极区域638。在图示实施例中，半导体衬底602包括STI区域616、618、620、621。

在所示实施例中，第一和第二n型阱626、628、第一和第二集电极区630、632，与发射区638可以是n型半导体区域。第一和第二n型阱626、628可以具有相对于第一和第二集电极区630、632与发射极区638浓度较低掺杂剂。第一和第二集电极区630、632和图6B中示出的实施例的发射极区638可以在半导体衬底602上并排构成。p型阱624和第一和第二基极区域634、636可以是p型半导体区域。p型阱相对于第一和第二基极区域634、636可以具有浓度较低的掺杂剂。

如前所述，NPN双极结型晶体管406可被配置成传导电流。例如，在所示的图6B的实施例中，发射极电流i_E1的至少一部分和i_E2横向穿过的基底部流动包括在p型阱624和基部区域634，636，从各集电区630，632(通过的电流i_C1和i_C2的方式)。将理解，一些电流可以垂直流过p型的结井624及深n型阱622。然而，净电流穿过该交界处的电流垂直地流过相对应的净横向电流-小例如，在总的垂直电流可小于大约一半的横向电流.

在一个实施例中，相对于发射区638的深度d_e，p型阱624的深度d_b足够深用于抑制大量的电流在发射区638与深的n型阱622之间垂直流动，当双极结型晶体管被激活处于导通状态时。例如，p型阱624的深度d_b可以被在约200nm到约600nm的范围内选择，并且发射区638的深度d_e可以在约10nm到约100nm的范围内被选择。在一些实施例中，p型阱624的深度d_b可以是发射极区域638的深度d_e的约6至约100倍。

此外或替代地，双极结型晶体管406的变体可以包括集电极(例如，第一和第二集电极区630、632)与发射极(例如，射极区638)被并排布置的结构，如图6B所示。例如，第一和第二集电极区630、632和图6B的示出的实施例的发射区638被并排布置(可能中间区域)，当在双极结型晶体管406的表面向下看时(例如，沿z方向向下)，并且基本上不重叠，以这种方式，双极结型晶体管406被构造成垂直地穿过基极传导集电极电流i_c1、ic₂。

包括NPN双极结型晶体管406被如上述配置的一些实施例(例如，集电极与发射极606、608、614区域并排)除了其他之外的一个好处是双极结型晶体管406可以使用CMOS工艺制造。例如，采用CMOS功能特征，CMOS工艺可以至少用于制造掺杂区域630、632、634、636、638。在一个具体实施例中，CMOS工艺技术可以对应于一个完整的CMOS工艺技术(而不是，例如，BiCMOS工艺)。这样，在一个实施方案中，集电区630、632可具有在约10nm至100nm范围内的深度d_c并且在约1μm到约10μm范围内的宽度w_c。基极区534、636可以具有在约10nm至约100nm范围内选择的深度d_b+与在范围约1μm到约10μm范围选择的宽度w_e。然而，将通过本领域技术人员，其他合适的半导体工艺技术和其他合适的尺寸，可以选择在本领域中可以理解的。

因此，NPN双极结型晶体管406可对应于CMOS寄生双极结型晶体管器件。如上所述，CMOS寄生器件可以比使用双极结型晶体管本土半导体工艺实现的双极结型晶体管器件表现出更低的电流增益β与更大的集电极电阻。在一个实施例中，NPN双极结型晶体管406可具有在约1至5范围内的电流增益β。另外地或替代地，NPN双极结型晶体管406可以具有在约5Ω至20Ω的范围内的集电极电阻。

在一个实施例中，图2中的上部驱动器210和下部驱动器212的一个或多个双极结型晶体管只由双极结型晶体管型晶体管组成，相反同样包括场效应晶体管。另外，在一个实施例中，图2中的上部驱动器210和下部驱动器212的一个或多个双极结型晶体管只由双极结型晶体管组成，这些晶体管对应于结合图6A所描述的PNP双极结型晶体管512a或者是结合图6b所描述的NPN双极结型晶体管406。

图7是示出了图2的电子保护电路108与放电级206和偏压/过电压保护电路208的示例实施例的示意图。所示的保护电路108还包括检测级202、驱动级204、放电级206，如前面所述。驱动级204包括上部和下部驱动器210、212。放电级206的所示实施例包括上部放电元件，例如p通道MOSFET(“PMOS”)714与下部放电元件，例如n通道MOSFET(“NMOS”)716。过压保护电路208示出实施例包括分压电路，例如一个或多个二极管连接晶体管720、722、724。检测级202与驱动级204可以对应于与图2—6所描述的类似的参考要素。

PMOS714和NMOS716在第一节点N₁和第二节点N₂级联串联使得在PMOS714的源极可操作地连接到第一结点N₁，PMOS714的漏极被可操作地耦合到参考节点N_R，NMOS716的漏极被可操作地耦合到参考节点N_R，并且NMOS716的源极可操作地连接到第二结点N₂。此外，在放电级206被配置为接收第一激活信号V_ON，U与PMOS714的栅极，并且被配置为与NMOS716的栅极接收第二激活信号V_ON，L。

在工作时，上部驱动器210可以控制PMOS714的激活(例如，导通或关断)，并且下部驱动器212可以控制NMOS716的激活。例如，上部驱动器210可以基于检测信号I_DETECT拉低激活信号V_ON，U，从而激活PMOS714处于导通状态。此外，下部驱动器212可以基于检测信号I_DETECT拉高第二激活信号V_ON，L，从而激活NMOS716处于导通状态。当两个PMOS714和NMOS716都被激活时，放电级206可以被配置为从第一节点N₁穿过PMOS714的源极与漏极与NMOS716的漏极与源极到第二节点N₂打开传导通道。当传导通道是打开的，放电级206可以穿过PMOS714与NMOS716传导分路电流I_SHUNT，由此分流电流I_SHUNT远离核心电路(例如，核心电路110)一段时间，例如，涵盖瞬态电事件的应力时间的一段时间。

示出的过电压保护电路208可以被配置为在放电级206的节点提供或设置参考电压V_R。例如，一个或多个二极管连接的晶体管720、722、724可以在第一节点N₁与第二节点N₂之间串联连接以构成配置以在节点N_R提供电压V_R的分压器。在所示实施例的情况下，一个或多个二极管连接的晶体管720、722、724各自对应于一个金属—氧化物—半导体场效应晶体管(MOSFET)提供在其源极和漏极端子间的电阻。因此，由过压保护电路208(相对于第二节点N₂)提供的参考电压V_R约是第一节点N₁的电压V₁乘以第一与第二二极管连接晶体管720、722的组合电阻与一个或多个二极管连接晶体管720、722、724总电阻的比率。由二极管连接的晶体管720、722、724提供的比较电阻可以被选择对在第一与第二节点N₁、N₂之间的电压，使用在约1.1到约10之间的范围选择的因子以分压。在一个实施例中，二极管连接晶体管720、722、724可以被配置在第一与第二节点N₁、N₂，使用约3半部(例如V_R≈2(V₁-V₂)/3)以分压。这将可以理解，任何合适的阻抗元件，例如，但不限于，电阻器，可以构成的过电压保护电路208的分压器的至少一部分。

过电压保护电路208可以有效地调节放电级206的N_R节点的电压V_R从而防止或者抑制MOSFET720、722、724的一个或多个在正常工作期间进入过压条件。例如，如果没有过电压保护电路208，节点N_R的电压可以在工作期间基于许多因素，例如直流偏压、温度、放电级206的动态电容与类似的影响而变化。因此，在节点N_R的电压可以达到能够导致放电级206出现故障或损坏的水平。例如，在一个相对高的电源电压域(例如，约5伏或更高的功率域)中，节点N_R的电压可能导致PMOS714或NMOS716的过压条件。通过偏压或调节电压V_R，过压保护电路208可以是有效地抑制这种过电压条件的发生。

通过二极管连接的晶体管720、722、724提供的电阻可以被选择在正常工作期间以抑制或减弱过压保护电路的站漏电流。例如，在一个实施例中，一个或多个二极管连接的晶体管720、722、724可以对应于长通道MOSFET，每个提供约250kΩ或更大的电阻。

图8是瞬态电事件与电子保护电路，例如图2中的保护电路108与过压保护电路208的一个例子的SPICE仿真的一组曲线图800。SPICE仿真模拟工作在5V电源域的电子保护电路。驱动级可以对应于图4中的驱动级204a。这组曲线图800示出了在1KV人体模型(HBM)静电放电(ESD)脉冲，在1μs的持续时间保护电路的运作。示出的一组曲线图800包括钳位电流与时间比较的图802对和钳位电压与时间比较的图804。钳位电流对应于从第一节点N₁流到图2中第二节点N₂的电流。钳位电压对应于在图2的第一节点N₁与第二节点N₂间的电压。图802、804示出保护电路108可以有效地钳位瞬态电事件以维持穿过第一节点N₁与第二节点N₂的电压在安全电压(例如，小于约5V)与安全电流(例如，小于约650mA)，在瞬态电事件期间。

图9是显示电子保护电路的一个例子的直流特性的SPICE仿真的一组曲线图900，例如图2中的保护电路与过压保护电路208。驱动器级可以对应于图4中驱动级204。一组曲线图900示出了保护电路108的直流运作，当直流钳位电压(例如，在图2中第一节点N₁的电源)从约0V到约5.5V变化时。示出的一组曲线图900包括钳位电压与电源电压对比图902并且包括钳位电流(例如，漏电流)与电源电压分别在150℃、25℃、与-55℃的对比图904、906、908。图902、904、906、908示出了保护电路可以在宽温度范围内维持低漏电流(例如。小于约500mA)。

图10是显示电子保护电路的一个例子的直流特性的SPICE仿真的一组曲线图1000，例如图1中的保护电路108与过压保护电路208。驱动器级可以对应于图4中的驱动器级204a。这组曲线图1000示出了当直流钳位电压(例如，在图2中的第一节点N₁的电源)从0V至5.5V变化时保护电路工作域的一个拐角处的直流运作。工作域内的模拟拐角，代表一些“最坏情况”的工作条件之一，包括在150℃的操作温度和使用CMOS工艺库在降低阈值电压V_TH的水平操作(例如，V_TH≈0.7V)。

示出的一组曲线图1000包括钳位电流与电源电压的图1002，图7的PMOS714的栅极到漏极电压与电源电压的图1004，与图7的NMOS716的漏极到栅极电压与电压电压的图1006。图1004、1006示出保护电路108与过压保护电路208可以维持图7中的PMOS714的栅极到漏极电压与NMOS716的漏极到栅极电压小于约3.5V并且摆脱过压条件。各种其它的模拟(未示出)的操作域的其它角也提供令人满意的结果。

图11是显示电子保护电路两个例子的直流特性的SPICE仿真的一组曲线图1100，例如图2中的保护电路108与过压保护电路208。驱动器级可以对应于图4中的驱动器级204。曲线图1100示出了保护电路108在工作域的一个角的直流运作，当直流钳位电压从0V至5.5V变化时。示出的曲线图1100包括图7中PMOS714的栅极到漏极电压，没有过压保护电路208与电源电压的图1104。图1102、1104示出过压保护电路208可以维持PMOS714的栅极到漏极电压小于约3.5V，但是没有过压保护电路208，PMOS714的栅极到漏极电压可以增加到约5V。SPICE仿真示出了两个示例性电子保护电路的直流特性，如保护电路图2中的108具有和不具有过电压保护电路208的驱动器级可对应的驱动器级204a的曲线图1100图4的曲线1100示出了保护电路108的直流操作在图10的操作域的角，如从0伏至5.5伏的示图1100包括栅极的曲线1102到直流钳位电压变化漏的图7的PMOS714的电压没有过电压保护电路208与电源电压，并且其栅极的曲线1104到漏极的图7中的PMOS714的电压与过电压保护电路208与电源电压。情节1102,1104示出了过电压保护电路208可以维持在栅极到漏极与PMOS714的电压低于约3.5V，而无需过电压保护电路208，栅极到漏极与PMOS714的电压可提高到约5V。

图12是电子保护电路的一个例子的瞬时斜升特性的SPICE仿真的一组曲线图1200，例如，图2中的保护电路108与过压保护电路208。驱动器级可以对应于图4中的驱动器级204a。这组曲线图1200示出当钳位电压(例如，图2中在第一节点N1的电源)斜升6V在1微秒(微秒)的持续时间时，保护电路的操作。示出的这组曲线图1200包括钳位电压与时间的图1202与钳位电流与时间的图1204。斜升可以近似地模拟电源开关的行为。在一些实施例中，斜升可以是一个正常的操作状态和保护电路不应该钳位，或至少不应该保持钳位状态。图1204示出，因为它在斜升期间最初传导微笑电流(小于300微安(μA))并且避免错误激活，保护电路108在这种情况下可以是有效的。

图13是瞬态电事件与电子保护电路的一个例子的SPICE仿真的一组曲线图1300，例如图2中的保护电路108，没有过压保护电路208。SPICE仿真模拟了在3.3V电源域内工作的电子保护电路。驱动器级可以对应于图4中的驱动器级204。这组曲线图1300示出在1KV人类—身体—模型(HBM)ESD脉冲，超过1μs的持续时间，保护电路108的运作。示出的一组曲线图1300包括钳位电流与时间的图1302以及钳位电压与时间的图1304。图1302、1304示出保护电路108能够有效地钳位ESC事件以在瞬态电事件期间维持穿过第一节点N1与第二节点N2的电压在安全电压(例如，小于约5V而ESD具有大量的电流)与相对安全的电流(例如，小于1.3A)。额外的模拟(未示出)表明，在正常工作期间，保护电路的直流泄漏电流可为约50皮安(pA的)，在25℃和5.5V偏压和可为约20毫微安(NA)，在125℃下和5.5V偏压。

图14是提供瞬态电气保护的方法1400的流程图。该方法可以开始于块1402用于产生对应于第一节点的瞬态电应力事件的检测信号。在一个实施例中，检测级可以监视在第一节点和第二节点之间的电压，并且基于节点处的电压生成的检测信号。例如，检测信号的生成可以对应于图2中本文所描述的检测级202的运作。生成检测信号后，方法1400可以前进到方框1404分别使用第一与第二驱动电路用于产生第一和第二激活信号。在一个实施例中，第一和第二激活信号可以至少基于在框1402的生成的检测信号。每个第一和第二驱动器电路可以包括至少基于检测信号，配置以激活的一个或多个双极结型晶体管。此外，第一和第二驱动电路可以生成第一激活信号和第二激活信号，分别至少在相应的驱动电路的一个或多个双极结晶体管被激活处于导通状态。第一和第二驱动器电路的一个或多个双极结晶体管可以基本上横向地穿过各自的基极区传导电流。方框1404可以对应于图2驱动器级204所描述的运作。基于第一与第二激活信号，该方法1300可以继续到方框1406用以放电瞬态电应力事件。放电方框1406可以被执行，结合图7的放电级206所描述的。

图15是放电的瞬态电应力事件的子流程1406的流程图。子流程1406可对应于图7的放电级206所描述的操作。所示出的子流程1406可以开始于方框1502至少基于所述第一激活信号以激活第一场效应晶体管。之前，期间或在方框1502后，子流程146至少基于第二驱动信号可以继续到方框1504用于激活的第二场效应晶体管第一和第二场效应晶体管可以在第一节点和第二节点之间串联布置。激活第一和第二场效应晶体管后，子进程1406至少基于第一与第二场效应晶体管可以继续到框1504。第一与第二场效应晶体管被串联在第一节点与第二节点之间。在激活第一与第二场效应晶体管之后，子流程1406可以继续到框1506以至少基于第一与第二场效应晶体管的激活，穿过互联第一节点与第二节点的放电通道传导瞬态电压力事件的电流。

采用上述的方案的设备可以实施为各种电子设备。电子设备的示例可以包括，但不限于消费类电子产品、消费累电子产品的部件、电子测试设备等。电子设备的示例还可以包括存储器芯片、存储器模块、光网络的电路或其它通信网络、以及磁盘驱动器电路。消费类电子产品可以包括，但不限于，手机、基站、通信调制解调器、电话、电视、计算机显示器、计算机、手持式计算机、个人数字助理(PDA)、微波炉、冰箱、汽车，立体声音响系统、盒式录音机或播放器、DVD播放器、CD播放机、录像机、MP3播放器、收音机、摄像机、照相机、数码相机、便携式存储器芯片、洗衣机、烘干机、洗衣机/干衣机、复印机、传真机、扫描仪、多功能外围设备、手表、时钟等。此外，电子设备可以包括未完成的产品。

虽然本发明已经按照某些实施例被描述，其他实施例对那些普通技术人员的技术是显而易见的，包括不提供所有的本文所阐述的特征和优点的实施例，也在本发明的范围之内。此外，上述的各种实施例可被组合以提供进一步的实施例。此外，在一个实施例的上下文中所示的某些特征可并入其它实施例中。因此，本发明的范围仅通过参考所附权利要求限定。

一些本文中所公开的实施例使用实现为电流模式或者电压模式信号的特定信号予以描述，但是本发明的原理也考虑其他类型的信号，无论是其特征为电压或电流。同样地，一些半导体器件被描述为具体NPN或PNP双极结型晶体管、或NMOS或PMOS，但在许多情况下，不同极性的或不同的装置和/或结构类型，如J-FET和/或绝缘栅晶体管(例如，MOS晶体管)也可以使用。

此外，前面的描述和权利要求书可以指元件或特征的“连接”或“耦合”在一起。如本文中所使用的，除非明确声明，否则“连接”的意思是一个元件/特征直接或间接地连接到另一个元件/特征，并且不一定是机械连接。同样地，除非明确声明，否则“耦合”的意思是一个元件/特征被直接或间接地连接到另一个元件/特征，并且不一定是机械连接。因此，虽然在图中示出的各种原理图描绘元件和组件的部件的例子的布局，额外插入的元件、装置、特征、或可存在于一个实际的实施例中(假定该所描绘的电路的功能性产生不利影响)。

Claims

1.一种装置包括：

至少基于第一节点的瞬态电应力事件，配置以生成检测信号的检测电路；

集成电路的第一与第二驱动器电路，所述第一与第二驱动器电路被配置以接收所述检测信号，每个所述第一与第二驱动器电路包括一个或多个至少基于所述检测信号被配置以激活的双极结型晶体管，其中所述第一与第二驱动器电路被配置以至少当所述各自驱动器电路的所述一个或多个双极结型晶体管被激活时生成激活信号，，所述第一与第二驱动器电路的所述一个或多个双极结型晶体管被配置以基本上横向穿过各自基极区传导电流；并且

被配置以接收所述第一与第二驱动器电路的所述激活信号的放电电路，所述放电电路包括：

至少基于所述第一驱动器电路的激活信号被配置以激活的第一场效应晶体管；并且

与所述第一场效应晶体管串联的第二场效应晶体管，其中所述第二场效应晶体管被配置以至少基于所述第二驱动器电路的激活信号以激活，

其中，当被激活处于导通状态，所述第一场效应晶体管与所述第二场效应晶体管被配置在所述第一节点与第二节点之间传导所述瞬态电压力事件的电流。

2.如权利要求1所述装置，还包括被配置以在所述第一与第二场效应晶体管之间的传导通道中，在参考节点提供参考电压的偏置电路。

3.如权利要求2所述装置，其中所述偏置电路包括具有可操作地耦合到所述第一节点的第一端子与可操作地耦合到所述第二节点的第二端子的分压电路，其中电压分配器被配置以生成对应于所述第一节点电压与所述第二节点电压差被在1.1与10之间的因子除的参考电压。

4.如权利要求2所述装置，其中所述偏置电路包括多个在所述第一节点与所述第二节点可操作地串联耦合的二极管连接晶体管，其中所述偏置电路被配置在所述多个二极管连接场效应晶体管的两个晶体管之间的节点生成参考电压。

5.如权利要求1所述装置，其中所述检测电路包括；

具有可操作地耦合到所述第一节点的第一端子与可操作地耦合到所述检测电路的输出节点的第二端子的第一电容；并且

具有可操作地耦合到所述检测电路的输出节点的第一端子与可操作地耦合到所述第二节点的第二端子的电阻，其中所述检测电路被配置以在所述检测信号的输出节点提供所述检测信号。

6.如权利要求5所述装置，其中所述检测电路还包括：

被安排在所述第一节点与所述第一电容之间的信号通道的第二电容，所述第二电容具有可操作地耦合到所述第一节点的第一端子与可操作地耦合到所述第一电容的第一端子的第二端子，其中所述第二电容被配置以提供可变电容特性。

7.如权利要求1所述装置，其中所述第一驱动器电路的所述一个或多个双极结型晶体管由双极结型晶体管组成，并且所述第二驱动器电路的所述一个或多个双极结型晶体管由双极结型晶体管组成。

8.如权利要求1所述装置，其中所述第一驱动器电路还包括各自具有第一与第二端子的第一与第二电阻，其中所述第一驱动器电路的所述一个或多个双极结型晶体管包括第一与第二NPN双极结型晶体管，各自具有基极、集电极与发射极，其中所述第一NPN双极结型晶体管的基极被配置以接收至少部分所述检测信号，并且所述第二NPN双极结型晶体管的射级被配置以提供所述第一驱动器电路的所述激活信号的部分，其中所述第一NPN双极结型晶体管的集电极被可操作地耦合到所述第一节点，其中所述第一NPN双极结型晶体管的发射极被可操作地耦合到所述第一电阻的所述第一端子，其中所述第二NPN双极结型晶体管的基极被可操作地耦合到所述第一NPN双极结型晶体管的发射极与所述第一电阻的所述第一端子，其中所述第二NPN双极结型晶体管的集电极被可操作地耦合到所述第一节点，其中所述第二NPN双极结型晶体管的所述发射极被可操作地耦合到所述第二电阻的所述第一端子，其中所述第一电阻的所述第二端子被可操作地耦合到所述第二节点，并且其中所述第二电阻的所述第二端子被可操作地耦合到所述第二节点。

9.如权利要求1所述装置，其中所述第一驱动器电路被配置以至少接收部分所述检测信号并且被配置以生成第一激活信号，其中所述第二驱动器被配置以接收所述第一激活信号的一部分并且被配置以生成第二激活信号。

10.如权利要求1所述装置，其中所述第一驱动器电路被配置以通过第一信号通道接收至少部分所述检测信号并且所述第二驱动器电路被配置以通过与所述第一信号通道不同的第二信号通道接收至少部分所述检测信号。

11.如权利要求1所述装置，其中至少所述第一驱动器电路或所述第二驱动器电路的一个驱动器电路还包括参考电压电路，其中所述参考电压电路被配置以设置所述相应驱动器电路的激活信号到预先确定的电压，当所述相应的驱动器电路被激活时。

12.如权利要求11所述装置，其中所述参考电压电路包括一个或多个阻塞二极管连接晶体管，被配置以当所述一个或多个阻塞二极管连接晶体管被激活时，设置所述激活信号。

13.如权利要求1所述装置，其中：

所述放电电路的所述第一场效应晶体管对应于N通道晶体管类型，其中所述第一场效应晶体管包括被配置以接收所述第一驱动器电路的所述激活信号的栅极与可操作地耦合到所述第二节点的源极；并且

所述放电电路的所述第二场效应晶体管对应于P通道晶体管类型，其中所述第二场效应晶体管包括被配置以接收所述第二驱动器电路的所述激活信号的栅极，可操作地耦合到所述第一场效应晶体管的所述漏极的漏极，与可操作地耦合到所述第一节点的源极。

14.如权利要求1所述装置，其中所述第一驱动器电路的所述一个或多个双极结型晶体管，所述第二驱动器电路的所述一个或多个双极结型晶体管，与所述放电电路的所述第一与第二场效应晶体管至少对应于亚65纳米互补金属氧化物半导体工艺的集成电路的部分。

15.一种提供瞬态电保护的电实现的方法，所述方法包括：

生成响应在第一节点瞬态电压力事件的检测信号；

分别使用第一与第二驱动器电路、至少基于所述检测信号生成第一与第二激活信号；集成电路的所述第一与第二驱动器电路各自包括一个或多个至少基于所述检测信号、被配置以激活的双极结型晶体管，其中所述第一与第二驱动器电路分别被配置以生成所述第一激活信号与所述第二激活信号，至少当所述相应的驱动器电路的所述一个或多个双极结型晶体管被激活处于导通状态时，其中所述第一与第二驱动器电路的所述一个或多个双极结型晶体管被配置横向穿过各自基极区传导电流；并且

放电所述瞬态电压力事件，其中放电包括：

至少基于所述第一激活信号，激活第一场效应晶体管；

至少基于所述第二激活信号，激活第二场效应晶体管，其中所述第一与第二场效应晶体管被串联布置；并且

至少基于所述第一与第二场效应晶体管的激活，穿过互连所述第一节点与第二节点的放电通道传导所述瞬态电压力事件的电流。

16.如权利要求15所述方法，还包括偏置在所述第一与第二场效应晶体管的参照节点到参考电压。

17.如权利要求15所述方法，其中所述第一驱动器电路的所述一个或多个双极结型晶体管由一个或多个双极结型晶体管组成，并且所述第二驱动器电路的所述一个或多个双极结型晶体管由一个或多个双极结型晶体管组成。

18.如权利要求15所述方法，其中所述第一驱动器电路被配置以至少接收部分所述检测信号并且被配置以生成所述第一激活信号，其中所述第二驱动器被配置以至少接收部分所述第一激活信号并且被配置生成所述第二激活信号，至少部分地基于所述第一激活信号。

19.如权利要求15所述方法，其中：

所述第一场效应晶体管对应于N通道晶体管类型，其中所述第一场效应晶体管包括配置以接收所述第一驱动器电路的所述激活信号的栅极与可操作地耦合到所述第二节点的源极；并且

所述第二场效应晶体管对应于P通道晶体管类型，其中所述第二场效应晶体管包括被配置以接收所述第二驱动器电路的所述激活信号的栅极，可操作地耦合到所述第一场效应晶体管的漏极的漏极，与可操作地耦合到所述第一节点的源极。

20.一种提供瞬态电保护的装置，所述装置包括：

用于生成对应于在第一节点的瞬态电压力事件的检测信号的装置；并且

集成电路包括：

至少基于所述检测信号，用于生成第一激活信号的装置，所述第一激活信号发生装置包括一个或多个双极结型晶体管，被配置至少基于所述检测信号以激活，其中所述第一激活信号发生装置被配置以生成所述第一激活信号，至少当所述第一激活发生装置的所述一个或多个双极结型晶体管被激活处于导通状态，其中所述第一激活信号发生装置的所述一个或多个双极结型晶体管被配置以基本上横向穿过各自基极区传导电流；

至少基于所述检测信号，用于生成第二激活信号的装置，所述第二激活信号发生装置包括配置以至少基于所述检测信号以激活的一个或多个双极结型晶体管，其中所述第二激活信号发生装置被配置以生成所述第二激活信号，至少当所述第二激活信号发生装置的所述一个或多个双极结型晶体管被激活，其中所述第二激活信号发生装置的所述一个或多个双极结型晶体管被配置基本上横向穿过各自基极区传导电流；并且

用于放电所述瞬态电压力事件的装置，至少基于所述第一激活信号用于激活第一场效应晶体管，至少基于所述第二激活信号用于激活与所述第一场效应晶体管串联的第二场效应晶体管，与穿过放电通道运送所述瞬态电压力事件的电流，互连所述第一节点与第二节点，至少基于所述第一与第二场效应晶体管的激活，其中所述第一场效应晶体管包括N通道场效应晶体管，其中所述第二场效应晶体管包括P通道场效应晶体管。