CN104576749A - 薄膜晶体管及其制作方法、阵列基板及显示装置 - Google Patents

Abstract

本发明涉及显示技术领域，公开了一种薄膜晶体管及其制作方法、阵列基板及显示装置。通过设置薄膜晶体管的源电极的功函数小于有源层靠近所述源电极一端的功函数，和/或，所述有源层靠近漏电极一端的功函数小于所述漏电极的功函数，能够显著降低电子从漏电极到沟道，和/或，从沟道到源电极的传输能力，从而可以有效降低薄膜晶体管的漏电流，保证薄膜晶体管的电学性能，使得器件可以正常工作。

Description

薄膜晶体管及其制作方法、阵列基板及显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种薄膜晶体管及其制作方法、阵列基板及显示装置。

背景技术

薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。TFT-LCD的主体结构为液晶面板，液晶面板包括多个像素单元，用以实现画面显示。其中，每个像素单元包括一个薄膜晶体管(Thin FilmTransistor，TFT)，用于控制像素单元的显示。

现有技术中，根据沟道材料的不同，TFT主要有氧化物半导体TFT(简称氧化物TFT)和非晶硅TFT两种。高迁移率的氧化物半导体材料作为TFT的沟道层时，更有利于制备高分辨率、高刷新率的显示器件。但由于过高的迁移率，导致氧化物半导体TFT的漏电流会很大，影响器件的正常使用。

发明内容

本发明提供一种薄膜晶体管及其制作方法、阵列基板及显示装置，用以解决氧化物TFT的漏电流太大，影响器件正常显示的问题。

为解决上述技术问题，本发明的实施方式提供一种薄膜晶体管，包括源电极、漏电极和有源层，其中，

所述源电极的功函数小于所述有源层靠近所述源电极一端的功函数，和/或，

所述有源层靠近所述漏电极一端的功函数小于所述漏电极的功函数。

本发明的实施方式还提供一种薄膜晶体管的制作方法，所述制作方法包括形成源电极、漏电极和有源层的步骤，其中，所述源电极的功函数小于所述有源层靠近所述源电极一端的功函数，和/或，

所述有源层靠近所述漏电极一端的功函数小于所述漏电极的功函数。

本发明的实施方式还提供一种阵列基板，包括薄膜晶体管，所述薄膜晶体管采用如上所述的薄膜晶体管。

本发明的实施方式还提供一种显示装置，包括阵列基板，所述阵列基板采用如上所述的阵列基板。

本发明的上述技术方案的有益效果如下：

上述技术方案中，通过设置薄膜晶体管的源电极的功函数小于靠近有源层靠近所述源电极一端的功函数，和/或，所述有源层靠近漏电极一端的功函数小于所述漏电极的功函数，能够显著降低电子从漏电极到沟道，和/或，从沟道到源电极的传输能力，从而可以有效降低薄膜晶体管的漏电流，保证薄膜晶体管的电学性能，使得器件可以正常工作。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1表示本发明实施例中底栅型薄膜晶体管的结构示意图一；

图2表示本发明实施例中底栅型薄膜晶体管的结构示意图二；

图3-图5表示图1中底栅型薄膜晶体管的制作过程示意图；

图6-图9表示图2中底栅型薄膜晶体管的制作过程示意图；

图10表示本发明实施例中顶栅型薄膜晶体管的结构示意图一；

图11表示本发明实施例中顶栅型薄膜晶体管的结构示意图二；

图12-图13表示图11中顶栅型薄膜晶体管的制作过程示意图。

具体实施方式

氧化物半导体材料因其具有较高的迁移率，将其作为TFT的有源层时，更有利于制备高分辨率、高刷新率的TFT-LCD。但是氧化物半导体材料过高的迁移率会导致TFT的漏电流很大，影响显示器件的正常显示。

针对上述技术问题，本发明提供一种薄膜晶体管及其制作方法，通过设置源电极的功函数小于靠近有源层靠近所述源电极一端的功函数，和/或，所述有源层靠近漏电极一端的功函数小于所述漏电极的功函数，能够显著降低电子从漏电极到沟道，和/或，从沟道到源电极的传输能力，从而可以有效降低薄膜晶体管的漏电流，保证薄膜晶体管的电学性能，使得器件可以正常工作。

在对本发明的技术方案进行详细描述之前，先对涉及到的概念进行解释。

功函数(work function)：又称功函、逸出功，在固体物理中是指把一个电子从固体内部刚刚移到此物体表面所需的最少的能量。

下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

本发明实施例中提供一种薄膜晶体管，其包括源电极、漏电极和有源层，通常在所述源电极与有源层之间，以及所述漏电极与有源层之间还形成有欧姆接触层，用以在源电极与有源层之间，以及漏电极与有源层之间形成欧姆接触。

其中，所述源电极的功函数小于所述有源层靠近所述源电极一端的功函数，和/或，所述有源层靠近所述漏电极一端的功函数小于所述漏电极的功函数。

上述技术方案中，通过设置源电极的功函数小于靠近有源层靠近所述源电极一端的功函数，和/或，所述有源层靠近漏电极一端的功函数小于所述漏电极的功函数，能够显著降低电子从漏电极到沟道，和/或，从沟道到源电极的传输能力，从而可以有效降低薄膜晶体管的漏电流，保证薄膜晶体管的电学性能，使得器件可以正常工作。

对应地，本发明实施例中还提供一种薄膜晶体管的制作方法，所述制作方法包括形成源电极、漏电极和有源层图案的步骤。其中，所述源电极的功函数小于所述有源层靠近所述源电极一端的功函数，和/或，所述有源层靠近所述漏电极一端的功函数小于所述漏电极的功函数。

本发明的具体原理为：

对于薄膜晶体管，在栅电极施加一定电压打开薄膜晶体管，有源层形成导电沟道时，源电极、漏电极和有源层的功函数差异直接影响到电子在三者之间的传输能力。为了减小漏电流，需要降低电子从漏电极到沟道，和/或，从沟道到源电极的传输能力。

本发明就是利用上述原理，通过降低电子从漏电极到沟道，和/或，从沟道到源电极的传输能力，来达到降低漏电流的目的。

实际制作工艺中，为了保护有源层形成导电沟道的部分，会设置覆盖所述有源层表面的刻蚀阻挡层，所述刻蚀阻挡层中形成有第一过孔和第二过孔，所述源电极填充所述第一过孔，与有源层电性接触，所述漏电极填充所述第二过孔，与有源层电性接触。

在一个具体的实施方式中，源电极的功函数小于漏电极的功函数，具体的制作工艺包括：

形成源漏金属层，对所述源漏金属层进行构图工艺，形成源电极和漏电极；

对所述漏电极进行等离子体处理，使得所述漏电极的功函数大于所述源电极的功函数。

上述制作工艺中，源电极和漏电极的材料相同，当然，为了实现功函数不同的源电极和漏电极，源电极和漏电极也可以采用不同材料制成，具体的制作工艺包括：

形成第一源漏金属层，对所述第一源漏金属层进行构图工艺，形成源电极；

形成第二源漏金属层，对所述第二源漏金属层进行构图工艺，形成漏电极，所述第一源漏金属层的功函数小于所述第二源漏金属层的功函数。

其中，第一源漏金属层的材料具体可以为：银、铝、铜，功函数为4.2eV，第二源漏金属层的材料具体可以为：镍、铂、金，功函数为5.2eV。由于源电极和漏电极的材料不同，需要通过两次不同的构图工艺分别形成。可以先形成源电极再形成漏电极，或，先形成漏电极再形成源电极。

当所述源电极的功函数小于所述漏电极的功函数时，进一步地，可以通过对有源层进行的等离子处理工艺，使得所述有源层靠近所述源电极一端的功函数小于所述有源层靠近所述漏电极一端的功函数，在减小漏电流的同时，还可以减少对薄膜晶体管工作电流的影响。

进一步地，还可以通过对有源层进行的等离子处理工艺，使得所述有源层的功函数从靠近源电极一端向靠近漏电极一端递增，在减小漏电流的同时，不会对薄膜晶体管的工作电流产生影响。

当然，当所述源电极的功函数小于所述漏电极的功函数时，所述有源层中各部分的功函数也可以一致，仍能满足所述源电极的功函数小于所述有源层的功函数，和/或，所述有源层的功函数小于所述漏电极的功函数。例如：有源层为高迁移率的氧化物半导体材料，如：氧化锌，功函数为4.8eV。源电极的材料具体为：银、铝、铜，功函数为4.2eV，漏电极的材料具体为：镍、铂、金，功函数为5.2eV。或，有源层为高迁移率的氧化物半导体材料，如：氧化锌，功函数为4.8eV，源电极和漏电极的材料相同，为银、铝、铜，功函数为4.2eV，对漏电极进行等离子体处理，增加漏电极的功函数，使其大于有源层的功函数。

在另一个具体的实施方式中，所述有源层的功函数大于所述源电极的功函数，所述有源层靠近所述源电极一端的功函数大于所述有源层剩余部分的功函数，所述有源层剩余部分的功函数相同。对应的具体制作工艺包括：

形成有源层；

在所述有源层上形成刻蚀阻挡层；

对所述刻蚀阻挡层进行第一次构图工艺，形成第一过孔；

通过所述第一过孔对所述第一过孔处的有源层进行等离子体处理，用以提高所述第一过孔处的有源层的功函数；

在所述刻蚀阻挡层上形成源漏金属层，对所述源漏金属层进行构图工艺，形成源电极，所述源电极填充所述第一过孔，所述有源层的功函数大于所述源电极的功函数，经过等离子体处理后的有源层的功函数大于所述有源层剩余部分的功函数(即，所述有源层靠近所述源电极一端的功函数大于所述有源层剩余部分的功函数)，所述有源层剩余部分的功函数相同。

其中，所述有源层靠近所述源电极一端的功函数略大于所述有源层剩余的功函数，以减小对薄膜晶体管工作电流的影响。所述等离子体处理中使用的气体可以为氧气、臭氧或惰性气体。

上述制作工艺中只增加了一次等离子体处理，就可以实现本发明的技术方案，制作简单。

当有源层的功函数大于所述源电极的功函数，所述有源层靠近所述源电极一端的功函数大于所述有源层剩余部分的功函数，且所述有源层剩余部分的功函数相同时，优选地，有源层的功函数小于所述漏电极的功函数，即，所述源电极的功函数小于漏电极的功函数，能够实现所述源电极的功函数小于所述有源层靠近所述源电极一端的功函数，和，所述有源层靠近所述漏电极一端的功函数小于所述漏电极的功函数。其中，所述源电极的功函数小于漏电极的功函数的具体实现方式已在上面内容中描述，在此不再赘述。

本发明的技术方案适用于底栅型薄膜晶体管、顶栅型薄膜晶体管，以及共面型薄膜晶体管。

下面以底栅型薄膜晶体管为例，来具体介绍本发明实施例中薄膜晶体管的结构。

结合图1和图2所示，底栅型薄膜晶体管包括：

衬底基板100，为透明基板，如：玻璃基板、石英基板、有机树脂基板；

形成在衬底基板100上的栅电极1,；

形成在栅电极1上的栅绝缘层101；

形成在栅绝缘层101上的有源层2的图案，有源层101的材料为氧化物半导体；

形成在有源层2上的刻蚀阻挡层102，在刻蚀阻挡层102中形成有第一过孔和第二过孔，露出有源层，

形成在刻蚀阻挡层102上的源电极3和漏电极4，源电极3填充所述第一过孔，漏电极4填充所述第二过孔。在源电极3与有源层2之间形成有第一欧姆接触层5的图案，在漏电极4与有源层2之间第二欧姆接触层6的图案。其中，在一个具体的实施方式中，有源层2中各部分的功函数一致，源电极3的功函数小于漏电极4的功函数，能够实现源电极3的功函数小于有源层2的功函数，且有源层2的功函数小于漏电极4的功函数，如图1所示。在另一个具体的实施方式中，有源层2的功函数大于源电极3的功函数，有源层2由靠近源电极3一端的第一部分21和剩余的第二部分22两部分组成，其中，第一部分21通过对有源层进行等离子体处理制得，第二部分22为未经过等离子体处理的有源层，使得第一部分21的功函数略大于第二部分22的功函数。有源层2的功函数大于源电极3的功函数包括：第一部分21的功函数大于源电极3的功函数，第二部分22的功函数大于源电极3的功函数。

相应地，制作底栅型薄膜晶体管的步骤包括：

1)整个有源层2的功函数一致，源电极3的功函数小于有源层2的功函数，有源层2的功函数小于漏电极4的功函数。

结合图3-图5，以及图1所示，制作底栅型薄膜晶体管的步骤包括：

步骤S10、结合图3所示，提供一衬底基板100，通过一次构图工艺在衬底基板100上形成栅电极1。

提供一衬底基板100，在衬底基板100上形成由栅金属层组成的栅电极1。

具体地，可以采用溅射或热蒸发的方法在衬底基板100上沉积一层厚度为的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅电极1的所在区域，光刻胶不保留区域对应于其他区域；通过刻蚀工艺完全刻蚀掉光刻胶不保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅电极1。

步骤S11、结合图3所示，在经过步骤S10的衬底基板100上形成栅绝缘层101；

具体地，可以采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤S10的衬底基板100上沉积厚度约为的栅绝缘层101，其中，栅绝缘层材料可以选用氧化物、氮化物或者氮氧化物，栅绝缘层101可以为单层、双层或多层结构。具体地，栅绝缘层101可以是SiNx，SiOx或Si(ON)x。

步骤S12、结合图3所示，在经过步骤S11的衬底基板100上形成有源层2的图案；

具体地，可以在经过步骤S11的衬底基板100上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的有源层，其中，有源层的材料为氧化物半导体。然后对有源层进行构图工艺，形成有源层2的图案。

步骤S13、如图3所示，在经过步骤S12的衬底基板100上形成刻蚀阻挡层102；

具体地，可以采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤S12的衬底基板100上沉积刻蚀阻挡层102，其中，刻蚀阻挡层102材料可以选用氧化物、氮化物或者氮氧化物，刻蚀阻挡层102可以为单层、双层或多层结构。具体地，刻蚀阻挡层102可以是SiNx，SiOx或Si(ON)x。

步骤S14、如图4所示，对刻蚀阻挡层102进行构图工艺，形成第一过孔7和第二过孔8，露出有源层2。

步骤S15、如图5所示，在经过步骤S14的衬底基板100上形成源电极3；

具体地，采用磁控溅射、热蒸发或其它成膜方法在经过步骤S14的衬底基板100上依次沉积欧姆接触层和第一源漏金属层，其中，第一源漏金属层的厚度约为可以是银、铝、铜，功函数为4.2eV。第一源漏金属层可以是单层结构或者多层结构。

在第一源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极3的所在区域，光刻胶不保留区域对应于其他区域；通过刻蚀工艺完全刻蚀掉光刻胶不保留区域的第一源漏金属薄膜，剥离剩余的光刻胶，形成源电极3，源电极3填充第一过孔7。在源电极3和有源层2之间形成有第一欧姆接触层5的图案，结合图4和图5所示。

步骤S16、如图1所示，在经过步骤S15的衬底基板100上形成漏电极4。

具体地，采用磁控溅射、热蒸发或其它成膜方法在经过步骤S15的衬底基板100上依次沉积欧姆接触层和第二源漏金属层，其中，第二源漏金属层的厚度约为可以是镍、铂、金，功函数为5.2eV。第二源漏金属层可以是单层结构或者多层结构。

在第二源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于漏电极4的所在区域，光刻胶不保留区域对应于其他区域；通过刻蚀工艺完全刻蚀掉光刻胶不保留区域的第二源漏金属薄膜，剥离剩余的光刻胶，形成漏电极4，漏电极4填充第二过孔8。在漏电极4和有源层图案2之间形成有第二欧姆接触层6的图案，结合图1和图5所示。

其中，步骤15和16的顺序可以互换。

2)源电极3和漏电极4由同一膜层形成，源电极3的功函数小于漏电极的功函数，有源层2由第一部分21和第二部分22两部分组成，其中，第一部分21通过对有源层进行等离子体处理制得，第二部分22为未经过等离子体处理的有源层，即，第一部分21的功函数大于第二部分22的功函数。且源电极3的功函数小于有源层2的功函数。

结合图6-图9，以及图2所示，制作底栅型薄膜晶体管的步骤包括：

步骤20、如图6所示，提供一衬底基板100，在衬底基板100上依次形成栅电极1、栅绝缘层101、有源层2以及刻蚀阻挡层102，具体步骤可以参见步骤S10-步骤S13，在此不再详述；

步骤S21、如图7所示，对刻蚀阻挡层102进行第一次构图工艺，形成第一过孔7，露出有源层2的一端；

步骤S22、如图8所示，利用氧气、臭氧或氩气，通过第一过孔7对有源层2进行等离子体处理，形成第一部分21，且经过等离子体处理后的有源层的功函数得到了提高。从而使得有源层2由第一部分21和第二部分22组成，其中，第一部分21的功函数略大于第二部分22的功函数；

具体的，第一过孔7用于露出有源层2的第一部分21。

步骤S23、如图9所示，对刻蚀阻挡层102进行第二次构图工艺，形成第二过孔8，露出有源层2的另一端；

具体的，第二过孔7用于露出有源层2的第二部分22。

步骤S24、结合图2和图9所示，在经过步骤23的衬底基板100上形成源电极3和漏电极4。

具体地，可以在经过步骤S23的衬底基板100上采用磁控溅射、热蒸发或其它成膜方法依次沉积欧姆接触层和源漏金属层，源漏金属层的厚度约为可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金。源漏金属层可以是单层结构或者多层结构，多层结构比如Cu\Mo，Ti\Cu\Ti，Mo\Al\Mo等。

在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源电极3和漏电极4的所在区域，光刻胶不保留区域对应于其他区域；通过刻蚀工艺完全刻蚀掉光刻胶不保留区域的源漏金属薄膜，剥离剩余的光刻胶，形成源电极3和漏电极4。在源电极3和有源层2之间形成有第一欧姆接触层5，在漏电极4和有源层图案2之间形成有第二欧姆接触层6。

其中，源电极3和第一欧姆接触层的图案5填充第一过孔7，漏电极4和第二欧姆接触层的图案6填充第二过孔8，结合图2和图9所示。

步骤25、对漏电极4进行等离子体处理，增加其功函数，使得有源层2的功函数小于漏电极4的功函数。

通过步骤S10-S16或S20-S24即可完成本发明实施例中底栅型薄膜晶体管的制作。

当然，本发明的技术方案也适用于顶栅型薄膜晶体管和共面型薄膜晶体管。例如：图10和12所示，即为本发明实施例中顶栅型薄膜晶体管的结构示意图。

图10中的顶栅型薄膜晶体管，整个有源层图案2的功函数一致，源电极3的功函数小于有源层2的功函数，有源层2的功函数小于漏电极4的功函数。

顶栅型薄膜晶体管具体包括：

衬底基板100；

形成在衬底基板100上的有源层2的图案；

形成在有源层2上的刻蚀阻挡层102；

形成在刻蚀阻挡层102上的源电极3和漏电极4，源电极3和漏电极4由不同膜层形成，源电极3的功函数小于漏电极4的功函数，源电极3和漏电极4通过刻蚀阻挡层102中的过孔与有源层2接触。源电极3和有源层2之间形成有第一欧姆接触层5，漏电极4和有源层2之间形成有第二欧姆接触层6；

形成在源电极3和漏电极4上的栅绝缘层101；

形成在栅绝缘层101上的栅电极1。

图11中的顶栅型薄膜晶体管，源电极3和漏电极4由同一膜层形成，且源电极3的功函数小于漏电极4的功函数，有源层2由第一部分21和第二部分22两部分组成，其中，第一部分21通过对有源层进行等离子体处理制得，第二部分22为未经过等离子体处理的有源层，即，第一部分21的功函数略大于第二部分22的功函数。且源电极3的功函数小于有源层2的功函数。顶栅型薄膜晶体管具体包括：

衬底基板100；

形成在衬底基板100上的有源层2的图案；

形成在有源层2上的刻蚀阻挡层102，通过刻蚀阻挡层102中的过孔对有源层2进行等离子体处理，形成第一部分21，使得有源层2由第一部分21和第二部分22两部分组成，且第一部分21的功函数略大于第二部分22的功函数；

形成在刻蚀阻挡层102上的源电极3和漏电极4，源电极3和漏电极4由同一膜层形成，且源电极3的功函数小于漏电极4的功函数。源电极3通过刻蚀阻挡层102中的过孔与第一部分21电性接触，漏电极4通过刻蚀阻挡层102中的过孔与第二部分22电性接触。在源电极3和第一部分21之间形成有第一欧姆接触层5，漏电极4和第二部分22之间形成有第二欧姆接触层6；

形成在源电极3和漏电极4上的栅绝缘层101；

形成在栅绝缘层101上的栅电极1。

结合图11-图13所示，图11中的顶栅型薄膜晶体管的制作工艺包括：

步骤S30、结合图12所示，提供一衬底基板100，通过构图工艺在衬底基板100上形成有源层2的图案。

步骤S31、结合图12所示，在经过步骤S30的衬底基板100上形成刻蚀阻挡层102，在刻蚀阻挡层102中形成过孔9，通过过孔9对有源层2进行等离子体处理，形成第一部分21，使得有源层2由第一部分21和第二部分22两部分组成，且第一部分21的功函数略大于第二部分22的功函数，如图13所示。

步骤32、如图11所示，在经过步骤S31的衬底基板100上形成源电极3和漏电极4；

具体地，在衬底基板100上依次沉积源漏金属层和欧姆接触层，对源漏金属层和欧姆接触层进行构图工艺，同时形成薄膜晶体管的源电极3和漏电极4。其中，源电极3的功函数小于有源层2的功函数。

源电极3通过刻蚀阻挡层102中的过孔与第一部分21接触，漏电极4通过刻蚀阻挡层102中的过孔与第二部分22接触。在源电极3和第一部分21之间形成有第一欧姆接触层5，漏电极4和第二部分22之间形成有第二欧姆接触层6。

步骤S33、对漏电极4进行等离子体处理，增加其功函数，使得有源层2的功函数小于漏电极4的功函数。

步骤S34、如图11所示，在经过步骤S32的衬底基板100上形成栅绝缘层101；

步骤S35、如图11所示，在经过步骤S33的衬底基板100上形成栅电极1。

通过步骤S30-S35即完成图11中顶栅型薄膜晶体管的制作。

根据本发明的技术方案在底栅型薄膜晶体管和顶栅型薄膜晶体管中的具体应用，本领域所属技术人员很容易推出如何在共面型薄膜晶体管中应用本发明的技术方案，在此不再详述。

本发明实施例中还提供一种阵列基板，包括薄膜晶体管，所述薄膜晶体管采用上述的薄膜晶体管，具有较小的漏电流，保证了薄膜晶体管的电学性能。

本发明实施例中还提供一种显示装置，包括阵列基板，所述阵列基板采用上述的阵列基板，提高了显示装置的显示品质。

上述技术方案中，通过设置薄膜晶体管的源电极的功函数小于靠近有源层靠近所述源电极一端的功函数，和/或，所述有源层靠近漏电极一端的功函数小于所述漏电极的功函数，能够显著降低电子从漏电极到沟道，和/或，从沟道到源电极的传输能力，从而可以有效降低薄膜晶体管的漏电流，保证薄膜晶体管的电学性能，使得器件可以正常工作。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (18)

1.一种薄膜晶体管，包括源电极、漏电极和有源层，其特征在于，所述源电极的功函数小于所述有源层靠近所述源电极一端的功函数，和/或，

所述有源层靠近所述漏电极一端的功函数小于所述漏电极的功函数。

2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源电极的功函数小于所述漏电极的功函数。

3.根据权利要求2所述的薄膜晶体管，其特征在于，所述有源层靠近所述源电极一端的功函数小于所述有源层靠近所述漏电极一端的功函数。

4.根据权利要求2所述的薄膜晶体管，其特征在于，所述有源层的功函数从靠近源电极一端向靠近漏电极一端递增。

5.根据权利要求2所述的薄膜晶体管，其特征在于，所述有源层中各部分的功函数一致。

6.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层的功函数大于所述源电极的功函数；

所述有源层靠近所述源电极一端的功函数，大于所述有源层剩余部分的功函数，所述有源层剩余部分的功函数相同。

7.根据权利要求1-6任一项所述的薄膜晶体管，其特征在于，所述源电极与有源层之间形成有第一欧姆接触层，所述漏电极与有源层之间形成有第二欧姆接触层。

8.根据权利要求1-7任一项所述的薄膜晶体管，其特征在于，所述有源层表面覆盖有刻蚀阻挡层；

所述刻蚀阻挡层中形成有第一过孔和第二过孔，所述源电极填充所述第一过孔，所述漏电极填充所述第二过孔。

9.一种薄膜晶体管的制作方法，所述制作方法包括形成薄膜晶体管的源电极、漏电极和有源层的步骤，其特征在于，所述源电极的功函数小于所述有源层靠近所述源电极一端的功函数，和/或，

所述有源层靠近所述漏电极一端的功函数小于所述漏电极的功函数。

10.根据权利要求9所述的制作方法，其特征在于，所述源电极的功函数小于所述漏电极的功函数。

11.根据权利要求10所述的制作方法，其特征在于，所述制作方法包括：

形成源漏金属层，对所述源漏金属层进行构图工艺，形成源电极和漏电极；

对所述漏电极进行等离子体处理，使得所述漏电极的功函数大于所述源电极的功函数。

12.根据权利要求10所述的制作方法，其特征在于，所述制作方法包括：

形成第一源漏金属层，对所述第一源漏金属层进行构图工艺，形成源电极；

形成第二源漏金属层，对所述第二源漏金属层进行构图工艺，形成漏电极，所述第一源漏金属层的功函数小于所述第二源漏金属层的功函数。

13.根据权利要求10所述的制作方法，其特征在于，所述制作方法包括：

对所述有源层进行等离子体处理，使得所述有源层靠近所述源电极一端的功函数小于所述有源层靠近所述漏电极一端的功函数。

14.根据权利要求10所述的制作方法，其特征在于，所述制作方法包括：

对所述有源层进行等离子体处理，使得所述有源层的功函数从靠近源电极一端向靠近漏电极一端递增。

15.根据权利要求9所述的制作方法，其特征在于，所述有源层的功函数大于所述源电极的功函数；

所述有源层靠近所述源电极一端的功函数，大于所述有源层剩余部分的功函数，所述有源层剩余部分的功函数相同。

16.根据权利要求15所述的制作方法，其特征在于，所述制作方法包括：

形成有源层；

在所述有源层上形成刻蚀阻挡层；

对所述刻蚀阻挡层进行第一次构图工艺，形成第一过孔；

通过所述第一过孔对所述第一过孔处的有源层进行等离子体处理，用以提高所述第一过孔处的有源层的功函数；

在所述刻蚀阻挡层上形成源漏金属层，对所述源漏金属层进行构图工艺，形成源电极，其中，所述源电极填充所述第一过孔，所述有源层的功函数大于所述源电极的功函数，经过等离子体处理后的有源层的功函数大于所述有源层剩余部分的功函数，所述有源层剩余部分的功函数相同。

17.一种阵列基板，包括薄膜晶体管，其特征在于，所述薄膜晶体管采用权利要求1-8任一项所述的薄膜晶体管。

18.一种显示装置，包括阵列基板，其特征在于，所述阵列基板采用权利要求17所述的阵列基板。