CN113745342B - 薄膜晶体管、其制作方法及显示面板 - Google Patents
薄膜晶体管、其制作方法及显示面板 Download PDFInfo
- Publication number
- CN113745342B CN113745342B CN202110966612.6A CN202110966612A CN113745342B CN 113745342 B CN113745342 B CN 113745342B CN 202110966612 A CN202110966612 A CN 202110966612A CN 113745342 B CN113745342 B CN 113745342B
- Authority
- CN
- China
- Prior art keywords
- layer
- active layer
- conductive region
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- 238000002161 passivation Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明涉及一种薄膜晶体管、其制作方法及显示面板。所述薄膜晶体管中通过漏极与有源层的肖特基接触，增大该区域的电阻，从而抑制电流逆向从漏极经过金属层、有源层传输至源极，而当阈值电压为负时，由于肖特基接触的存在，可以抑制、减小源极通过有源层流向漏极的漏电流，提升薄膜晶体管的电学稳定性，能够更长时间地稳定工作。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体、其制作方法及显示面板。
背景技术
随着大尺寸、高解析度的电子产品受到越来越多的关注，对薄膜晶体管的性能也提出了越来越高的要求，尤其是晶体管的稳定性能够直接影响着产品的量产开发进度。目前，现有薄膜晶体管10的结构如图1所示，漏极18与源极19通过栅极17导通，电流可以由漏极18经过有源层14流向源极19，或是反向流动，视漏极18与源极19的点位高低而定。然而，当阈值电压为负时，栅极17透过栅极绝缘层极16施加在有源层14的电场不易将薄膜晶体管10关闭(OFF)，容易出现从源极19经过有源层14流向漏极18的漏电流，导致电子产品显示异常。
发明内容
本发明目的在于，解决现有薄膜晶体管存在的漏电流问题。
为实现上述目的，本发明提供一种薄膜晶体管，包括：衬底；设置于所述衬底上的有源层，所述有源层包括导体化区域和非导体化区域；以及分别与所述有源层连接的漏极和源极，其中，所述漏极和所述源极的材料包括金属，所述漏极与所述有源层的所述非导体化区域连接，所述源极与所述有源层的所述导体化区域连接。
可选的，所述薄膜晶体管还包括设置于所述源极和所述漏极之间的栅极绝缘层和设置于所述栅极绝缘层上的栅极，所述栅极绝缘层设置在所述有源层的所述非导体化区域上。
可选的，所述漏极与所述有源层的所述非导体化区域之间还包括金属层。
可选的，所述导体化区域还包括位于所述金属层所对应的所述非导体化区域与所述栅极绝缘层所对应的非导体化区域之间的区域。
可选的，所述金属层完全设置于所对应的所述非导体化区域内。
可选的，所述薄膜晶体管还包括：遮光层，设置于所述衬底与所述有源层之间；缓冲层，设置于所述遮光层与所述有源层之间；钝化层，覆盖于所述栅极与所述有源层上；所述钝化层开设有暴露至少部分所述金属层的第一通孔，所述漏极通过所述第一通孔与所述金属层连接。
可选的，所述钝化层还开设有暴露至少部分所述导体化区域的第二通孔以及暴露至少部分所述遮光层的第三通孔，所述源极通过所述第二通孔与所述有源层连接，所述源极通过所述第三通孔与所述遮光层连接。
为达到上述目的，本发明还提供一种显示面板，包括多个像素单元，每个所述像素单元包括如前所述的薄膜晶体管。
为达到上述目的，本发明还提供一种薄膜晶体管的制作方法，所述制作方法包括：
提供衬底；
在所述衬底上形成有源层；
在所述有源层上形成栅极绝缘层；
图案化所述栅极绝缘层以露出源极形成区；
在所述栅极绝缘层上形成栅极；
对所述有源层进行导体化；
形成钝化层覆盖所述栅极与所述有源层；
在所述钝化层开设第一通孔以及第二通孔，所述第二通孔暴露至少部分的所述源极形成区；
于所述第一通孔内形成漏极且于所述第二通孔内形成源极。
可选的，所述图案化所述栅极绝缘层以露出所述源极形成区的步骤同时还包括图案化所述栅极绝缘层以露出漏极形成区，所述在所述栅极绝缘层上形成所述栅极的步骤同时还包括在所述漏极形成区形成金属层。
本发明的有益效果在于，本发明提供的薄膜晶体管，通过漏极与有源层的肖特基接触，增大该区域的电阻，从而抑制电流逆向从漏极经过金属层、有源层传输至源极，而当阈值电压为负时，由于肖特基接触的存在，可以抑制、减小源极通过有源层流向漏极的漏电流，提升薄膜晶体管的电学稳定性，能够更长时间地稳定工作。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1是现有薄膜晶体管的结构示意图；
图2a是本发明一实施例中的薄膜晶体管的结构示意图；
图2b是本发明另一实施例中的薄膜晶体管的结构示意图；
图2c是本发明一实施例中的薄膜晶体管的制作方法流程示意图；
图2d是本发明另一实施例中的薄膜晶体管的制作方法流程示意图；
图3a～图3j是本发明一实施例中的薄膜晶体管的制作方法对应的结构示意图；
图4a～图4i是本发明一实施例中的薄膜晶体管的制作方法对应的结构示意图；
图5是本发明一实施例中的显示面板的结构示意图；
图中部件编号如下：
10、100、100’、薄膜晶体管，110、衬底，120、遮光层，130、缓冲层，14、140、140’、有源层，141、导体化区域，142、非导体化区域，1421、第一非导体化区域，1422、第二非导体化区域，150、钝化层，151、第一通孔，152、第二通孔，153、第三通孔，16、160、栅极绝缘层，17、170、栅极，18、180、漏极，181、金属层，19、190、源极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的一个实施例中，所述薄膜晶体管中的通过漏极与有源层的肖特基接触，增大该区域的电阻，从而抑制电流逆向从漏极经过金属层、有源层传输至源极。而当阈值电压为负时，由于肖特基接触的存在，可以抑制、减小源极通过有源层流向漏极的漏电流，提升薄膜晶体管的电学稳定性，能够更长时间地稳定工作。作为典型应用，所述薄膜晶体管可被应用于显示面板中。
本发明的一个实施例中，参照图2a，薄膜晶体管100包括依次层叠设置的衬底110、遮光层120、缓冲层130、有源层140、栅极绝缘层160、栅极170、钝化层150、漏极180和源极190。所述遮光层120设置于所述衬底110表面。所述缓冲层130覆盖遮光层120与与衬底110。有源层140设置于缓冲层130上。栅极绝缘层160设置于有源层140上。栅极170设置于栅极绝缘层160上。栅极绝缘层160和栅极170设置于漏极180和源极190之间。所述漏极180和所述源极190的材料包括金属。钝化层150覆盖于栅极170、有源层140和缓冲层130上。
在本实施例中，有源层140包括导体化区域141和非导体化区域142。所述漏极180与有源层140的非导体化区域142接触，从栅极绝缘层160下方延伸至漏极180，即，栅极绝缘层160在有源层140上的正投影位于非导体化区域142内；漏极180在有源层140上的正投影位于非导体化区域142内，由于漏极180的材料分别包括金属，漏极180与未导体化的有源层140相接触、搭接，形成肖特基接触，漏极180与有源层140的接触面即肖特基结，肖特基接触形成极高的逆向阻抗，因此电流无法由漏极180传输至有源层140并进而传输至源极190，此外，由于肖特基接触的形成，可增加顺向偏压时的漏极180与有源层140接触位置的阻值，从而在阈值电压为负时，若有漏电流欲从源极190通过有源层140传输至漏极180，会因为漏极180与有源层140接触位置阻值的存在而被抑制，实现对漏电流的抑制，減少漏电流现象，提升薄膜晶体管100的电学稳定性，能够更长时间地稳定工作。
在本实施例中，钝化层150开设有暴露至少部分非导体化区域142的第一通孔151，所述漏极180通过第一通孔151与非导体化区域142连接。钝化层150还开设有暴露至少部分所述导体化区域141的第二通孔152以及暴露至少部分所述遮光层120的第三通孔153，所述源极190通过所述第二通孔152与所述有源层140连接，所述源极190通过所述第三通孔153与所述遮光层120连接。具体的，所述遮光层120的材料包括金属。
在本实施例中，非导体化区域142的宽度于大于栅极绝缘层160的宽度。
在本实施例中，所述薄膜晶体管100为顶栅型薄膜晶体管。栅极170包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种的合金。
本发明的一个实施例中，参照图2b，薄膜晶体管100’包括依次层叠设置的衬底110、遮光层120、缓冲层130、有源层140’、栅极绝缘层160、栅极170、钝化层150、漏极180和源极190。所述遮光层120设置于所述衬底110表面，所述缓冲层130覆盖遮光层120与衬底110，有源层140’设置于缓冲层130上，栅极绝缘层160设置于有源层140’上，栅极170设置于栅极绝缘层160上，栅极绝缘层160和栅极170设置于漏极180和源极190之间，所述漏极180和所述源极190的材料分别包括金属，钝化层150覆盖于栅极170、有源层140’和缓冲层130上。
在本实施例中，有源层140’包括导体化区域141和非导体化区域142，所述漏极180与有源层140’的非导体化区域142之间还包括金属层181，非导体化区域142包括第一非导体化区域1421和第二非导体化区域1422，第一非导体化区域1421与栅极绝缘层160相对应，即，栅极绝缘层160在有源层140’上的正投影位于第一非导体化区域1421内，第一非导体化区域1421即沟道区域；第二非导体化区域1422与金属层181相对应，即金属层181在有源层140’上的正投影位于第二非导体化区域1422内，即，金属层181完全设置于非导体化区域142内，由于金属层181与未导体化的有源层140’相接触、搭接，形成肖特基接触，金属层181与有源层140’的接触面即肖特基结，肖特基接触形成极高的逆向阻抗，因此电流无法由漏极180经由金属层181传输至有源层140’并进而传输至源极190，此外，由于肖特基接触的形成，可增加順向偏压时的金属层181与有源层140’接触位置的阻值，从而在阈值电压为负时，若漏电流欲从源极190通过有源层140’、金属层181传输至漏极180，会因为金属层181与有源层140’接触位置阻值的存在而被抑制，实现对漏电流的抑制，減少漏电流现象，提升薄膜晶体管100的电学稳定性，能够更长时间地稳定工作。
其中，钝化层150开设有暴露至少部分所述金属层181的第一通孔151，所述漏极180通过第一通孔151与所述金属层181连接，钝化层150还开设有暴露至少部分所述导体化区域141的第二通孔152以及暴露至少部分所述遮光层120的第三通孔153，所述源极190通过所述第二通孔152与所述有源层140’连接，所述源极190通过所述第三通孔153与所述遮光层120连接。具体的，所述遮光层120的材料包括金属。
在本实施例中，栅极绝缘层160的宽度与第一非导体化区域1421的宽度相同；金属层181的宽度与第二非导体化区域1422的宽度相同。作为一种改进，栅极绝缘层160的宽度小于第一非导体化区域1421的宽度；金属层181的宽度小于第二非导体化区域1422的宽度。
在本实施例中，所述薄膜晶体管100为顶栅型薄膜晶体管，其中，形成金属层181的材料与形成栅极170的材料相同，包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)中的一种或多种的合金。
参照图2b，在本实施例中，第一非导体化区域1421和第二非导体化区域1422之间的区域仍設有导体化区域141，即第一非导体化区域1421与第二非导体化区域1422不直接连接，而是间隔设置。与源极190连接的有源层140’所对应的区域为导体化区域141，该导体化区域141与第一非导体化区域1421相接。
参照图2c，本发明还提供一种薄膜晶体管的制作方法，所述制作方法包括步骤S110至步骤S190：
步骤S110:提供衬底；
步骤S120:在所述衬底上形成有源层；
步骤S130:在所述有源层上形成栅极绝缘层；
步骤S140:图案化所述栅极绝缘层以露出源极形成区；
步骤S150:在所述栅极绝缘层上形成栅极；
步骤S160:对所述有源层进行导体化；
步骤S170:形成钝化层覆盖所述栅极与所述有源层；
步骤S180:在所述钝化层开设第一通孔以及第二通孔，所述第二通孔暴露至少部分的所述源极形成区；
步骤S190:于所述第一通孔内形成漏极且于所述第二通孔内形成源极。
参照图2d，本发明还提供一种薄膜晶体管的制作方法，包含步骤S210至步骤S290，与图2c的制作方法類似，其差別在于：
步骤S240：图案化所述栅极绝缘层以露出所述源极形成区及漏极形成区，以及步骤S250：同时在所述栅极绝缘层上形成所述栅极以及在所述漏极形成区形成金属层。
具体的，参照图3a～图3j，本发明所提供的薄膜晶体管100的制作方法包括：
提供衬底110；
在衬底110上形成遮光层120；
在遮光层120上形成缓冲层130；
在缓冲层130上形成有源层140；
在有源层140上形成栅极绝缘层160；
图案化所述栅极绝缘层160以露出源极形成区140s；
在栅极绝缘层160上形成栅极170；
对有源层140进行导体化；
形成钝化层150覆盖栅极170与有源层140；
在钝化层150开设暴露至少部分有源层140的第一通孔151、暴露至少部分源极形成区的第二通孔152和暴露至少部分遮光层120的第三通孔153；
于所述第一通孔151内形成漏极180，漏极180通过第一通孔151与有源层140连接；
于所述第二通孔152内形成源极190，源极190通过第二通孔152与有源层140连接，源极190通过第三通孔153与遮光层120连接。
其中，在本实施例中，形成有源层140的材料为铟镓锌氧化物(IGZO)。在其他实施例中，形成有源层140的材料可选用铟锌锡氧化物(IZTO)和铟镓锌锡氧化物(IGZTO)中的一种。
对有源层140进行导体化处理的方法为等离子体处理，降低金属氧化物半导体材料中的氧元素含量，使金属氧化物半导体材料的电阻率下降，变为导体。具体的，对于形成材料为IGZO的有源层140的导体化方法中，采用的等离子体选自氢气等离子体、氦气等离子体、氩气等离子体及氨气等离子体中的一种或多种。其中，由于栅极绝缘层160和栅极170的阻挡，使得与漏极180对应的有源层140区域、与栅极绝缘层160相对应的有源层140区域不被导体化，即形成非导体化区域142，而未被栅极绝缘层160和栅极170阻挡的有源层140区域(即源极形成区140s)，则形成导体化区域141。
第一通孔151、第二通孔152和第三通孔153在同一道光刻制程中形成。
有源层140下方设置遮光层120，能够保护有源层140不被光线照射，避免TFT产生阈值电压负漂现象；并且，通过将遮光层120连接至源极190，使所述遮光层120上产生稳定的电压，避免产生浮栅效应，从而有效提升薄膜晶体管100的工作稳定性。
具体的，参照图4a～图4i，本发明所提供的薄膜晶体管100’的制作方法包括：
提供衬底110；
在衬底110上形成遮光层120；
在遮光层120上形成缓冲层130；
在缓冲层130上形成有源层140’；
在有源层140’上形成栅极绝缘层160；
图案化所述栅极绝缘层160以露出源极形成区140s及漏极形成区140d；
沉积栅极金属层并图案化栅极金属层以形成位在栅极绝缘层160上的栅极170及位在所述漏极形成区的金属层181；
对有源层140’进行导体化；
形成钝化层150覆盖栅极170、金属层181与有源层140’；
图案化钝化层150以在钝化层150开设暴露至少部分金属层181的第一通孔151、暴露至少部分源极形成区的第二通孔152和暴露至少部分遮光层120的第三通孔153；
沉积源漏极金属层并图案化源漏极金属层以于所述第一通孔151内形成漏极180，于所述第二通孔152内形成源极190，其中，漏极180通过第一通孔151与金属层181连接；源极190通过第二通孔152与有源层140’连接，另外，源极190还通过第三通孔153与遮光层120连接。
其中，在本实施例中，形成有源层140’的材料为铟镓锌氧化物(IGZO)。在其他实施例中，形成有源层140’的材料可选用铟锌锡氧化物(IZTO)和铟镓锌锡氧化物(IGZTO)中的一种。
对有源层140’进行导体化处理的方法为等离子体处理，降低金属氧化物半导体材料中的氧元素含量，使金属氧化物半导体材料的电阻率下降，变为导体。具体的，对于形成材料为IGZO的有源层140’的导体化方法中，采用的等离子体选自氫气等离子体、氦气等离子体、氩气等离子体及氨气等离子体中的一种或多种。其中，金属层181的阻挡以及栅极绝缘层160和栅极170的阻挡，使得与金属层181对应的有源层140’区域、与栅极绝缘层160相对应的有源层140’区域不被导体化，即形成非导体化区域142，而未被金属层181以及栅极绝缘层160和栅极170阻挡的有源层140’区域，则形成导体化区域141。
有源层140’下方设置遮光层120，能够保护有源层140’不被光线照射，避免TFT产生阈值电压负漂现象；并且，通过将遮光层120连接至源极190，使所述遮光层120上产生稳定的电压，避免产生浮栅效应，从而有效提升薄膜晶体管100的工作稳定性。
本发明还提供一种显示面板200，包括多个像素单元Px，每个所述像素单元Px包括如前所述的薄膜晶体管100或100’。显示面板200例如为液晶显示面板、有机发光显示面板或微发光二极管显示面板。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出多个改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (6)
1.一种薄膜晶体管，其特征在于，包括：
衬底；
设置于所述衬底上的有源层，所述有源层包括导体化区域和非导体化区域；以及
分别与所述有源层连接的漏极和源极，其中，所述漏极和所述源极的材料包括金属，所述漏极与所述有源层的所述非导体化区域连接，所述源极与所述有源层的所述导体化区域连接；
所述漏极与所述有源层的所述非导体化区域之间还包括金属层；
所述导体化区域还包括位于所述金属层所对应的所述非导体化区域与栅极绝缘层所对应的非导体化区域之间的区域，所述栅极绝缘层设置在所述有源层的所述非导体化区域上；
所述金属层完全设置于所对应的所述非导体化区域内，形成肖特基接触。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管包括设置于所述源极和所述漏极之间的栅极绝缘层和设置于所述栅极绝缘层上的栅极。
3.如权利要求2所述的薄膜晶体管，其特征在于，
所述薄膜晶体管还包括：
遮光层，设置于所述衬底与所述有源层之间；
缓冲层，设置于所述遮光层与所述有源层之间；
钝化层，覆盖于所述栅极与所述有源层上；
所述钝化层开设有暴露至少部分所述金属层的第一通孔，所述漏极通过所述第一通孔与所述金属层连接。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述钝化层还开设有暴露至少部分所述导体化区域的第二通孔以及暴露至少部分所述遮光层的第三通孔，所述源极通过所述第二通孔与所述有源层连接，所述源极通过所述第三通孔与所述遮光层连接。
5.一种显示面板，其特征在于，包括多个像素单元，每个所述像素单元包括如权利要求1~4中任一项所述的薄膜晶体管。
6.一种薄膜晶体管的制作方法，其特征在于，所述制作方法包括：
提供衬底；
在所述衬底上形成有源层；
在所述有源层上形成栅极绝缘层；
图案化所述栅极绝缘层以露出源极形成区；
在所述栅极绝缘层上形成栅极；
对所述有源层进行导体化，形成导体化区域；
形成钝化层覆盖所述栅极与所述有源层；
在所述钝化层开设第一通孔以及第二通孔，所述第二通孔暴露至少部分的所述源极形成区；
于所述第一通孔内形成漏极且于所述第二通孔内形成源极，所述源极与所述有源层的所述导体化区域连接，所述漏极与所述有源层的所述非导体化区域之间还包括金属层；
所述图案化所述栅极绝缘层以露出所述源极形成区的步骤同时还包括图案化所述栅极绝缘层以露出漏极形成区，所述在所述栅极绝缘层上形成所述栅极的步骤同时还包括在所述漏极形成区形成金属层；
所述导体化区域包括位于所述金属层所对应的所述非导体化区域与所述栅极绝缘层所对应的非导体化区域之间的区域；
所述金属层完全设置于所对应的所述非导体化区域内，形成肖特基接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110966612.6A CN113745342B (zh) | 2021-08-23 | 2021-08-23 | 薄膜晶体管、其制作方法及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110966612.6A CN113745342B (zh) | 2021-08-23 | 2021-08-23 | 薄膜晶体管、其制作方法及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113745342A CN113745342A (zh) | 2021-12-03 |
| CN113745342B true CN113745342B (zh) | 2023-09-26 |
Family
ID=78732227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110966612.6A Active CN113745342B (zh) | 2021-08-23 | 2021-08-23 | 薄膜晶体管、其制作方法及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113745342B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593909A (en) * | 1993-06-25 | 1997-01-14 | Samsung Electronics Co., Ltd. | Method for fabricating a MOS transistor having an offset resistance |
| CN104576749A (zh) * | 2014-10-31 | 2015-04-29 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
| WO2020238557A1 (zh) * | 2019-05-30 | 2020-12-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、电子装置基板及电子装置 |
-
2021
- 2021-08-23 CN CN202110966612.6A patent/CN113745342B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5593909A (en) * | 1993-06-25 | 1997-01-14 | Samsung Electronics Co., Ltd. | Method for fabricating a MOS transistor having an offset resistance |
| CN104576749A (zh) * | 2014-10-31 | 2015-04-29 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及显示装置 |
| WO2020238557A1 (zh) * | 2019-05-30 | 2020-12-03 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、电子装置基板及电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113745342A (zh) | 2021-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11817462B2 (en) | Thin film transistor, array substrate, and method for fabricating array substrate | |
| CN110071176B (zh) | 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 | |
| CN111129104B (zh) | 一种显示面板及显示面板制程方法 | |
| EP3089217B1 (en) | Thin film transistor, preparation method therefor, array substrate, and display device | |
| US20230095169A1 (en) | Thin film transistor substrate, manufacturing method thereof, and display panel | |
| KR20070031165A (ko) | 투명 박막 트랜지스터 및 그의 제조방법 | |
| US20170194168A1 (en) | Method of fabricating array substrate | |
| KR101082254B1 (ko) | 유기전계발광 표시 장치 및 그의 제조 방법 | |
| KR20170126535A (ko) | 박막 트랜지스터 표시판 | |
| CN103956386A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| KR20150050051A (ko) | 액정표시장치용 어레이기판 및 그의 제조방법 | |
| CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN111293153A (zh) | 一种显示面板及显示面板制程方法 | |
| CN111403488B (zh) | 薄膜晶体管及其制备方法、显示用基板及显示装置 | |
| CN113745342B (zh) | 薄膜晶体管、其制作方法及显示面板 | |
| WO2022148260A1 (zh) | 薄膜晶体管阵列基板及其制备方法、显示面板 | |
| CN114823914A (zh) | 阵列基板及其制作方法、显示面板 | |
| CN104716193A (zh) | 一种薄膜晶体管及其制备方法和应用 | |
| US20240194685A1 (en) | Driving substrate, method for fabricating same, and display panel | |
| CN112582342A (zh) | 阵列基板的制作方法 | |
| CN111668268A (zh) | 一种oled显示装置及制作方法 | |
| KR20160106278A (ko) | 산화물 박막트랜지스터를 포함하는 표시장치용 어레이기판 및 그 제조방법 | |
| KR20160084923A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN109638034A (zh) | 显示面板的制造方法 | |
| US20240186336A1 (en) | Display panel and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |