CN104576554B - 一种封装件及其制造方法 - Google Patents
一种封装件及其制造方法 Download PDFInfo
- Publication number
- CN104576554B CN104576554B CN201510039040.1A CN201510039040A CN104576554B CN 104576554 B CN104576554 B CN 104576554B CN 201510039040 A CN201510039040 A CN 201510039040A CN 104576554 B CN104576554 B CN 104576554B
- Authority
- CN
- China
- Prior art keywords
- packaging part
- marmem
- packaging
- plastic packaging
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
本发明公开了一种封装件及其制造方法。该封装件包括基板、设置在基板上的芯片、用于塑封芯片的塑封层以及设置在塑封层上的形状记忆合金。通过本发明的封装件及其制造方法,能够改善封装件的翘曲和散热问题。
Description
技术领域
本发明涉及半导体封装领域,更具体地说,涉及一种封装件及其制造方法。
背景技术
现有封装件的结构一般如图1所示,封装件包括基板1、设置在基板1上的芯片2、塑封芯片2的塑封层3以及焊球阵列6。其制造工艺主要包括使芯片2通过键合线或凸点附着到基板上,然后进行塑封,最后设置焊球。随着电子产品轻量化、小型化的要求,封装件趋于薄型、小型化。而在这种封装件的制造过程中,散热变得困难并且因各封装材料(引线框架、芯片、粘接剂、塑封料)之间的热膨胀系数(CTE)不匹配容易产生局部热应力,使得封装件产生翘曲。这样的翘曲不仅使塑封后续制程难度加大,在成品塑封SMT组装时制程不良增高,而且容易产生芯片及封装裂纹等严重的器件失效问题。因此,尤其是对于薄型、高密度、高频率的产品来说封装件的散热及翘曲问题成为亟需解决的问题。
为了解决上述问题,专利文献1(CN102332436A)提出了一种形状记忆合金核心结构的封装件,该技术是将形状记忆合金嵌入封装件的基板中,利用形状记忆合金在高温下产生形变的特性,来部分地抑制和/或抵消基板和塑封料在高温下的变形。但是,将形状记忆合金设置在基板中的工艺较为复杂,而且对于覆铜板等刚性基板来说,这种将形状记忆合金设置在刚性结构中的方式会严重制约形状记忆合金的抗翘曲的效果,而且有时会损坏基板。
另外,专利文献2(CN101142673A)提出了一种半导体器件,在该半导体器件中,由形状记忆合金构成的金属板通过粘接剂直接粘贴在基板与芯片之间,利用形状记忆合金的复原力来抵消高温时器件产生的热应力。但是,由于在这种结构中,金属板仅通过粘接剂直接粘贴在芯片上,而通常粘结层的厚度比其它层的厚度小得多(一般小20倍以上),因此会发生由于形状记忆合金在高温下弯曲而导致芯片损坏。另外,即使在这种半导体器件中,形状记忆合金的抗翘曲的效果也并不理想。
发明内容
因此,为了解决上述问题中的一个或多个,本发明提供一种封装件,该封装件包括基板、设置在基板上的芯片、用于塑封芯片的塑封层以及设置在塑封层上的形状记忆合金。
根据本发明的示例性实施例,形状记忆合金的变形温度可以为200℃~260℃。
根据本发明的示例性实施例,形状记忆合金可以包括铜-镍-钛合金、铁-镍-钛合金和镍-钛-硅合金中的至少一种。
根据本发明的示例性实施例,塑封层的厚度与芯片的厚度的比值可以为2.2~2.8。
根据本发明的示例性实施例,塑封层可以包括甲基丙烯酸甲酯-苯乙烯共聚物、酚醛环氧树脂、甲酚甲醛环氧树脂、溴化酚醛环氧树脂中的至少一种。
本发明还提供一种封装件的制造方法,所述封装件的制造方法包括以下步骤:(i)设置基板;(ii)在基板上设置芯片;(iii)对芯片进行塑封,以在芯片上设置塑封层;(iv)在塑封层上设置形状记忆合金。
根据本发明的示例性实施例,封装件的制造方法还可以包括在步骤(iv)之后进行的塑封固化工艺。
根据本发明的示例性实施例,封装件的制造方法还可以包括在塑封固化工艺之后,在基板上设置焊球阵列。
根据本发明的示例性实施例,形状记忆合金的变形温度范围可以为200℃~260℃。
根据本发明的示例性实施例,塑封固化工艺的温度可以在形状记忆合金的变形温度范围内。
通过本发明的提供的封装件及其制造方法,能够使封装件的翘曲和散热问题得到改善。
附图说明
图1是示出现有技术中的封装件的结构示意图。
图2A~图2E是本发明使用的技术的示意性原理图。
图3是示出根据本发明实施例的封装件的结构示意图。
图4是根据本发明实施例的制造封装件的方法的流程图。
图5A~图5D是示出根据本发明实施例的制造封装件的方法的示意图。
具体实施方式
下文中,将参照附图来详细描述示例实施例。然而,示例实施例可以以许多不同的形式来实施,且不应该限于这里阐述的实施例。相反,提供这些实施例使得本公开将是彻底并完整的,并将使示例实施例的范围充分地传达给本领域技术人员。为了清楚起见,在附图中夸大了层和区域的尺寸和相对尺寸。在附图中,相同的标号始终表示相同的元件。
需要说明的是,本发明所使用的形状记忆合金(Shape Memory Alloy)是一种具有形状记忆效应(Shape Memory Effect)的材料,这种材料经适当的热处理后具有回复形状的能力。本发明的形状记忆合金通常可以是镍钛合金材料,例如,根据本发明的示例性实施例的形状记忆合金可以包括铜-镍-钛合金、铁-镍-钛合金或镍-钛-硅合金,但本发明不限于此,根据本发明的实施例的形状记忆合金还可以包括其它种类的形状记忆合金。本发明利用形状记忆合金的这种特性,在使用前,可以根据预先的实验,确定形状记忆合金发生的变形(例如变形方向)。
现在将参照图2A~图2E来说明本发明的技术原理。图2A~图2E是本发明使用的技术的示意性原理图。如图2A所示,封装件100在高温下发生翘曲。如图2B和图2C所示,本发明所采用的形状记忆合金200在高温下发生形变并且在低温(例如,室温)下恢复并保持平整的形状。需要说明的是,本发明的形状记忆合金200在高温下发生的变形的方向与封装件100的翘曲方向正好相反。这样,如图2D所示,在塑封工艺之后通过将形状记忆合金200贴附在封装件100的塑封层上,在随后的高温塑封固化工艺中,形状记忆合金200发生与封装件100的翘曲方向相反的形变,使得整个封装件100在高温塑封固化工艺之后变得平整(如图2E所示),实现本发明的效果。另外,在封装件100的塑封层上贴附形状记忆合金200还有利于封装件100的散热。
图3是示出根据本发明实施例的封装件的结构示意图。参见图3,本发明的封装件包括基板1、通过粘合剂而粘合在基板1上的芯片2、塑封芯片2的塑封层3以及设置在塑封层3上的形状记忆合金5,其中,形状记忆合金5可以通过粘合层4来粘合在塑封层3上,芯片2以引线键合的方式实现与外部的电气连接。另外,本发明的芯片可以是硅芯片。
如图3所示,与现有技术不同的是,本发明的封装件中形状记忆合金5设置在塑封层3上,这样设置的优点在于,在形状记忆合金5在抗翘曲的过程中,塑封层3作为缓冲层或保护层而发挥作用,从而避免因形状记忆合金5直接作用于芯片2或基板1而导致芯片2或基板1损伤。
另外,如图3所示,根据本发明的实施例,塑封层3的高度用h1表示,芯片2的高度用h2表示,则h1/h2的比值优选为2.2~2.8,进一步优选为2.4~2.6。如果h1/h2的值大于2.8,则塑封层3相对于芯片2的厚度过大,会影响形状记忆合金5的抗翘曲效果;如果h1/h2的值小于2.2,塑封层3相对于芯片2的厚度过小,则在形状记忆合金5抗翘曲的过程中,塑封层3对芯片2的保护作用变差。发明人发现,在h1/h2的值为2.4~2.6的情况下,形状记忆合金的抗翘曲和散热的综合效果最好。
本发明的塑封层的材料可以是本领域常用的树脂材料,例如,可以包括甲基丙烯酸甲酯-苯乙烯共聚物、酚醛环氧树脂、甲酚甲醛环氧树脂、溴化酚醛环氧树脂、二氧化硅粉、炭黑、苄基二甲胺和硅氧烷偶联剂等中的任意一种或几种,但是,形成塑封层的材料不限于此。
下面,将参照图4和图5对本发明的封装件的制造方法进行说明。图4是根据本发明实施例的制造封装件的方法的流程图。如图4所示,本发明的封装件的制造方法包括:设置基板→在基板上设置芯片→对芯片进行塑封→在塑封层上设置形状记忆合金→进行塑封固化工艺→设置焊球阵列。需要说明的是,本发明的形状记忆合金的变形温度范围可以为200℃~260℃,优选为210℃~250℃,进一步优选为220℃~230℃,并且塑封固化工艺的温度在形状记忆合金的变形温度范围内。
如图5A所示,在进行芯片2的塑封工艺之后,封装件发生翘曲。接着,如图5B所示,将形状记忆合金5通过粘合层4而粘合在塑封层3上。需要说明的是,虽然在本实施例中示出了粘合层4,但是由于在贴附形状记忆合金5时的塑封层3还未固化,因此,也可以将形状记忆合金5直接贴合在塑封层3上而省略粘合层4。然后,进行塑封固化工艺,形状记忆合金5在塑封固化工艺的高温下发生形变,其中,形状记忆合金5发生形变的方向与封装件1发生翘曲的方向相反,从而实现抗翘曲的效果。如图5C所示,在塑封固化工艺结束后温度降低,设置有形状记忆合金5的封装件变得平整。然后,如图5D所示,设置焊球阵列6。
需要说明的是,在本发明的封装件的制造方法通过在塑封工艺之后、塑封固化工艺之前设置形状记忆合金,可以实现形状记忆合金的抗翘曲效果最优化。其原因在于,在封装件的制造过程中,塑封工艺和塑封固化工艺是封装件发生翘曲最严重的两个阶段,而且在塑封工艺中已经发生了翘曲的封装件在塑封固化工艺中翘曲会进一步恶化,针对这种情况,本发明在塑封工艺之后且塑封固化工艺之前这样的特定时机将形状记忆合金设置在塑封层上,使得形状记忆合金在随后的塑封固化工艺中在高温下发生与封装件的翘曲方向相反的形变,这样,在防止了封装件的翘曲恶化的同时还可以校正封装件的翘曲。发明人通过实验发现,与以往的设置有形状记忆合金的封装件(将形状记忆合金设置在封装件的内部等)相比,利用在塑封工艺之后且塑封固化工艺之前将形状记忆合金设置在塑封层上的方式由于抑制了整个封装件的翘曲,因此抗翘曲的效果优异。另外,本发明的封装件也不会发生因形状记忆合金的形变所导致的封装件内部的芯片及基板等的损坏。
下面将结合对比示例来说明本发明的封装件的效果。需要说明的是,为了使本发明的封装件的效果对比更加明显,在下面的对比实验中除非另有说明,否则根据本发明的实施例的封装件和根据现有技术的对比示例的封装件所采用的材料及相应各层的厚度均相同。
实施例1
按照图3所示的结构,利用图4的制造工艺来制造本发明实施例1的封装件,其中,形状记忆合金5采用铜-镍-钛合金,基板1采用PCB,塑封层3的高度h1为0.7mm,芯片2的高度h2为0.25mm。
实施例2
在实施例2中,除塑封层的高度h1为0.6mm,芯片的高度h2为0.25mm之外,其它与实施例1相同。
对比示例1
在对比示例1中,除对比示例1的塑封层上不设置形状记忆合金之外,其它与实施例1相同。
对比示例2
在对比示例2中,除将实施例1的形状记忆合金设置在基板中之外,其它与实施例1相同。
对比示例3
在对比示例3中,除将实施例1的形状记忆合金设置通过粘合层粘附在芯片与基板之间以外,其它与实施例1相同。
对实施例1~2及对比示例1~3的封装件的翘曲值进行测定,并且将各封装件拆开,观察芯片及基板损伤情况,结果示出在表1中。
表1
翘曲值(mm) | 芯片损伤状况 | 基板损伤状况 | |
实施例1 | 0.020 | 无 | 无 |
实施例2 | 0.015 | 无 | 无 |
对比示例1 | 0.042 | 无 | 无 |
对比示例2 | 0.038 | 无 | 表面有细微的鼓起 |
对比示例3 | 0.031 | 有压痕 | 无 |
由上可知,本发明的封装件与以往技术相比,抗翘曲效果优异,并且不会对基板及芯片造成损伤。
总结来说,根据本发明提供的封装件及其制造方法具有以下技术效果:
(1)改善了封装件的翘曲和散热问题;
(2)由于直接将形状记忆合金设置在塑封层上,因此制造工艺简单;
(3)通过限定塑封层与芯片的相对高度,使得本发明的抗翘曲效果进一步优化;
(4)利用已有的塑封层作为缓冲层和保护层,使得在形状记忆合金在发挥抗翘曲作用的过程中不会对芯片和基板造成损伤;
(5)通过在塑封工艺之后且塑封固化工艺之前这样的特定时机将形状记忆合金设置在塑封层上,使得在制造封装件的过程中抑制整个封装件的翘曲,并且无需另外的加热步骤。
虽然已经参照本发明的示例性实施例具体地示出并描述了本发明,但是本领域普通技术人员将理解,在不脱离如所附权利要求和它们的等同物所限定的本发明的精神和范围的情况下,可以在此做出形式和细节上的各种改变。应当仅仅在描述性的意义上而不是出于限制的目的来考虑实施例。因此,本发明的范围不是由本发明的具体实施方式来限定,而是由权利要求书来限定,该范围内的所有差异将被解释为包括在本发明中。
Claims (8)
1.一种封装件,其特征在于,所述封装件包括:
基板;
芯片,设置在基板上;
塑封层,塑封芯片;以及
形状记忆合金,通过粘合层粘合在塑封层上,其中,所述形状记忆合金发生形变的方向与所述封装件的翘曲方向相反,
其中,所述塑封层的厚度与所述芯片的厚度的比值为2.2~2.8。
2.根据权利要求1所述的封装件,其特征在于,所述形状记忆合金的变形温度为200℃~260℃。
3.根据权利要求1所述的封装件,其特征在于,所述形状记忆合金包括铜-镍-钛合金、铁-镍-钛合金和镍-钛-硅合金中的至少一种。
4.根据权利要求1所述的封装件,其特征在于,所述塑封层包括甲基丙烯酸甲酯-苯乙烯共聚物、酚醛环氧树脂、甲酚甲醛环氧树脂和溴化酚醛环氧树脂中的至少一种。
5.一种封装件的制造方法,其特征在于,所述封装件的制造方法包括以下步骤:
(i)设置基板;
(ii)在基板上设置芯片;
(iii)对芯片进行塑封,以在芯片上设置塑封层;
(iv)利用粘合层在塑封层上粘合形状记忆合金,
(v)在步骤(iv)之后进行塑封固化工艺,
其中,控制所述塑封层的厚度与所述芯片的厚度的比值为2.2~2.8,
其中,在塑封固化工艺中,所述形状记忆合金发生与所述封装件的翘曲方向相反的形变。
6.根据权利要求5所述的封装件的制造方法,其特征在于,所述封装件的制造方法还包括在塑封固化工艺之后,在基板上设置焊球阵列。
7.根据权利要求5所述的封装件的制造方法,其特征在于,所述形状记忆合金的变形温度范围为200℃~260℃。
8.根据权利要求7所述的封装件的制造方法,其特征在于,执行塑封固化工艺所使用的温度在所述形状记忆合金的变形温度范围内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510039040.1A CN104576554B (zh) | 2015-01-26 | 2015-01-26 | 一种封装件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510039040.1A CN104576554B (zh) | 2015-01-26 | 2015-01-26 | 一种封装件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104576554A CN104576554A (zh) | 2015-04-29 |
CN104576554B true CN104576554B (zh) | 2017-08-08 |
Family
ID=53092271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510039040.1A Active CN104576554B (zh) | 2015-01-26 | 2015-01-26 | 一种封装件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104576554B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020078559A1 (en) * | 2018-10-18 | 2020-04-23 | Applied Materials, Inc. | Holding device for holding a substrate, carrier for holding a substrate, and method for releasing a substrate from a holding device |
CN111384000A (zh) * | 2018-12-29 | 2020-07-07 | 中兴通讯股份有限公司 | 芯片封装 |
CN114512823B (zh) * | 2022-01-12 | 2023-09-01 | 中国电子科技集团公司第十研究所 | 相控阵天线阵面阵元自适应封装工艺方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101142673A (zh) * | 2005-03-18 | 2008-03-12 | 富士通株式会社 | 半导体器件及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009170821A (ja) * | 2008-01-19 | 2009-07-30 | Nec Corp | シールドキャップ及び半導体装置 |
JP2011062978A (ja) * | 2009-09-18 | 2011-03-31 | Fujifilm Corp | インプリント方法に用いる剥離板、モールド構造体及びインプリント方法 |
-
2015
- 2015-01-26 CN CN201510039040.1A patent/CN104576554B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101142673A (zh) * | 2005-03-18 | 2008-03-12 | 富士通株式会社 | 半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104576554A (zh) | 2015-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6387728B1 (en) | Method for fabricating a stacked chip package | |
TWI501378B (zh) | 積層型半導體裝置及其製造方法 | |
US7675182B2 (en) | Die warpage control | |
WO2011042982A1 (ja) | 半導体装置の製造方法 | |
US9502271B2 (en) | Warpage control for flexible substrates | |
TW201444044A (zh) | 用於積體電路封裝的可變大小焊料凸塊結構 | |
CN104576554B (zh) | 一种封装件及其制造方法 | |
JP2010263199A (ja) | 半導体装置の製造方法および半導体装置 | |
KR101590453B1 (ko) | 휨 개선을 위한 반도체 칩 다이 구조 및 방법 | |
US20150035202A1 (en) | Manufacturing method of molded article | |
US8216886B2 (en) | Method for making semiconductor package | |
US7919361B2 (en) | Semiconductor package with position member | |
US7927921B2 (en) | Semiconductor die attachment method using non-conductive screen print and dispense adhesive | |
US8674519B2 (en) | Microelectronic package and method of manufacturing same | |
US20110068462A1 (en) | Semiconductor chip packages having reduced stress | |
TW444364B (en) | Manufacturing method for stacked chip package | |
JPH0344040A (ja) | 半導体装置及びその製造方法 | |
JP2005142452A (ja) | 半導体装置及びその製造方法 | |
JP2001035996A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009044010A (ja) | 半導体装置の製造方法 | |
US9646937B2 (en) | Packaging structure for thin die and method for manufacturing the same | |
TW434762B (en) | Flexible substrate based ball grid array package structure | |
KR100411812B1 (ko) | 반도체패키지의 제조 방법 | |
JP2666696B2 (ja) | 樹脂封止型半導体装置用リードフレームとその製造方法および樹脂封止型半導体装置 | |
JP3070563B2 (ja) | テープ型半導体装置組立用キャリア、およびテープ型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |